opcodes/ChangeLog

   1 2013-01-24  Nick Clifton  <nickc@redhat.com>
   2
   3         * v850-dis.c: Add support for e3v5 architecture.
   4         * v850-opc.c: Likewise.
   5
   6 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
   7
   8         * aarch64-asm.c (aarch64_ins_advsimd_imm_modified): Handle 8-bit MOVI.
   9         * aarch64-dis.c (aarch64_ext_advsimd_imm_modified): Likewise.
  10         * aarch64-opc.c (operand_general_constraint_met_p): For
  11         AARCH64_MOD_LSL, move the range check on the shift amount before the
  12         alignment check; change to call set_sft_amount_out_of_range_error
  13         instead of set_imm_out_of_range_error.
  14         * aarch64-tbl.h (QL_SIMD_IMM_B): Replace NIL with LSL.
  15         (aarch64_opcode_table): Remove the OP enumerator from the asimdimm
  16         8-bit MOVI entry; change the 2nd operand from SIMD_IMM to
  17         SIMD_IMM_SFT.
  18
  19 2013-01-16  H.J. Lu  <hongjiu.lu@intel.com>
  20
  21         * i386-gen.c (operand_type_init): Add OPERAND_TYPE_IMM32_64.
  22
  23         * i386-init.h: Regenerated.
  24         * i386-tbl.h: Likewise.
  25
  26 2013-01-15  Nick Clifton  <nickc@redhat.com>
  27
  28         * v850-dis.c (get_operand_value): Sign extend V850E_IMMEDIATE
  29         values.
  30         * v850-opc.c (IMM16LO): Add V850_OPERAND_SIGNED attribute.
  31
  32 2013-01-14  Will Newton <will.newton@imgtec.com>
  33
  34         * metag-dis.c (REG_WIDTH): Increase to 64.
  35
  36 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
  37
  38         * ppc-dis.c (ppc_opts): Add "power8", "pwr8" and "htm" entries.
  39         * ppc-opc.c (HTM_R, HTM_SI, XRTRB_MASK, XRTRARB_MASK, XRTLRARB_MASK,
  40         XRTARARB_MASK, XRTBFRARB_MASK, XRCL, POWER8, PPCHTM): New defines.
  41         (SH6): Update.
  42         <"tabort.", "tabortdc.", "tabortdci.", "tabortwc.",
  43         "tabortwci.", "tbegin.", "tcheck", "tend.", "trechkpt.",
  44         "treclaim.", "tsr.">: Add POWER8 HTM opcodes.
  45         <"tendall.", "tresume.", "tsuspend.">: Add POWER8 HTM extended opcodes.
  46
  47 2013-01-10  Will Newton <will.newton@imgtec.com>
  48
  49         * Makefile.am: Add Meta.
  50         * configure.in: Add Meta.
  51         * disassemble.c: Add Meta support.
  52         * metag-dis.c: New file.
  53         * Makefile.in: Regenerate.
  54         * configure: Regenerate.
  55
  56 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
  57
  58         * cr16-dis.c (make_instruction): Rename to cr16_make_instruction.
  59         (match_opcode): Rename to cr16_match_opcode.
  60
  61 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
  62
  63         * mips-dis.c: Add names for CP0 registers of r5900.
  64         * mips-opc.c: Add M_SQ_AB and M_LQ_AB to support larger range for
  65         instructions sq and lq.
  66         Add support for MIPS r5900 CPU.
  67         Add support for 128 bit MMI (Multimedia Instructions).
  68         Add support for EE instructions (Emotion Engine).
  69         Disable unsupported floating point instructions (64 bit and
  70         undefined compare operations).
  71         Enable instructions of MIPS ISA IV which are supported by r5900.
  72         Disable 64 bit co processor instructions.
  73         Disable 64 bit multiplication and division instructions.
  74         Disable instructions for co-processor 2 and 3, because these are
  75         not supported (preparation for later VU0 support (Vector Unit)).
  76         Disable cvt.w.s because this behaves like trunc.w.s and the
  77         correct execution can't be ensured on r5900.
  78         Add trunc.w.s using the opcode encoding of cvt.w.s on r5900. This
  79         will confuse less developers and compilers.
  80
  81 2013-01-04  Yufeng Zhang  <yufeng.zhang@arm.com>
  82
  83         * aarch64-opc.c (aarch64_print_operand): Change to print
  84         AARCH64_OPND_IMM_MOV in hexadecimal in the instruction and in decimal
  85         in comment.
  86         * aarch64-tbl.h (aarch64_opcode_table): Remove the 'F_PSEUDO' flag
  87         from the opcode entries of OP_MOV_IMM_LOG, OP_MOV_IMM_WIDEN and
  88         OP_MOV_IMM_WIDE.
  89
  90 2013-01-04  Yufeng Zhang  <yufeng.zhang@arm.com>
  91
  92         * aarch64-opc.c (aarch64_prfops): Update to support PLIL1KEEP,
  93         PLIL1STRM, PLIL2KEEP, PLIL2STRM, PLIL3KEEP and PLIL3STRM.
  94
  95 2013-01-02  H.J. Lu  <hongjiu.lu@intel.com>
  96
  97         * i386-gen.c (process_copyright): Update copyright year to 2013.
  98
  99 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 100
 101         * cr16-dis.c (match_opcode,make_instruction): Remove static
 102         declaration.
 103         (dwordU,wordU): Moved typedefs to opcode/cr16.h
 104         (cr16_words,cr16_allWords,cr16_currInsn): Added prefix 'cr16_'.
 105
 106 For older changes see ChangeLog-2012
 107 \f
 108 Copyright (C) 2013 Free Software Foundation, Inc.
 109
 110 Copying and distribution of this file, with or without modification,
 111 are permitted in any medium without royalty provided the copyright
 112 notice and this notice are preserved.
 113
 114 Local Variables:
 115 mode: change-log
 116 left-margin: 8
 117 fill-column: 74
 118 version-control: never
 119 End: