opcodes/ChangeLog

   1 2011-06-17  Andreas Schwab  <schwab@redhat.com>
   2
   3         * Makefile.am (MAINTAINERCLEANFILES): Move s390-opc.tab ...
   4         (MOSTLYCLEANFILES): ... here.
   5         * Makefile.in: Regenerate.
   6
   7 2011-06-14  Alan Modra  <amodra@gmail.com>
   8
   9         * Makefile.in: Regenerate.
  10
  11 2011-06-13  Walter Lee  <walt@tilera.com>
  12
  13         * Makefile.am (TARGET_LIBOPCODES_CFILES): Add tilegx-dis.c,
  14         tilegx-opc.c, tilepro-dis.c, and tilepro-opc.c.
  15         * Makefile.in: Regenerate.
  16         * configure.in: Handle bfd_tilegx_arch and bfd_tilepro_arch.
  17         * configure: Regenerate.
  18         * disassemble.c (disassembler): Add ARCH_tilegx and ARCH_tilepro.
  19         * po/POTFILES.in: Regenerate.
  20         * tilegx-dis.c: New file.
  21         * tilegx-opc.c: New file.
  22         * tilepro-dis.c: New file.
  23         * tilepro-opc.c: New file.
  24
  25 2011-06-10  H.J. Lu  <hongjiu.lu@intel.com>
  26
  27         AVX Programming Reference (June, 2011)
  28         * i386-dis.c (XMGatherQ): New.
  29         * i386-dis.c (EXxmm_mb): New.
  30         (EXxmm_mb): Likewise.
  31         (EXxmm_mw): Likewise.
  32         (EXxmm_md): Likewise.
  33         (EXxmm_mq): Likewise.
  34         (EXxmmdw): Likewise.
  35         (EXxmmqd): Likewise.
  36         (VexGatherQ): Likewise.
  37         (MVexVSIBDWpX): Likewise.
  38         (MVexVSIBQWpX): Likewise.
  39         (xmm_mb_mode): Likewise.
  40         (xmm_mw_mode): Likewise.
  41         (xmm_md_mode): Likewise.
  42         (xmm_mq_mode): Likewise.
  43         (xmmdw_mode): Likewise.
  44         (xmmqd_mode): Likewise.
  45         (ymmxmm_mode): Likewise.
  46         (vex_vsib_d_w_dq_mode): Likewise.
  47         (vex_vsib_q_w_dq_mode): Likewise.
  48         (MOD_VEX_0F385A_PREFIX_2): Likewise.
  49         (MOD_VEX_0F388C_PREFIX_2): Likewise.
  50         (MOD_VEX_0F388E_PREFIX_2): Likewise.
  51         (PREFIX_0F3882): Likewise.
  52         (PREFIX_VEX_0F3816): Likewise.
  53         (PREFIX_VEX_0F3836): Likewise.
  54         (PREFIX_VEX_0F3845): Likewise.
  55         (PREFIX_VEX_0F3846): Likewise.
  56         (PREFIX_VEX_0F3847): Likewise.
  57         (PREFIX_VEX_0F3858): Likewise.
  58         (PREFIX_VEX_0F3859): Likewise.
  59         (PREFIX_VEX_0F385A): Likewise.
  60         (PREFIX_VEX_0F3878): Likewise.
  61         (PREFIX_VEX_0F3879): Likewise.
  62         (PREFIX_VEX_0F388C): Likewise.
  63         (PREFIX_VEX_0F388E): Likewise.
  64         (PREFIX_VEX_0F3890..PREFIX_VEX_0F3893): Likewise.
  65         (PREFIX_VEX_0F38F5): Likewise.
  66         (PREFIX_VEX_0F38F6): Likewise.
  67         (PREFIX_VEX_0F3A00): Likewise.
  68         (PREFIX_VEX_0F3A01): Likewise.
  69         (PREFIX_VEX_0F3A02): Likewise.
  70         (PREFIX_VEX_0F3A38): Likewise.
  71         (PREFIX_VEX_0F3A39): Likewise.
  72         (PREFIX_VEX_0F3A46): Likewise.
  73         (PREFIX_VEX_0F3AF0): Likewise.
  74         (VEX_LEN_0F3816_P_2): Likewise.
  75         (VEX_LEN_0F3819_P_2): Likewise.
  76         (VEX_LEN_0F3836_P_2): Likewise.
  77         (VEX_LEN_0F385A_P_2_M_0): Likewise.
  78         (VEX_LEN_0F38F5_P_0): Likewise.
  79         (VEX_LEN_0F38F5_P_1): Likewise.
  80         (VEX_LEN_0F38F5_P_3): Likewise.
  81         (VEX_LEN_0F38F6_P_3): Likewise.
  82         (VEX_LEN_0F38F7_P_1): Likewise.
  83         (VEX_LEN_0F38F7_P_2): Likewise.
  84         (VEX_LEN_0F38F7_P_3): Likewise.
  85         (VEX_LEN_0F3A00_P_2): Likewise.
  86         (VEX_LEN_0F3A01_P_2): Likewise.
  87         (VEX_LEN_0F3A38_P_2): Likewise.
  88         (VEX_LEN_0F3A39_P_2): Likewise.
  89         (VEX_LEN_0F3A46_P_2): Likewise.
  90         (VEX_LEN_0F3AF0_P_3): Likewise.
  91         (VEX_W_0F3816_P_2): Likewise.
  92         (VEX_W_0F3818_P_2): Likewise.
  93         (VEX_W_0F3819_P_2): Likewise.
  94         (VEX_W_0F3836_P_2): Likewise.
  95         (VEX_W_0F3846_P_2): Likewise.
  96         (VEX_W_0F3858_P_2): Likewise.
  97         (VEX_W_0F3859_P_2): Likewise.
  98         (VEX_W_0F385A_P_2_M_0): Likewise.
  99         (VEX_W_0F3878_P_2): Likewise.
 100         (VEX_W_0F3879_P_2): Likewise.
 101         (VEX_W_0F3A00_P_2): Likewise.
 102         (VEX_W_0F3A01_P_2): Likewise.
 103         (VEX_W_0F3A02_P_2): Likewise.
 104         (VEX_W_0F3A38_P_2): Likewise.
 105         (VEX_W_0F3A39_P_2): Likewise.
 106         (VEX_W_0F3A46_P_2): Likewise.
 107         (MOD_VEX_0F3818_PREFIX_2): Removed.
 108         (MOD_VEX_0F3819_PREFIX_2): Likewise.
 109         (VEX_LEN_0F60_P_2..VEX_LEN_0F6D_P_2): Likewise.
 110         (VEX_LEN_0F70_P_1..VEX_LEN_0F76_P_2): Likewise.
 111         (VEX_LEN_0FD1_P_2..VEX_LEN_0FD5_P_2): Likewise.
 112         (VEX_LEN_0FD7_P_2_M_1..VEX_LEN_0F3819_P_2_M_0): Likewise.
 113         (VEX_LEN_0F381C_P_2..VEX_LEN_0F3840_P_2): Likewise.
 114         (VEX_LEN_0F3A0E_P_2): Likewise.
 115         (VEX_LEN_0F3A0F_P_2): Likewise.
 116         (VEX_LEN_0F3A42_P_2): Likewise.
 117         (VEX_LEN_0F3A4C_P_2): Likewise.
 118         (VEX_W_0F3818_P_2_M_0): Likewise.
 119         (VEX_W_0F3819_P_2_M_0): Likewise.
 120         (prefix_table): Updated.
 121         (three_byte_table): Likewise.
 122         (vex_table): Likewise.
 123         (vex_len_table): Likewise.
 124         (vex_w_table): Likewise.
 125         (mod_table): Likewise.
 126         (putop): Handle "LW".
 127         (intel_operand_size): Handle xmm_mb_mode, xmm_mw_mode,
 128         xmm_md_mode, xmm_mq_mode, xmmdw_mode, xmmqd_mode, ymmxmm_mode,
 129         vex_vsib_d_w_dq_mode, vex_vsib_q_w_dq_mode.
 130         (OP_EX): Likewise.
 131         (OP_E_memory): Handle vex_vsib_d_w_dq_mode and
 132         vex_vsib_q_w_dq_mode.
 133         (OP_XMM): Handle vex_vsib_q_w_dq_mode.
 134         (OP_VEX): Likewise.
 135
 136         * i386-gen.c (cpu_flag_init): Add CpuAVX2 to CPU_ANY_SSE_FLAGS
 137         and CPU_ANY_AVX_FLAGS.  Add CPU_BMI2_FLAGS, CPU_LZCNT_FLAGS,
 138         CPU_INVPCID_FLAGS and CPU_AVX2_FLAGS.
 139         (cpu_flags): Add CpuAVX2, CpuBMI2, CpuLZCNT and CpuINVPCID.
 140         (opcode_modifiers): Add VecSIB.
 141
 142         * i386-opc.h (CpuAVX2): New.
 143         (CpuBMI2): Likewise.
 144         (CpuLZCNT): Likewise.
 145         (CpuINVPCID): Likewise.
 146         (VecSIB128): Likewise.
 147         (VecSIB256): Likewise.
 148         (VecSIB): Likewise.
 149         (i386_cpu_flags): Add cpuavx2, cpubmi2, cpulzcnt and cpuinvpcid.
 150         (i386_opcode_modifier): Add vecsib.
 151
 152         * i386-opc.tbl: Add invpcid, AVX2 and BMI2 instructions.
 153         * i386-init.h: Regenerated.
 154         * i386-tbl.h: Likewise.
 155
 156 2011-06-03  Quentin Neill  <quentin.neill@amd.com>
 157
 158         * i386-gen.c (cpu_flag_init): Add CpuF16C to CPU_BDVER2_FLAGS.
 159         * i386-init.h: Regenerated.
 160
 161 2011-06-03  Nick Clifton  <nickc@redhat.com>
 162
 163         PR binutils/12752
 164         * arm-dis.c (print_insn_coprocessor): Use bfd_vma type for
 165         computing address offsets.
 166         (print_arm_address): Likewise.
 167         (print_insn_arm): Likewise.
 168         (print_insn_thumb16): Likewise.
 169         (print_insn_thumb32): Likewise.
 170
 171 2011-06-02  Jie Zhang <jie@codesourcery.com>
 172             Nathan Sidwell <nathan@codesourcery.com>
 173             Maciej Rozycki <macro@codesourcery.com>
 174
 175         * arm-dis.c (print_insn_coprocessor): Explicitly print #-0
 176         as address offset.
 177         (print_arm_address): Likewise. Elide positive #0 appropriately.
 178         (print_insn_arm): Likewise.
 179
 180 2011-06-02  Nick Clifton  <nickc@redhat.com>
 181
 182         PR gas/12752
 183         * arm-dis.c (print_insn_thumb32): Do not sign extend  addresses
 184         passed to print_address_func.
 185
 186 2011-06-02  Nick Clifton  <nickc@redhat.com>
 187
 188         * arm-dis.c: Fix spelling mistakes.
 189         * op/opcodes.pot: Regenerate.
 190
 191 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 192
 193         * s390-opc.c: Replace S390_OPERAND_REG_EVEN with
 194         S390_OPERAND_REG_PAIR.  Fix INSTR_RRF_0UFEF instruction type.
 195         * s390-opc.txt: Fix cxr instruction type.
 196
 197 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 198
 199         * s390-opc.c: Add new instruction types marking register pair
 200         operands.
 201         * s390-opc.txt: Match instructions having register pair operands
 202         to the new instruction types.
 203
 204 2011-05-19  Nick Clifton  <nickc@redhat.com>
 205
 206         * v850-opc.c (cmpf.[sd]): Reverse the order of the reg1 and reg2
 207         operands.
 208
 209 2011-05-10  Quentin Neill  <quentin.neill@amd.com>
 210
 211         * i386-gen.c (cpu_flag_init): Add new CPU_BDVER2_FLAGS.
 212         * i386-init.h: Regenerated.
 213
 214 2011-04-27  Nick Clifton  <nickc@redhat.com>
 215
 216         * po/da.po: Updated Danish translation.
 217
 218 2011-04-26  Anton Blanchard  <anton@samba.org>
 219
 220         * ppc-opc.c: (powerpc_opcodes): Enable icswx for POWER7.
 221
 222 2011-04-21  DJ Delorie  <dj@redhat.com>
 223
 224         * rx-decode.opc (rx_decode_opcode): Set the syntax for multi-byte NOPs.
 225         * rx-decode.c: Regenerate.
 226
 227 2011-04-20  H.J. Lu  <hongjiu.lu@intel.com>
 228
 229         * i386-init.h: Regenerated.
 230
 231 2011-04-19  Quentin Neill  <quentin.neill@amd.com>
 232
 233         * i386-gen.c (cpu_flag_init): Remove 3dnow and 3dnowa bits
 234         from bdver1 flags.
 235
 236 2011-04-13  Nick Clifton  <nickc@redhat.com>
 237
 238         * v850-dis.c (disassemble): Always print a closing square brace if
 239         an opening square brace was printed.
 240
 241 2011-04-12  Nick Clifton  <nickc@redhat.com>
 242
 243         PR binutils/12534
 244         * arm-dis.c (thumb32_opcodes): Add %L suffix to LDRD and STRD insn
 245         patterns.
 246         (print_insn_thumb32): Handle %L.
 247
 248 2011-04-11  Julian Brown  <julian@codesourcery.com>
 249
 250         * arm-dis.c (psr_name): Fix typo for BASEPRI_MAX.
 251         (print_insn_thumb32): Add APSR bitmask support.
 252
 253 2011-04-07  Paul Carroll<pcarroll@codesourcery.com>
 254
 255         * arm-dis.c (print_insn): init vars moved into private_data structure.
 256
 257 2011-03-24  Mike Frysinger  <vapier@gentoo.org>
 258
 259         * bfin-dis.c (decode_dsp32mac_0): Move MM zeroing down to MAC0 logic.
 260
 261 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 262
 263         * avr-dis.c (avr_operand): Add opcode_str parameter. Check for
 264         post-increment to support LPM Z+ instruction. Add support for 'E'
 265         constraint for DES instruction.
 266         (print_insn_avr): Adjust calls to avr_operand. Rename variable.
 267
 268 2011-03-14  Richard Sandiford  <richard.sandiford@linaro.org>
 269
 270         * arm-dis.c (get_sym_code_type): Treat STT_GNU_IFUNCs as code.
 271
 272 2011-03-14  Richard Sandiford  <richard.sandiford@linaro.org>
 273
 274         * arm-dis.c (get_sym_code_type): Don't check for STT_ARM_TFUNC.
 275         Use branch types instead.
 276         (print_insn): Likewise.
 277
 278 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 279
 280         * mips-opc.c (mips_builtin_opcodes): Correct register use
 281         annotation of "alnv.ps".
 282
 283 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 284
 285         * mips-opc.c (mips_builtin_opcodes): Add "pref" macro.
 286
 287 2011-02-22  Mike Frysinger  <vapier@gentoo.org>
 288
 289         * bfin-dis.c (OUTS): Remove p NULL check and txt NUL check.
 290
 291 2011-02-22  Mike Frysinger  <vapier@gentoo.org>
 292
 293         * bfin-dis.c (print_insn_bfin): Change outf->fprintf_func to OUTS.
 294
 295 2011-02-19  Mike Frysinger  <vapier@gentoo.org>
 296
 297         * bfin-dis.c (saved_state): Mark static.  Change a[01]x to ax[] and
 298         a[01]w to aw[].  Delete ac0, ac0_copy, ac1, an, aq, av0, av0s, av1,
 299         av1s, az, cc, v, v_copy, vs, rnd_mod, v_internal, pc, ticks, insts,
 300         exception, end_of_registers, msize, memory, bfd_mach.
 301         (CCREG, PCREG, A0XREG, A0WREG, A1XREG, A1WREG, LC0REG, LT0REG,
 302         LB0REG, LC1REG, LT1REG, LB1REG): Delete
 303         (AXREG, AWREG, LCREG, LTREG, LBREG): Define.
 304         (get_allreg): Change to new defines.  Fallback to abort().
 305
 306 2011-02-14  Mike Frysinger  <vapier@gentoo.org>
 307
 308         * bfin-dis.c: Add whitespace/parenthesis where needed.
 309
 310 2011-02-14  Mike Frysinger  <vapier@gentoo.org>
 311
 312         * bfin-dis.c (decode_LoopSetup_0): Return when reg is greater
 313         than 7.
 314
 315 2011-02-13  Ralf Wildenhues  <Ralf.Wildenhues@gmx.de>
 316
 317         * configure: Regenerate.
 318
 319 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 320
 321         * bfin-dis.c (decode_dsp32alu_0): Fix typo with A1 reg.
 322
 323 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 324
 325         * bfin-dis.c (decode_dsp32mult_0): Add 1 to dst for mac1.  Output
 326         dregs only when P is set, and dregs_lo otherwise.
 327
 328 2011-02-13  Mike Frysinger  <vapier@gentoo.org>
 329
 330         * bfin-dis.c (decode_dsp32alu_0): Delete BYTEOP2M code.
 331
 332 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 333
 334         * bfin-dis.c (decode_pseudoDEBUG_0): Add space after PRNT.
 335
 336 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 337
 338         * bfin-dis.c (machine_registers): Delete REG_GP.
 339         (reg_names): Delete "GP".
 340         (decode_allregs): Change REG_GP to REG_LASTREG.
 341
 342 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 343
 344         * bfin-dis.c (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2,
 345         M_IH, M_IU): Delete.
 346
 347 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 348
 349         * bfin-dis.c (reg_names): Add const.
 350         (decode_dregs_lo, decode_dregs_hi, decode_dregs, decode_dregs_byte,
 351         decode_pregs, decode_iregs, decode_mregs, decode_dpregs, decode_gregs,
 352         decode_regs, decode_regs_lo, decode_regs_hi, decode_statbits,
 353         decode_counters, decode_allregs): Likewise.
 354
 355 2011-02-09  Michael Snyder  <msnyder@vmware.com>
 356
 357         * i386-dis.c (OP_J): Parenthesize expression to prevent
 358         truncated addresses.
 359         (print_insn): Fix indentation off-by-one.
 360
 361 2011-02-01  Nick Clifton  <nickc@redhat.com>
 362
 363         * po/da.po: Updated Danish translation.
 364
 365 2011-01-21  Dave Murphy  <davem@devkitpro.org>
 366
 367         * ppc-opc.c (NON32, NO371): Remove PPC_OPCODE_PPCPS.
 368
 369 2011-01-18  H.J. Lu  <hongjiu.lu@intel.com>
 370
 371         * i386-dis.c (sIbT): New.
 372         (b_T_mode): Likewise.
 373         (dis386): Replace sIb with sIbT on "pushT".
 374         (x86_64_table): Replace sIb with Ib on "aam" and "aad".
 375         (OP_sI): Handle b_T_mode.  Properly sign-extend byte.
 376
 377 2011-01-18  Jan Kratochvil  <jan.kratochvil@redhat.com>
 378
 379         * i386-init.h: Regenerated.
 380         * i386-tbl.h: Regenerated
 381
 382 2011-01-17  Quentin Neill  <quentin.neill@amd.com>
 383
 384         * i386-dis.c (REG_XOP_TBM_01): New.
 385         (REG_XOP_TBM_02): New.
 386         (reg_table): Add REG_XOP_TBM_01 and REG_XOP_TBM_02 tables.
 387         (xop_table): Redirect to REG_XOP_TBM_01 and REG_XOP_TBM_02
 388         entries, and add bextr instruction.
 389
 390         * i386-gen.c (cpu_flag_init): Add CPU_TBM_FLAGS, CpuTBM.
 391         (cpu_flags): Add CpuTBM.
 392
 393         * i386-opc.h (CpuTBM) New.
 394         (i386_cpu_flags): Add bit cputbm.
 395
 396         * i386-opc.tbl: Add bextr, blcfill, blci, blcic, blcmsk,
 397         blcs, blsfill, blsic, t1mskc, and tzmsk.
 398
 399 2011-01-12  DJ Delorie  <dj@redhat.com>
 400
 401         * rx-dis.c (print_insn_rx): Support RX_Operand_TwoReg.
 402
 403 2011-01-11  Mingjie Xing  <mingjie.xing@gmail.com>
 404
 405         * mips-dis.c (print_insn_args): Adjust the value to print the real
 406         offset for "+c" argument.
 407
 408 2011-01-10  Nick Clifton  <nickc@redhat.com>
 409
 410         * po/da.po: Updated Danish translation.
 411
 412 2011-01-05  Nathan Sidwell  <nathan@codesourcery.com>
 413
 414         * arm-dis.c (thumb32_opcodes): BLX must have bit zero clear.
 415
 416 2011-01-04  H.J. Lu  <hongjiu.lu@intel.com>
 417
 418         * i386-dis.c (REG_VEX_38F3): New.
 419         (PREFIX_0FBC): Likewise.
 420         (PREFIX_VEX_38F2): Likewise.
 421         (PREFIX_VEX_38F3_REG_1): Likewise.
 422         (PREFIX_VEX_38F3_REG_2): Likewise.
 423         (PREFIX_VEX_38F3_REG_3): Likewise.
 424         (PREFIX_VEX_38F7): Likewise.
 425         (VEX_LEN_38F2_P_0): Likewise.
 426         (VEX_LEN_38F3_R_1_P_0): Likewise.
 427         (VEX_LEN_38F3_R_2_P_0): Likewise.
 428         (VEX_LEN_38F3_R_3_P_0): Likewise.
 429         (VEX_LEN_38F7_P_0): Likewise.
 430         (dis386_twobyte): Use PREFIX_0FBC.
 431         (reg_table): Add REG_VEX_38F3.
 432         (prefix_table): Add PREFIX_0FBC, PREFIX_VEX_38F2,
 433         PREFIX_VEX_38F3_REG_1, PREFIX_VEX_38F3_REG_2,
 434         PREFIX_VEX_38F3_REG_3 and PREFIX_VEX_38F7.
 435         (vex_table): Use PREFIX_VEX_38F2, REG_VEX_38F3 and
 436         PREFIX_VEX_38F7.
 437         (vex_len_table): Add VEX_LEN_38F2_P_0, VEX_LEN_38F3_R_1_P_0,
 438         VEX_LEN_38F3_R_2_P_0, VEX_LEN_38F3_R_3_P_0 and
 439         VEX_LEN_38F7_P_0.
 440
 441         * i386-gen.c (cpu_flag_init): Add CPU_BMI_FLAGS.
 442         (cpu_flags): Add CpuBMI.
 443
 444         * i386-opc.h (CpuBMI): New.
 445         (i386_cpu_flags): Add cpubmi.
 446
 447         * i386-opc.tbl: Add andn, bextr, blsi, blsmsk, blsr and tzcnt.
 448         * i386-init.h: Regenerated.
 449         * i386-tbl.h: Likewise.
 450
 451 2011-01-04  H.J. Lu  <hongjiu.lu@intel.com>
 452
 453         * i386-dis.c (VexGdq): New.
 454         (OP_VEX): Handle dq_mode.
 455
 456 2011-01-01  H.J. Lu  <hongjiu.lu@intel.com>
 457
 458         * i386-gen.c (process_copyright): Update copyright to 2011.
 459
 460 For older changes see ChangeLog-2010
 461 \f
 462 Local Variables:
 463 mode: change-log
 464 left-margin: 8
 465 fill-column: 74
 466 version-control: never
 467 End: