opcodes/ChangeLog

   1 2017-04-10  Alan Modra  <amodra@gmail.com>
   2
   3         * ppc-dis.c (ppc_opts <476>): Remove PPC_OPCODE_440.
   4         * ppc-opc.c (MULHW): Add PPC_OPCODE_476.
   5         (powerpc_opcodes): Adjust PPC440, PPC464 and PPC476 insns to suit
   6         removal of PPC_OPCODE_440 from ppc476 cpu selection bits.
   7
   8 2017-04-09  Pip Cet  <pipcet@gmail.com>
   9
  10         * wasm32-dis.c (print_insn_wasm32): Avoid DECIMAL_DIG, specify
  11         appropriate floating-point precision directly.
  12
  13 2017-04-07  Alan Modra  <amodra@gmail.com>
  14
  15         * ppc-opc.c (powerpc_opcodes <mviwsplt, mvidsplt, lvexbx, lvepxl,
  16         lvexhx, lvepx, lvexwx, stvexbx, stvexhx, stvexwx, lvtrx, lvtlx,
  17         lvswx, stvfrx, stvflx, stvswx, lvsm, stvepxl, lvtrxl, stvepx,
  18         lvtlxl, lvswxl, stvfrxl, stvflxl, stvswxl>): Enable E6500 only
  19         vector instructions with E6500 not PPCVEC2.
  20
  21 2017-04-06  Pip Cet  <pipcet@gmail.com>
  22
  23         * Makefile.am: Add wasm32-dis.c.
  24         * configure.ac: Add wasm32-dis.c to wasm32 target.
  25         * disassemble.c: Add wasm32 disassembler code.
  26         * wasm32-dis.c: New file.
  27         * Makefile.in: Regenerate.
  28         * configure: Regenerate.
  29         * po/POTFILES.in: Regenerate.
  30         * po/opcodes.pot: Regenerate.
  31
  32 2017-04-05  Pedro Alves  <palves@redhat.com>
  33
  34         * arc-dis.c (parse_option, parse_disassembler_options): Constify.
  35         * arm-dis.c (parse_arm_disassembler_options): Constify.
  36         * ppc-dis.c (powerpc_init_dialect): Constify local.
  37         * vax-dis.c (parse_disassembler_options): Constify.
  38
  39 2017-04-03  Palmer Dabbelt  <palmer@dabbelt.com>
  40
  41         * riscv-dis.c (riscv_disassemble_insn): Change "_gp" to
  42         RISCV_GP_SYMBOL.
  43
  44 2017-03-30  Pip Cet  <pipcet@gmail.com>
  45
  46         * configure.ac: Add (empty) bfd_wasm32_arch target.
  47         * configure: Regenerate
  48         * po/opcodes.pot: Regenerate.
  49
  50 2017-03-29  Sheldon Lobo  <sheldon.lobo@oracle.com>
  51
  52         Add support for missing SPARC ASIs from UA2005, UA2007, OSA2011, &
  53         OSA2015.
  54         * opcodes/sparc-opc.c (asi_table): New ASIs.
  55
  56 2017-03-29  Alan Modra  <amodra@gmail.com>
  57
  58         * ppc-dis.c (ppc_opts): Set PPC_OPCODE_PPC for "any" flags.  Add
  59         "raw" option.
  60         (lookup_powerpc): Don't special case -1 dialect.  Handle
  61         PPC_OPCODE_RAW.
  62         (print_insn_powerpc): Mask out PPC_OPCODE_ANY on first
  63         lookup_powerpc call, pass it on second.
  64
  65 2017-03-27  Alan Modra  <amodra@gmail.com>
  66
  67         PR 21303
  68         * ppc-dis.c (struct ppc_mopt): Comment.
  69         (ppc_opts <e200z4>): Move PPC_OPCODE_VLE from .sticky to .cpu.
  70
  71 2017-03-27  Rinat Zelig  <rinat@mellanox.com>
  72
  73         * arc-nps400-tbl.h: Add Ultra Ip and Miscellaneous instructions format.
  74         * arc-opc.c: Add defines. e.g. F_NJ, F_NM , F_NO_T, F_NPS_SR,
  75         F_NPS_M, F_NPS_CORE, F_NPS_ALL.
  76         (insert_nps_misc_imm_offset): New function.
  77         (extract_nps_misc imm_offset): New function.
  78         (arc_num_flag_operands): Add F_NJ, F_NM, F_NO_T.
  79         (arc_flag_special_cases): Add F_NJ, F_NM, F_NO_T.
  80
  81 2017-03-21  Andreas Krebbel  <krebbel@linux.vnet.ibm.com>
  82
  83         * s390-mkopc.c (main): Remove vx2 check.
  84         * s390-opc.txt: Remove vx2 instruction flags.
  85
  86 2017-03-21  Rinat Zelig  <rinat@mellanox.com>
  87
  88         * arc-nps400-tbl.h: Add cp32/cp16 instructions format.
  89         * arc-opc.c: Add F_NPS_NA, NPS_DMA_IMM_ENTRY, NPS_DMA_IMM_OFFSET.
  90         (insert_nps_imm_offset): New function.
  91         (extract_nps_imm_offset): New function.
  92         (insert_nps_imm_entry): New function.
  93         (extract_nps_imm_entry): New function.
  94
  95 2017-03-17  Alan Modra  <amodra@gmail.com>
  96
  97         PR 21248
  98         * ppc-opc.c (powerpc_opcodes): Enable mfivor32, mfivor33,
  99         mtivor32, and mtivor33 for e6500.  Move mfibatl and mfibatu after
 100         those spr mnemonics they alias.  Similarly for mtibatl, mtibatu.
 101
 102 2017-03-14  Kito Cheng  <kito.cheng@gmail.com>
 103
 104         * riscv-opc.c (riscv_opcodes> <c.li>: Use the 'o' immediate encoding.
 105         <c.andi>: Likewise.
 106         <c.addiw> Likewise.
 107
 108 2017-03-14  Kito Cheng  <kito.cheng@gmail.com>
 109
 110         * riscv-opc.c (riscv_opcodes) <c.addi>: Use match_opcode.
 111
 112 2017-03-13  Andrew Waterman  <andrew@sifive.com>
 113
 114         * riscv-opc.c (riscv_opcodes) <srli/C>: Use match_opcode.
 115         <srl> Likewise.
 116         <srai> Likewise.
 117         <sra> Likewise.
 118
 119 2017-03-09  H.J. Lu  <hongjiu.lu@intel.com>
 120
 121         * i386-gen.c (opcode_modifiers): Replace S with Load.
 122         * i386-opc.h (S): Removed.
 123         (Load): New.
 124         (i386_opcode_modifier): Replace s with load.
 125         * i386-opc.tbl: Add {disp8}, {disp32}, {swap}, {vex2}, {vex3}
 126         and {evex}.  Replace S with Load.
 127         * i386-tbl.h: Regenerated.
 128
 129 2017-03-09  H.J. Lu  <hongjiu.lu@intel.com>
 130
 131         * i386-opc.tbl: Use CpuCET on rdsspq.
 132         * i386-tbl.h: Regenerated.
 133
 134 2017-03-08  Peter Bergner  <bergner@vnet.ibm.com>
 135
 136         * ppc-dis.c (ppc_opts) <altivec>: Do not use PPC_OPCODE_ALTIVEC2;
 137         <vsx>: Do not use PPC_OPCODE_VSX3;
 138
 139 2017-03-08  Peter Bergner  <bergner@vnet.ibm.com>
 140
 141         * ppc-opc.c (powerpc_opcodes) <lnia>: New extended mnemonic.
 142
 143 2017-03-06  H.J. Lu  <hongjiu.lu@intel.com>
 144
 145         * i386-dis.c (REG_0F1E_MOD_3): New enum.
 146         (MOD_0F1E_PREFIX_1): Likewise.
 147         (MOD_0F38F5_PREFIX_2): Likewise.
 148         (MOD_0F38F6_PREFIX_0): Likewise.
 149         (RM_0F1E_MOD_3_REG_7): Likewise.
 150         (PREFIX_MOD_0_0F01_REG_5): Likewise.
 151         (PREFIX_MOD_3_0F01_REG_5_RM_1): Likewise.
 152         (PREFIX_MOD_3_0F01_REG_5_RM_2): Likewise.
 153         (PREFIX_0F1E): Likewise.
 154         (PREFIX_MOD_0_0FAE_REG_5): Likewise.
 155         (PREFIX_0F38F5): Likewise.
 156         (dis386_twobyte): Use PREFIX_0F1E.
 157         (reg_table): Add REG_0F1E_MOD_3.
 158         (prefix_table): Add PREFIX_MOD_0_0F01_REG_5,
 159         PREFIX_MOD_3_0F01_REG_5_RM_1, PREFIX_MOD_3_0F01_REG_5_RM_2,
 160         PREFIX_0F1E, PREFIX_MOD_0_0FAE_REG_5 and PREFIX_0F38F5.  Update
 161         PREFIX_0FAE_REG_6 and PREFIX_0F38F6.
 162         (three_byte_table): Use PREFIX_0F38F5.
 163         (mod_table): Use PREFIX_MOD_0_0F01_REG_5, PREFIX_MOD_0_0FAE_REG_5.
 164         Add MOD_0F1E_PREFIX_1, MOD_0F38F5_PREFIX_2, MOD_0F38F6_PREFIX_0.
 165         (rm_table): Add MOD_0F38F5_PREFIX_2, MOD_0F38F6_PREFIX_0,
 166         RM_0F1E_MOD_3_REG_7.  Use PREFIX_MOD_3_0F01_REG_5_RM_1 and
 167         PREFIX_MOD_3_0F01_REG_5_RM_2.
 168         * i386-gen.c (cpu_flag_init): Add CPU_CET_FLAGS.
 169         (cpu_flags): Add CpuCET.
 170         * i386-opc.h (CpuCET): New enum.
 171         (CpuUnused): Commented out.
 172         (i386_cpu_flags): Add cpucet.
 173         * i386-opc.tbl: Add Intel CET instructions.
 174         * i386-init.h: Regenerated.
 175         * i386-tbl.h: Likewise.
 176
 177 2017-03-06  Alan Modra  <amodra@gmail.com>
 178
 179         PR 21124
 180         * ppc-opc.c (extract_esync, extract_ls, extract_ral, extract_ram)
 181         (extract_raq, extract_ras, extract_rbx): New functions.
 182         (powerpc_operands): Use opposite corresponding insert function.
 183         (Q_MASK): Define.
 184         (powerpc_opcodes): Apply Q_MASK to all quad insns with even
 185         register restriction.
 186
 187 2017-02-28  Peter Bergner  <bergner@vnet.ibm.com>
 188
 189         * disassemble.c Include "safe-ctype.h".
 190         (disassemble_init_for_target): Handle s390 init.
 191         (remove_whitespace_and_extra_commas): New function.
 192         (disassembler_options_cmp): Likewise.
 193         * arm-dis.c: Include "libiberty.h".
 194         (NUM_ELEM): Delete.
 195         (regnames): Use long disassembler style names.
 196         Add force-thumb and no-force-thumb options.
 197         (NUM_ARM_REGNAMES): Rename from this...
 198         (NUM_ARM_OPTIONS): ...to this.  Use ARRAY_SIZE.
 199         (get_arm_regname_num_options): Delete.
 200         (set_arm_regname_option): Likewise.
 201         (get_arm_regnames): Likewise.
 202         (parse_disassembler_options): Likewise.
 203         (parse_arm_disassembler_option): Rename from this...
 204         (parse_arm_disassembler_options): ...to this.  Make static.
 205         Use new FOR_EACH_DISASSEMBLER_OPTION macro to scan over options.
 206         (print_insn): Use parse_arm_disassembler_options.
 207         (disassembler_options_arm): New function.
 208         (print_arm_disassembler_options): Handle updated regnames.
 209         * ppc-dis.c: Include "libiberty.h".
 210         (ppc_opts): Add "32" and "64" entries.
 211         (ppc_parse_cpu): Use ARRAY_SIZE and disassembler_options_cmp.
 212         (powerpc_init_dialect): Add break to switch statement.
 213         Use new FOR_EACH_DISASSEMBLER_OPTION macro.
 214         (disassembler_options_powerpc): New function.
 215         (print_ppc_disassembler_options): Use ARRAY_SIZE.
 216         Remove printing of "32" and "64".
 217         * s390-dis.c: Include "libiberty.h".
 218         (init_flag): Remove unneeded variable.
 219         (struct s390_options_t): New structure type.
 220         (options): New structure.
 221         (init_disasm): Rename from this...
 222         (disassemble_init_s390): ...to this.  Add initializations for
 223         current_arch_mask and option_use_insn_len_bits_p.  Remove init_flag.
 224         (print_insn_s390): Delete call to init_disasm.
 225         (disassembler_options_s390): New function.
 226         (print_s390_disassembler_options): Print using information from
 227         struct 'options'.
 228         * po/opcodes.pot: Regenerate.
 229
 230 2017-02-28  Jan Beulich  <jbeulich@suse.com>
 231
 232         * i386-dis.c (PCMPESTR_Fixup): New.
 233         (VEX_W_0F3A60_P_2, VEX_W_0F3A61_P_2): Delete.
 234         (prefix_table): Use PCMPESTR_Fixup.
 235         (vex_len_table): Make VPCMPESTR{I,M} entries leaf ones and use
 236         PCMPESTR_Fixup.
 237         (vex_w_table): Delete VPCMPESTR{I,M} entries.
 238         * i386-opc.tbl (pcmpestri, pcmpestrm, vpcmpestri, vpcmpestrm):
 239         Split 64-bit and non-64-bit variants.
 240         * opcodes/i386-tbl.h: Re-generate.
 241
 242 2017-02-24  Richard Sandiford  <richard.sandiford@arm.com>
 243
 244         * aarch64-tbl.h (OP_SVE_HMH, OP_SVE_VMU_HSD, OP_SVE_VMVU_HSD)
 245         (OP_SVE_VMVV_HSD, OP_SVE_VMVVU_HSD, OP_SVE_VM_HSD, OP_SVE_VUVV_HSD)
 246         (OP_SVE_VUV_HSD, OP_SVE_VU_HSD, OP_SVE_VVVU_H, OP_SVE_VVVU_S)
 247         (OP_SVE_VVVU_HSD, OP_SVE_VVV_D, OP_SVE_VVV_D_H, OP_SVE_VVV_H)
 248         (OP_SVE_VVV_HSD, OP_SVE_VVV_S, OP_SVE_VVV_S_B, OP_SVE_VVV_SD_BH)
 249         (OP_SVE_VV_BHSDQ, OP_SVE_VV_HSD, OP_SVE_VZVV_HSD, OP_SVE_VZV_HSD)
 250         (OP_SVE_V_HSD): New macros.
 251         (OP_SVE_VMU_SD, OP_SVE_VMVU_SD, OP_SVE_VM_SD, OP_SVE_VUVV_SD)
 252         (OP_SVE_VU_SD, OP_SVE_VVVU_SD, OP_SVE_VVV_SD, OP_SVE_VZVV_SD)
 253         (OP_SVE_VZV_SD, OP_SVE_V_SD): Delete.
 254         (aarch64_opcode_table): Add new SVE instructions.
 255         (aarch64_opcode_table): Use imm_rotate{1,2} instead of imm_rotate
 256         for rotation operands.  Add new SVE operands.
 257         * aarch64-asm.h (ins_sve_addr_ri_s4): New inserter.
 258         (ins_sve_quad_index): Likewise.
 259         (ins_imm_rotate): Split into...
 260         (ins_imm_rotate1, ins_imm_rotate2): ...these two inserters.
 261         * aarch64-asm.c (aarch64_ins_imm_rotate): Split into...
 262         (aarch64_ins_imm_rotate1, aarch64_ins_imm_rotate2): ...these two
 263         functions.
 264         (aarch64_ins_sve_addr_ri_s4): New function.
 265         (aarch64_ins_sve_quad_index): Likewise.
 266         (do_misc_encoding): Handle "MOV Zn.Q, Qm".
 267         * aarch64-asm-2.c: Regenerate.
 268         * aarch64-dis.h (ext_sve_addr_ri_s4): New extractor.
 269         (ext_sve_quad_index): Likewise.
 270         (ext_imm_rotate): Split into...
 271         (ext_imm_rotate1, ext_imm_rotate2): ...these two extractors.
 272         * aarch64-dis.c (aarch64_ext_imm_rotate): Split into...
 273         (aarch64_ext_imm_rotate1, aarch64_ext_imm_rotate2): ...these two
 274         functions.
 275         (aarch64_ext_sve_addr_ri_s4): New function.
 276         (aarch64_ext_sve_quad_index): Likewise.
 277         (aarch64_ext_sve_index): Allow quad indices.
 278         (do_misc_decoding): Likewise.
 279         * aarch64-dis-2.c: Regenerate.
 280         * aarch64-opc.h (FLD_SVE_i3h, FLD_SVE_rot1, FLD_SVE_rot2): New
 281         aarch64_field_kinds.
 282         (OPD_F_OD_MASK): Widen by one bit.
 283         (OPD_F_NO_ZR): Bump accordingly.
 284         (get_operand_field_width): New function.
 285         * aarch64-opc.c (fields): Add new SVE fields.
 286         (operand_general_constraint_met_p): Handle new SVE operands.
 287         (aarch64_print_operand): Likewise.
 288         * aarch64-opc-2.c: Regenerate.
 289
 290 2017-02-24  Richard Sandiford  <richard.sandiford@arm.com>
 291
 292         * aarch64-tbl.h (aarch64_feature_simd_v8_3): Replace with...
 293         (aarch64_feature_compnum): ...this.
 294         (SIMD_V8_3): Replace with...
 295         (COMPNUM): ...this.
 296         (CNUM_INSN): New macro.
 297         (aarch64_opcode_table): Use it for the complex number instructions.
 298
 299 2017-02-24  Jan Beulich  <jbeulich@suse.com>
 300
 301         * i386-dis.c (reg_table): REG_F6/1 and REG_F7/1 decode as TEST.
 302
 303 2017-02-23  Sheldon Lobo <sheldon.lobo@oracle.com>
 304
 305         Add support for associating SPARC ASIs with an architecture level.
 306         * include/opcode/sparc.h (sparc_asi): New sparc_asi struct.
 307         * opcodes/sparc-opc.c (asi_table): Updated asi_table and encoding/
 308         decoding of SPARC ASIs.
 309
 310 2017-02-23  Jan Beulich  <jbeulich@suse.com>
 311
 312         * i386-dis.c (get_valid_dis386): Don't special case VEX opcode
 313         82. For 3-byte VEX only special case opcode 77 in VEX_0F space.
 314
 315 2017-02-21  Jan Beulich  <jbeulich@suse.com>
 316
 317         * aarch64-asm.c (convert_bfc_to_bfm): Copy operand 0 to operand
 318         1 (instead of to itself). Correct typo.
 319
 320 2017-02-14  Andrew Waterman  <andrew@sifive.com>
 321
 322         * riscv-opc.c (riscv_opcodes): Add sfence.vma instruction and
 323         pseudoinstructions.
 324
 325 2017-02-15  Richard Sandiford  <richard.sandiford@arm.com>
 326
 327         * aarch64-opc.c (aarch64_sys_regs): Add SVE registers.
 328         (aarch64_sys_reg_supported_p): Handle them.
 329
 330 2017-02-15  Claudiu Zissulescu  <claziss@synopsys.com>
 331
 332         * arc-opc.c (UIMM6_20R): Define.
 333         (SIMM12_20): Use above.
 334         (SIMM12_20R): Define.
 335         (SIMM3_5_S): Use above.
 336         (UIMM7_A32_11R_S): Define.
 337         (UIMM7_9_S): Use above.
 338         (UIMM3_13R_S): Define.
 339         (SIMM11_A32_7_S): Use above.
 340         (SIMM9_8R): Define.
 341         (UIMM10_A32_8_S): Use above.
 342         (UIMM8_8R_S): Define.
 343         (W6): Use above.
 344         (arc_relax_opcodes): Use all above defines.
 345
 346 2017-02-15  Vineet Gupta <vgupta@synopsys.com>
 347
 348         * arc-regs.h: Distinguish some of the registers different on
 349         ARC700 and HS38 cpus.
 350
 351 2017-02-14  Alan Modra  <amodra@gmail.com>
 352
 353         PR 21118
 354         * ppc-opc.c (powerpc_operands): Flag SPR, SPRG and TBR entries
 355         with PPC_OPERAND_SPR.  Flag PSQ and PSQM with PPC_OPERAND_GQR.
 356
 357 2017-02-11  Stafford Horne  <shorne@gmail.com>
 358             Alan Modra  <amodra@gmail.com>
 359
 360         * cgen-opc.c (cgen_lookup_insn): Delete buf and base_insn temps.
 361         Use insn_bytes_value and insn_int_value directly instead.  Don't
 362         free allocated memory until function exit.
 363
 364 2017-02-10  Nicholas Piggin  <npiggin@gmail.com>
 365
 366         * ppc-opc.c (powerpc_opcodes) <scv, rfscv>: New mnemonics.
 367
 368 2017-02-03  Nick Clifton  <nickc@redhat.com>
 369
 370         PR 21096
 371         * aarch64-opc.c (print_register_list): Ensure that the register
 372         list index will fir into the tb buffer.
 373         (print_register_offset_address): Likewise.
 374         * tic6x-dis.c (print_insn_tic6x): Increase size of func_unit_buf.
 375
 376 2017-01-27  Alexis Deruell  <alexis.deruelle@gmail.com>
 377
 378         PR 21056
 379         * tic6x-dis.c (print_insn_tic6x): Correct displaying of parallel
 380         instructions when the previous fetch packet ends with a 32-bit
 381         instruction.
 382
 383 2017-01-24  Dimitar Dimitrov  <dimitar@dinux.eu>
 384
 385         * pru-opc.c: Remove vague reference to a future GDB port.
 386
 387 2017-01-20  Nick Clifton  <nickc@redhat.com>
 388
 389         * po/ga.po: Updated Irish translation.
 390
 391 2017-01-18  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 392
 393         * arm-dis.c (coprocessor_opcodes): Fix vcmla mask and disassembly.
 394
 395 2017-01-13  Yao Qi  <yao.qi@linaro.org>
 396
 397         * m68k-dis.c (match_insn_m68k): Extend comments.  Return -1
 398         if FETCH_DATA returns 0.
 399         (m68k_scan_mask): Likewise.
 400         (print_insn_m68k): Update code to handle -1 return value.
 401
 402 2017-01-13  Yao Qi  <yao.qi@linaro.org>
 403
 404         * m68k-dis.c (enum print_insn_arg_error): New.
 405         (NEXTBYTE): Replace -3 with
 406         PRINT_INSN_ARG_MEMORY_ERROR.
 407         (NEXTULONG): Likewise.
 408         (NEXTSINGLE): Likewise.
 409         (NEXTDOUBLE): Likewise.
 410         (NEXTDOUBLE): Likewise.
 411         (NEXTPACKED): Likewise.
 412         (FETCH_ARG): Likewise.
 413         (FETCH_DATA): Update comments.
 414         (print_insn_arg): Update comments. Replace magic numbers with
 415         enum.
 416         (match_insn_m68k): Likewise.
 417
 418 2017-01-12  Igor Tsimbalist  <igor.v.tsimbalist@intel.com>
 419
 420         * i386-dis.c (enum): Add PREFIX_EVEX_0F3855, EVEX_W_0F3855_P_2.
 421         * i386-dis-evex.h (evex_table): Updated.
 422         * i386-gen.c (cpu_flag_init): Add CPU_AVX512_VPOPCNTDQ_FLAGS,
 423         CPU_ANY_AVX512_VPOPCNTDQ_FLAGS. Update CPU_ANY_AVX512F_FLAGS.
 424         (cpu_flags): Add CpuAVX512_VPOPCNTDQ.
 425         * i386-opc.h (enum): (AVX512_VPOPCNTDQ): New.
 426         (i386_cpu_flags): Add cpuavx512_vpopcntdq.
 427         * i386-opc.tbl: Add Intel AVX512_VPOPCNTDQ instructions.
 428         * i386-init.h: Regenerate.
 429         * i386-tbl.h: Ditto.
 430
 431 2017-01-12  Yao Qi  <yao.qi@linaro.org>
 432
 433         * msp430-dis.c (msp430_singleoperand): Return -1 if
 434         msp430dis_opcode_signed returns false.
 435         (msp430_doubleoperand): Likewise.
 436         (msp430_branchinstr): Return -1 if
 437         msp430dis_opcode_unsigned returns false.
 438         (msp430x_calla_instr): Likewise.
 439         (print_insn_msp430): Likewise.
 440
 441 2017-01-05  Nick Clifton  <nickc@redhat.com>
 442
 443         PR 20946
 444         * frv-desc.c (lookup_mach_via_bfd_name): Return NULL if the name
 445         could not be matched.
 446         (frv_cgen_cpu_open): Allow for lookup_mach_via_bfd_name returning
 447         NULL.
 448
 449 2017-01-04  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 450
 451         * aarch64-tbl.h (RCPC, RCPC_INSN): Define.
 452         (aarch64_opcode_table): Use RCPC_INSN.
 453
 454 2017-01-03  Kito Cheng  <kito.cheng@gmail.com>
 455
 456         * riscv-opc.c (riscv-opcodes): Add support for the "q" ISA
 457         extension.
 458         * riscv-opcodes/all-opcodes: Likewise.
 459
 460 2017-01-03  Dilyan Palauzov  <dilyan.palauzov@aegee.org>
 461
 462         * riscv-dis.c (print_insn_args): Add fall through comment.
 463
 464 2017-01-03  Nick Clifton  <nickc@redhat.com>
 465
 466         * po/sr.po: New Serbian translation.
 467         * configure.ac (ALL_LINGUAS): Add sr.
 468         * configure: Regenerate.
 469
 470 2017-01-02  Alan Modra  <amodra@gmail.com>
 471
 472         * epiphany-desc.h: Regenerate.
 473         * epiphany-opc.h: Regenerate.
 474         * fr30-desc.h: Regenerate.
 475         * fr30-opc.h: Regenerate.
 476         * frv-desc.h: Regenerate.
 477         * frv-opc.h: Regenerate.
 478         * ip2k-desc.h: Regenerate.
 479         * ip2k-opc.h: Regenerate.
 480         * iq2000-desc.h: Regenerate.
 481         * iq2000-opc.h: Regenerate.
 482         * lm32-desc.h: Regenerate.
 483         * lm32-opc.h: Regenerate.
 484         * m32c-desc.h: Regenerate.
 485         * m32c-opc.h: Regenerate.
 486         * m32r-desc.h: Regenerate.
 487         * m32r-opc.h: Regenerate.
 488         * mep-desc.h: Regenerate.
 489         * mep-opc.h: Regenerate.
 490         * mt-desc.h: Regenerate.
 491         * mt-opc.h: Regenerate.
 492         * or1k-desc.h: Regenerate.
 493         * or1k-opc.h: Regenerate.
 494         * xc16x-desc.h: Regenerate.
 495         * xc16x-opc.h: Regenerate.
 496         * xstormy16-desc.h: Regenerate.
 497         * xstormy16-opc.h: Regenerate.
 498
 499 2017-01-02  Alan Modra  <amodra@gmail.com>
 500
 501         Update year range in copyright notice of all files.
 502
 503 For older changes see ChangeLog-2016
 504 \f
 505 Copyright (C) 2017 Free Software Foundation, Inc.
 506
 507 Copying and distribution of this file, with or without modification,
 508 are permitted in any medium without royalty provided the copyright
 509 notice and this notice are preserved.
 510
 511 Local Variables:
 512 mode: change-log
 513 left-margin: 8
 514 fill-column: 74
 515 version-control: never
 516 End: