opcodes/ChangeLog

   1 2017-04-25  Maciej W. Rozycki  <macro@imgtec.com>
   2
   3         * mips16-opc.c (AL): New macro.
   4         (mips16_opcodes): Mark "nop", "la", "dla", and synthetic forms
   5         of "ld" and "lw" as aliases.
   6
   7 2017-04-24  Tamar Christina  <tamar.christina@arm.com>
   8
   9         * aarch64-opc.c (aarch64_logical_immediate_p): Update DEBUG_TRACE
  10         arguments.
  11
  12 2017-04-22  Alexander Fedotov  <alfedotov@gmail.com>
  13             Alan Modra  <amodra@gmail.com>
  14
  15         * ppc-opc.c (ELEV): Define.
  16         (vle_opcodes): Add se_rfgi and e_sc.
  17         (powerpc_opcodes): Enable lbdx, lhdx, lwdx, stbdx, sthdx, stwdx
  18         for E200Z4.
  19
  20 2017-04-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
  21
  22         * sparc-opc.c (sparc_opcodes): Mark RETT instructions as v6notv9.
  23
  24 2017-04-21  Nick Clifton  <nickc@redhat.com>
  25
  26         PR binutils/21380
  27         * aarch64-tbl.h (aarch64_opcode_table): Fix masks for LD1R, LD2R,
  28         LD3R and LD4R.
  29
  30 2017-04-13  Alan Modra  <amodra@gmail.com>
  31
  32         * epiphany-desc.c: Regenerate.
  33         * fr30-desc.c: Regenerate.
  34         * frv-desc.c: Regenerate.
  35         * ip2k-desc.c: Regenerate.
  36         * iq2000-desc.c: Regenerate.
  37         * lm32-desc.c: Regenerate.
  38         * m32c-desc.c: Regenerate.
  39         * m32r-desc.c: Regenerate.
  40         * mep-desc.c: Regenerate.
  41         * mt-desc.c: Regenerate.
  42         * or1k-desc.c: Regenerate.
  43         * xc16x-desc.c: Regenerate.
  44         * xstormy16-desc.c: Regenerate.
  45
  46 2017-04-11  Alan Modra  <amodra@gmail.com>
  47
  48         * ppc-dis.c (ppc_opts): Remove PPC_OPCODE_ALTIVEC2,
  49         PPC_OPCODE_VSX3, PPC_OPCODE_HTM and "htm".  Formatting.  Set
  50         PPC_OPCODE_TMR for e6500.
  51         * ppc-opc.c (PPCVEC2): Define as PPC_OPCODE_POWER8|PPC_OPCODE_E6500.
  52         (PPCVEC3): Define as PPC_OPCODE_POWER9.
  53         (PPCVSX2): Define as PPC_OPCODE_POWER8.
  54         (PPCVSX3): Define as PPC_OPCODE_POWER9.
  55         (PPCHTM): Define as PPC_OPCODE_POWER8.
  56         (powerpc_opcodes <mftmr, mttmr>): Remove now unnecessary E6500.
  57
  58 2017-04-10  Alan Modra  <amodra@gmail.com>
  59
  60         * ppc-dis.c (ppc_opts <476>): Remove PPC_OPCODE_440.
  61         * ppc-opc.c (MULHW): Add PPC_OPCODE_476.
  62         (powerpc_opcodes): Adjust PPC440, PPC464 and PPC476 insns to suit
  63         removal of PPC_OPCODE_440 from ppc476 cpu selection bits.
  64
  65 2017-04-09  Pip Cet  <pipcet@gmail.com>
  66
  67         * wasm32-dis.c (print_insn_wasm32): Avoid DECIMAL_DIG, specify
  68         appropriate floating-point precision directly.
  69
  70 2017-04-07  Alan Modra  <amodra@gmail.com>
  71
  72         * ppc-opc.c (powerpc_opcodes <mviwsplt, mvidsplt, lvexbx, lvepxl,
  73         lvexhx, lvepx, lvexwx, stvexbx, stvexhx, stvexwx, lvtrx, lvtlx,
  74         lvswx, stvfrx, stvflx, stvswx, lvsm, stvepxl, lvtrxl, stvepx,
  75         lvtlxl, lvswxl, stvfrxl, stvflxl, stvswxl>): Enable E6500 only
  76         vector instructions with E6500 not PPCVEC2.
  77
  78 2017-04-06  Pip Cet  <pipcet@gmail.com>
  79
  80         * Makefile.am: Add wasm32-dis.c.
  81         * configure.ac: Add wasm32-dis.c to wasm32 target.
  82         * disassemble.c: Add wasm32 disassembler code.
  83         * wasm32-dis.c: New file.
  84         * Makefile.in: Regenerate.
  85         * configure: Regenerate.
  86         * po/POTFILES.in: Regenerate.
  87         * po/opcodes.pot: Regenerate.
  88
  89 2017-04-05  Pedro Alves  <palves@redhat.com>
  90
  91         * arc-dis.c (parse_option, parse_disassembler_options): Constify.
  92         * arm-dis.c (parse_arm_disassembler_options): Constify.
  93         * ppc-dis.c (powerpc_init_dialect): Constify local.
  94         * vax-dis.c (parse_disassembler_options): Constify.
  95
  96 2017-04-03  Palmer Dabbelt  <palmer@dabbelt.com>
  97
  98         * riscv-dis.c (riscv_disassemble_insn): Change "_gp" to
  99         RISCV_GP_SYMBOL.
 100
 101 2017-03-30  Pip Cet  <pipcet@gmail.com>
 102
 103         * configure.ac: Add (empty) bfd_wasm32_arch target.
 104         * configure: Regenerate
 105         * po/opcodes.pot: Regenerate.
 106
 107 2017-03-29  Sheldon Lobo  <sheldon.lobo@oracle.com>
 108
 109         Add support for missing SPARC ASIs from UA2005, UA2007, OSA2011, &
 110         OSA2015.
 111         * opcodes/sparc-opc.c (asi_table): New ASIs.
 112
 113 2017-03-29  Alan Modra  <amodra@gmail.com>
 114
 115         * ppc-dis.c (ppc_opts): Set PPC_OPCODE_PPC for "any" flags.  Add
 116         "raw" option.
 117         (lookup_powerpc): Don't special case -1 dialect.  Handle
 118         PPC_OPCODE_RAW.
 119         (print_insn_powerpc): Mask out PPC_OPCODE_ANY on first
 120         lookup_powerpc call, pass it on second.
 121
 122 2017-03-27  Alan Modra  <amodra@gmail.com>
 123
 124         PR 21303
 125         * ppc-dis.c (struct ppc_mopt): Comment.
 126         (ppc_opts <e200z4>): Move PPC_OPCODE_VLE from .sticky to .cpu.
 127
 128 2017-03-27  Rinat Zelig  <rinat@mellanox.com>
 129
 130         * arc-nps400-tbl.h: Add Ultra Ip and Miscellaneous instructions format.
 131         * arc-opc.c: Add defines. e.g. F_NJ, F_NM , F_NO_T, F_NPS_SR,
 132         F_NPS_M, F_NPS_CORE, F_NPS_ALL.
 133         (insert_nps_misc_imm_offset): New function.
 134         (extract_nps_misc imm_offset): New function.
 135         (arc_num_flag_operands): Add F_NJ, F_NM, F_NO_T.
 136         (arc_flag_special_cases): Add F_NJ, F_NM, F_NO_T.
 137
 138 2017-03-21  Andreas Krebbel  <krebbel@linux.vnet.ibm.com>
 139
 140         * s390-mkopc.c (main): Remove vx2 check.
 141         * s390-opc.txt: Remove vx2 instruction flags.
 142
 143 2017-03-21  Rinat Zelig  <rinat@mellanox.com>
 144
 145         * arc-nps400-tbl.h: Add cp32/cp16 instructions format.
 146         * arc-opc.c: Add F_NPS_NA, NPS_DMA_IMM_ENTRY, NPS_DMA_IMM_OFFSET.
 147         (insert_nps_imm_offset): New function.
 148         (extract_nps_imm_offset): New function.
 149         (insert_nps_imm_entry): New function.
 150         (extract_nps_imm_entry): New function.
 151
 152 2017-03-17  Alan Modra  <amodra@gmail.com>
 153
 154         PR 21248
 155         * ppc-opc.c (powerpc_opcodes): Enable mfivor32, mfivor33,
 156         mtivor32, and mtivor33 for e6500.  Move mfibatl and mfibatu after
 157         those spr mnemonics they alias.  Similarly for mtibatl, mtibatu.
 158
 159 2017-03-14  Kito Cheng  <kito.cheng@gmail.com>
 160
 161         * riscv-opc.c (riscv_opcodes> <c.li>: Use the 'o' immediate encoding.
 162         <c.andi>: Likewise.
 163         <c.addiw> Likewise.
 164
 165 2017-03-14  Kito Cheng  <kito.cheng@gmail.com>
 166
 167         * riscv-opc.c (riscv_opcodes) <c.addi>: Use match_opcode.
 168
 169 2017-03-13  Andrew Waterman  <andrew@sifive.com>
 170
 171         * riscv-opc.c (riscv_opcodes) <srli/C>: Use match_opcode.
 172         <srl> Likewise.
 173         <srai> Likewise.
 174         <sra> Likewise.
 175
 176 2017-03-09  H.J. Lu  <hongjiu.lu@intel.com>
 177
 178         * i386-gen.c (opcode_modifiers): Replace S with Load.
 179         * i386-opc.h (S): Removed.
 180         (Load): New.
 181         (i386_opcode_modifier): Replace s with load.
 182         * i386-opc.tbl: Add {disp8}, {disp32}, {swap}, {vex2}, {vex3}
 183         and {evex}.  Replace S with Load.
 184         * i386-tbl.h: Regenerated.
 185
 186 2017-03-09  H.J. Lu  <hongjiu.lu@intel.com>
 187
 188         * i386-opc.tbl: Use CpuCET on rdsspq.
 189         * i386-tbl.h: Regenerated.
 190
 191 2017-03-08  Peter Bergner  <bergner@vnet.ibm.com>
 192
 193         * ppc-dis.c (ppc_opts) <altivec>: Do not use PPC_OPCODE_ALTIVEC2;
 194         <vsx>: Do not use PPC_OPCODE_VSX3;
 195
 196 2017-03-08  Peter Bergner  <bergner@vnet.ibm.com>
 197
 198         * ppc-opc.c (powerpc_opcodes) <lnia>: New extended mnemonic.
 199
 200 2017-03-06  H.J. Lu  <hongjiu.lu@intel.com>
 201
 202         * i386-dis.c (REG_0F1E_MOD_3): New enum.
 203         (MOD_0F1E_PREFIX_1): Likewise.
 204         (MOD_0F38F5_PREFIX_2): Likewise.
 205         (MOD_0F38F6_PREFIX_0): Likewise.
 206         (RM_0F1E_MOD_3_REG_7): Likewise.
 207         (PREFIX_MOD_0_0F01_REG_5): Likewise.
 208         (PREFIX_MOD_3_0F01_REG_5_RM_1): Likewise.
 209         (PREFIX_MOD_3_0F01_REG_5_RM_2): Likewise.
 210         (PREFIX_0F1E): Likewise.
 211         (PREFIX_MOD_0_0FAE_REG_5): Likewise.
 212         (PREFIX_0F38F5): Likewise.
 213         (dis386_twobyte): Use PREFIX_0F1E.
 214         (reg_table): Add REG_0F1E_MOD_3.
 215         (prefix_table): Add PREFIX_MOD_0_0F01_REG_5,
 216         PREFIX_MOD_3_0F01_REG_5_RM_1, PREFIX_MOD_3_0F01_REG_5_RM_2,
 217         PREFIX_0F1E, PREFIX_MOD_0_0FAE_REG_5 and PREFIX_0F38F5.  Update
 218         PREFIX_0FAE_REG_6 and PREFIX_0F38F6.
 219         (three_byte_table): Use PREFIX_0F38F5.
 220         (mod_table): Use PREFIX_MOD_0_0F01_REG_5, PREFIX_MOD_0_0FAE_REG_5.
 221         Add MOD_0F1E_PREFIX_1, MOD_0F38F5_PREFIX_2, MOD_0F38F6_PREFIX_0.
 222         (rm_table): Add MOD_0F38F5_PREFIX_2, MOD_0F38F6_PREFIX_0,
 223         RM_0F1E_MOD_3_REG_7.  Use PREFIX_MOD_3_0F01_REG_5_RM_1 and
 224         PREFIX_MOD_3_0F01_REG_5_RM_2.
 225         * i386-gen.c (cpu_flag_init): Add CPU_CET_FLAGS.
 226         (cpu_flags): Add CpuCET.
 227         * i386-opc.h (CpuCET): New enum.
 228         (CpuUnused): Commented out.
 229         (i386_cpu_flags): Add cpucet.
 230         * i386-opc.tbl: Add Intel CET instructions.
 231         * i386-init.h: Regenerated.
 232         * i386-tbl.h: Likewise.
 233
 234 2017-03-06  Alan Modra  <amodra@gmail.com>
 235
 236         PR 21124
 237         * ppc-opc.c (extract_esync, extract_ls, extract_ral, extract_ram)
 238         (extract_raq, extract_ras, extract_rbx): New functions.
 239         (powerpc_operands): Use opposite corresponding insert function.
 240         (Q_MASK): Define.
 241         (powerpc_opcodes): Apply Q_MASK to all quad insns with even
 242         register restriction.
 243
 244 2017-02-28  Peter Bergner  <bergner@vnet.ibm.com>
 245
 246         * disassemble.c Include "safe-ctype.h".
 247         (disassemble_init_for_target): Handle s390 init.
 248         (remove_whitespace_and_extra_commas): New function.
 249         (disassembler_options_cmp): Likewise.
 250         * arm-dis.c: Include "libiberty.h".
 251         (NUM_ELEM): Delete.
 252         (regnames): Use long disassembler style names.
 253         Add force-thumb and no-force-thumb options.
 254         (NUM_ARM_REGNAMES): Rename from this...
 255         (NUM_ARM_OPTIONS): ...to this.  Use ARRAY_SIZE.
 256         (get_arm_regname_num_options): Delete.
 257         (set_arm_regname_option): Likewise.
 258         (get_arm_regnames): Likewise.
 259         (parse_disassembler_options): Likewise.
 260         (parse_arm_disassembler_option): Rename from this...
 261         (parse_arm_disassembler_options): ...to this.  Make static.
 262         Use new FOR_EACH_DISASSEMBLER_OPTION macro to scan over options.
 263         (print_insn): Use parse_arm_disassembler_options.
 264         (disassembler_options_arm): New function.
 265         (print_arm_disassembler_options): Handle updated regnames.
 266         * ppc-dis.c: Include "libiberty.h".
 267         (ppc_opts): Add "32" and "64" entries.
 268         (ppc_parse_cpu): Use ARRAY_SIZE and disassembler_options_cmp.
 269         (powerpc_init_dialect): Add break to switch statement.
 270         Use new FOR_EACH_DISASSEMBLER_OPTION macro.
 271         (disassembler_options_powerpc): New function.
 272         (print_ppc_disassembler_options): Use ARRAY_SIZE.
 273         Remove printing of "32" and "64".
 274         * s390-dis.c: Include "libiberty.h".
 275         (init_flag): Remove unneeded variable.
 276         (struct s390_options_t): New structure type.
 277         (options): New structure.
 278         (init_disasm): Rename from this...
 279         (disassemble_init_s390): ...to this.  Add initializations for
 280         current_arch_mask and option_use_insn_len_bits_p.  Remove init_flag.
 281         (print_insn_s390): Delete call to init_disasm.
 282         (disassembler_options_s390): New function.
 283         (print_s390_disassembler_options): Print using information from
 284         struct 'options'.
 285         * po/opcodes.pot: Regenerate.
 286
 287 2017-02-28  Jan Beulich  <jbeulich@suse.com>
 288
 289         * i386-dis.c (PCMPESTR_Fixup): New.
 290         (VEX_W_0F3A60_P_2, VEX_W_0F3A61_P_2): Delete.
 291         (prefix_table): Use PCMPESTR_Fixup.
 292         (vex_len_table): Make VPCMPESTR{I,M} entries leaf ones and use
 293         PCMPESTR_Fixup.
 294         (vex_w_table): Delete VPCMPESTR{I,M} entries.
 295         * i386-opc.tbl (pcmpestri, pcmpestrm, vpcmpestri, vpcmpestrm):
 296         Split 64-bit and non-64-bit variants.
 297         * opcodes/i386-tbl.h: Re-generate.
 298
 299 2017-02-24  Richard Sandiford  <richard.sandiford@arm.com>
 300
 301         * aarch64-tbl.h (OP_SVE_HMH, OP_SVE_VMU_HSD, OP_SVE_VMVU_HSD)
 302         (OP_SVE_VMVV_HSD, OP_SVE_VMVVU_HSD, OP_SVE_VM_HSD, OP_SVE_VUVV_HSD)
 303         (OP_SVE_VUV_HSD, OP_SVE_VU_HSD, OP_SVE_VVVU_H, OP_SVE_VVVU_S)
 304         (OP_SVE_VVVU_HSD, OP_SVE_VVV_D, OP_SVE_VVV_D_H, OP_SVE_VVV_H)
 305         (OP_SVE_VVV_HSD, OP_SVE_VVV_S, OP_SVE_VVV_S_B, OP_SVE_VVV_SD_BH)
 306         (OP_SVE_VV_BHSDQ, OP_SVE_VV_HSD, OP_SVE_VZVV_HSD, OP_SVE_VZV_HSD)
 307         (OP_SVE_V_HSD): New macros.
 308         (OP_SVE_VMU_SD, OP_SVE_VMVU_SD, OP_SVE_VM_SD, OP_SVE_VUVV_SD)
 309         (OP_SVE_VU_SD, OP_SVE_VVVU_SD, OP_SVE_VVV_SD, OP_SVE_VZVV_SD)
 310         (OP_SVE_VZV_SD, OP_SVE_V_SD): Delete.
 311         (aarch64_opcode_table): Add new SVE instructions.
 312         (aarch64_opcode_table): Use imm_rotate{1,2} instead of imm_rotate
 313         for rotation operands.  Add new SVE operands.
 314         * aarch64-asm.h (ins_sve_addr_ri_s4): New inserter.
 315         (ins_sve_quad_index): Likewise.
 316         (ins_imm_rotate): Split into...
 317         (ins_imm_rotate1, ins_imm_rotate2): ...these two inserters.
 318         * aarch64-asm.c (aarch64_ins_imm_rotate): Split into...
 319         (aarch64_ins_imm_rotate1, aarch64_ins_imm_rotate2): ...these two
 320         functions.
 321         (aarch64_ins_sve_addr_ri_s4): New function.
 322         (aarch64_ins_sve_quad_index): Likewise.
 323         (do_misc_encoding): Handle "MOV Zn.Q, Qm".
 324         * aarch64-asm-2.c: Regenerate.
 325         * aarch64-dis.h (ext_sve_addr_ri_s4): New extractor.
 326         (ext_sve_quad_index): Likewise.
 327         (ext_imm_rotate): Split into...
 328         (ext_imm_rotate1, ext_imm_rotate2): ...these two extractors.
 329         * aarch64-dis.c (aarch64_ext_imm_rotate): Split into...
 330         (aarch64_ext_imm_rotate1, aarch64_ext_imm_rotate2): ...these two
 331         functions.
 332         (aarch64_ext_sve_addr_ri_s4): New function.
 333         (aarch64_ext_sve_quad_index): Likewise.
 334         (aarch64_ext_sve_index): Allow quad indices.
 335         (do_misc_decoding): Likewise.
 336         * aarch64-dis-2.c: Regenerate.
 337         * aarch64-opc.h (FLD_SVE_i3h, FLD_SVE_rot1, FLD_SVE_rot2): New
 338         aarch64_field_kinds.
 339         (OPD_F_OD_MASK): Widen by one bit.
 340         (OPD_F_NO_ZR): Bump accordingly.
 341         (get_operand_field_width): New function.
 342         * aarch64-opc.c (fields): Add new SVE fields.
 343         (operand_general_constraint_met_p): Handle new SVE operands.
 344         (aarch64_print_operand): Likewise.
 345         * aarch64-opc-2.c: Regenerate.
 346
 347 2017-02-24  Richard Sandiford  <richard.sandiford@arm.com>
 348
 349         * aarch64-tbl.h (aarch64_feature_simd_v8_3): Replace with...
 350         (aarch64_feature_compnum): ...this.
 351         (SIMD_V8_3): Replace with...
 352         (COMPNUM): ...this.
 353         (CNUM_INSN): New macro.
 354         (aarch64_opcode_table): Use it for the complex number instructions.
 355
 356 2017-02-24  Jan Beulich  <jbeulich@suse.com>
 357
 358         * i386-dis.c (reg_table): REG_F6/1 and REG_F7/1 decode as TEST.
 359
 360 2017-02-23  Sheldon Lobo <sheldon.lobo@oracle.com>
 361
 362         Add support for associating SPARC ASIs with an architecture level.
 363         * include/opcode/sparc.h (sparc_asi): New sparc_asi struct.
 364         * opcodes/sparc-opc.c (asi_table): Updated asi_table and encoding/
 365         decoding of SPARC ASIs.
 366
 367 2017-02-23  Jan Beulich  <jbeulich@suse.com>
 368
 369         * i386-dis.c (get_valid_dis386): Don't special case VEX opcode
 370         82. For 3-byte VEX only special case opcode 77 in VEX_0F space.
 371
 372 2017-02-21  Jan Beulich  <jbeulich@suse.com>
 373
 374         * aarch64-asm.c (convert_bfc_to_bfm): Copy operand 0 to operand
 375         1 (instead of to itself). Correct typo.
 376
 377 2017-02-14  Andrew Waterman  <andrew@sifive.com>
 378
 379         * riscv-opc.c (riscv_opcodes): Add sfence.vma instruction and
 380         pseudoinstructions.
 381
 382 2017-02-15  Richard Sandiford  <richard.sandiford@arm.com>
 383
 384         * aarch64-opc.c (aarch64_sys_regs): Add SVE registers.
 385         (aarch64_sys_reg_supported_p): Handle them.
 386
 387 2017-02-15  Claudiu Zissulescu  <claziss@synopsys.com>
 388
 389         * arc-opc.c (UIMM6_20R): Define.
 390         (SIMM12_20): Use above.
 391         (SIMM12_20R): Define.
 392         (SIMM3_5_S): Use above.
 393         (UIMM7_A32_11R_S): Define.
 394         (UIMM7_9_S): Use above.
 395         (UIMM3_13R_S): Define.
 396         (SIMM11_A32_7_S): Use above.
 397         (SIMM9_8R): Define.
 398         (UIMM10_A32_8_S): Use above.
 399         (UIMM8_8R_S): Define.
 400         (W6): Use above.
 401         (arc_relax_opcodes): Use all above defines.
 402
 403 2017-02-15  Vineet Gupta <vgupta@synopsys.com>
 404
 405         * arc-regs.h: Distinguish some of the registers different on
 406         ARC700 and HS38 cpus.
 407
 408 2017-02-14  Alan Modra  <amodra@gmail.com>
 409
 410         PR 21118
 411         * ppc-opc.c (powerpc_operands): Flag SPR, SPRG and TBR entries
 412         with PPC_OPERAND_SPR.  Flag PSQ and PSQM with PPC_OPERAND_GQR.
 413
 414 2017-02-11  Stafford Horne  <shorne@gmail.com>
 415             Alan Modra  <amodra@gmail.com>
 416
 417         * cgen-opc.c (cgen_lookup_insn): Delete buf and base_insn temps.
 418         Use insn_bytes_value and insn_int_value directly instead.  Don't
 419         free allocated memory until function exit.
 420
 421 2017-02-10  Nicholas Piggin  <npiggin@gmail.com>
 422
 423         * ppc-opc.c (powerpc_opcodes) <scv, rfscv>: New mnemonics.
 424
 425 2017-02-03  Nick Clifton  <nickc@redhat.com>
 426
 427         PR 21096
 428         * aarch64-opc.c (print_register_list): Ensure that the register
 429         list index will fir into the tb buffer.
 430         (print_register_offset_address): Likewise.
 431         * tic6x-dis.c (print_insn_tic6x): Increase size of func_unit_buf.
 432
 433 2017-01-27  Alexis Deruell  <alexis.deruelle@gmail.com>
 434
 435         PR 21056
 436         * tic6x-dis.c (print_insn_tic6x): Correct displaying of parallel
 437         instructions when the previous fetch packet ends with a 32-bit
 438         instruction.
 439
 440 2017-01-24  Dimitar Dimitrov  <dimitar@dinux.eu>
 441
 442         * pru-opc.c: Remove vague reference to a future GDB port.
 443
 444 2017-01-20  Nick Clifton  <nickc@redhat.com>
 445
 446         * po/ga.po: Updated Irish translation.
 447
 448 2017-01-18  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 449
 450         * arm-dis.c (coprocessor_opcodes): Fix vcmla mask and disassembly.
 451
 452 2017-01-13  Yao Qi  <yao.qi@linaro.org>
 453
 454         * m68k-dis.c (match_insn_m68k): Extend comments.  Return -1
 455         if FETCH_DATA returns 0.
 456         (m68k_scan_mask): Likewise.
 457         (print_insn_m68k): Update code to handle -1 return value.
 458
 459 2017-01-13  Yao Qi  <yao.qi@linaro.org>
 460
 461         * m68k-dis.c (enum print_insn_arg_error): New.
 462         (NEXTBYTE): Replace -3 with
 463         PRINT_INSN_ARG_MEMORY_ERROR.
 464         (NEXTULONG): Likewise.
 465         (NEXTSINGLE): Likewise.
 466         (NEXTDOUBLE): Likewise.
 467         (NEXTDOUBLE): Likewise.
 468         (NEXTPACKED): Likewise.
 469         (FETCH_ARG): Likewise.
 470         (FETCH_DATA): Update comments.
 471         (print_insn_arg): Update comments. Replace magic numbers with
 472         enum.
 473         (match_insn_m68k): Likewise.
 474
 475 2017-01-12  Igor Tsimbalist  <igor.v.tsimbalist@intel.com>
 476
 477         * i386-dis.c (enum): Add PREFIX_EVEX_0F3855, EVEX_W_0F3855_P_2.
 478         * i386-dis-evex.h (evex_table): Updated.
 479         * i386-gen.c (cpu_flag_init): Add CPU_AVX512_VPOPCNTDQ_FLAGS,
 480         CPU_ANY_AVX512_VPOPCNTDQ_FLAGS. Update CPU_ANY_AVX512F_FLAGS.
 481         (cpu_flags): Add CpuAVX512_VPOPCNTDQ.
 482         * i386-opc.h (enum): (AVX512_VPOPCNTDQ): New.
 483         (i386_cpu_flags): Add cpuavx512_vpopcntdq.
 484         * i386-opc.tbl: Add Intel AVX512_VPOPCNTDQ instructions.
 485         * i386-init.h: Regenerate.
 486         * i386-tbl.h: Ditto.
 487
 488 2017-01-12  Yao Qi  <yao.qi@linaro.org>
 489
 490         * msp430-dis.c (msp430_singleoperand): Return -1 if
 491         msp430dis_opcode_signed returns false.
 492         (msp430_doubleoperand): Likewise.
 493         (msp430_branchinstr): Return -1 if
 494         msp430dis_opcode_unsigned returns false.
 495         (msp430x_calla_instr): Likewise.
 496         (print_insn_msp430): Likewise.
 497
 498 2017-01-05  Nick Clifton  <nickc@redhat.com>
 499
 500         PR 20946
 501         * frv-desc.c (lookup_mach_via_bfd_name): Return NULL if the name
 502         could not be matched.
 503         (frv_cgen_cpu_open): Allow for lookup_mach_via_bfd_name returning
 504         NULL.
 505
 506 2017-01-04  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 507
 508         * aarch64-tbl.h (RCPC, RCPC_INSN): Define.
 509         (aarch64_opcode_table): Use RCPC_INSN.
 510
 511 2017-01-03  Kito Cheng  <kito.cheng@gmail.com>
 512
 513         * riscv-opc.c (riscv-opcodes): Add support for the "q" ISA
 514         extension.
 515         * riscv-opcodes/all-opcodes: Likewise.
 516
 517 2017-01-03  Dilyan Palauzov  <dilyan.palauzov@aegee.org>
 518
 519         * riscv-dis.c (print_insn_args): Add fall through comment.
 520
 521 2017-01-03  Nick Clifton  <nickc@redhat.com>
 522
 523         * po/sr.po: New Serbian translation.
 524         * configure.ac (ALL_LINGUAS): Add sr.
 525         * configure: Regenerate.
 526
 527 2017-01-02  Alan Modra  <amodra@gmail.com>
 528
 529         * epiphany-desc.h: Regenerate.
 530         * epiphany-opc.h: Regenerate.
 531         * fr30-desc.h: Regenerate.
 532         * fr30-opc.h: Regenerate.
 533         * frv-desc.h: Regenerate.
 534         * frv-opc.h: Regenerate.
 535         * ip2k-desc.h: Regenerate.
 536         * ip2k-opc.h: Regenerate.
 537         * iq2000-desc.h: Regenerate.
 538         * iq2000-opc.h: Regenerate.
 539         * lm32-desc.h: Regenerate.
 540         * lm32-opc.h: Regenerate.
 541         * m32c-desc.h: Regenerate.
 542         * m32c-opc.h: Regenerate.
 543         * m32r-desc.h: Regenerate.
 544         * m32r-opc.h: Regenerate.
 545         * mep-desc.h: Regenerate.
 546         * mep-opc.h: Regenerate.
 547         * mt-desc.h: Regenerate.
 548         * mt-opc.h: Regenerate.
 549         * or1k-desc.h: Regenerate.
 550         * or1k-opc.h: Regenerate.
 551         * xc16x-desc.h: Regenerate.
 552         * xc16x-opc.h: Regenerate.
 553         * xstormy16-desc.h: Regenerate.
 554         * xstormy16-opc.h: Regenerate.
 555
 556 2017-01-02  Alan Modra  <amodra@gmail.com>
 557
 558         Update year range in copyright notice of all files.
 559
 560 For older changes see ChangeLog-2016
 561 \f
 562 Copyright (C) 2017 Free Software Foundation, Inc.
 563
 564 Copying and distribution of this file, with or without modification,
 565 are permitted in any medium without royalty provided the copyright
 566 notice and this notice are preserved.
 567
 568 Local Variables:
 569 mode: change-log
 570 left-margin: 8
 571 fill-column: 74
 572 version-control: never
 573 End: