opcodes/ChangeLog

   1 2019-07-05  Kito Cheng <kito.cheng@sifive.com>
   2
   3         * riscv-opc.c (riscv_insn_types): Add r4 type.
   4
   5         * riscv-opc.c (riscv_insn_types): Add b and j type.
   6
   7         * opcodes/riscv-opc.c (riscv_insn_types): Remove incorrect
   8         format for sb type and correct s type.
   9
  10 2019-07-02  Richard Sandiford  <richard.sandiford@arm.com>
  11
  12         * aarch64-tbl.h (aarch64_opcode): Set C_SCAN_MOVPRFX for the
  13         SVE FMOV alias of FCPY.
  14
  15 2019-07-02  Richard Sandiford  <richard.sandiford@arm.com>
  16
  17         * aarch64-tbl.h (aarch64_opcode_table): Add C_MAX_ELEM flags
  18         to SVE fcvtzs, fcvtzu, scvtf and ucvtf entries.
  19
  20 2019-07-02  Richard Sandiford  <richard.sandiford@arm.com>
  21
  22         * aarch64-opc.c (verify_constraints): Skip GPRs when scanning the
  23         registers in an instruction prefixed by MOVPRFX.
  24
  25 2019-07-01  Matthew Malcomson  <matthew.malcomson@arm.com>
  26
  27         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Use new
  28         sve_size_13 icode to account for variant behaviour of
  29         pmull{t,b}.
  30         * aarch64-dis-2.c: Regenerate.
  31         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Use new
  32         sve_size_13 icode to account for variant behaviour of
  33         pmull{t,b}.
  34         * aarch64-tbl.h (OP_SVE_VVV_HD_BS): Add new qualifier.
  35         (OP_SVE_VVV_Q_D): Add new qualifier.
  36         (OP_SVE_VVV_QHD_DBS): Remove now unused qualifier.
  37         (struct aarch64_opcode): Split pmull{t,b} into those requiring
  38         AES and those not.
  39
  40 2019-07-01  Jan Beulich  <jbeulich@suse.com>
  41
  42         * opcodes/i386-gen.c (operand_type_init): Remove
  43         OPERAND_TYPE_VEC_IMM4 entry.
  44         (operand_types): Remove Vec_Imm4.
  45         * opcodes/i386-opc.h (Vec_Imm4): Delete.
  46         (union i386_operand_type): Remove vec_imm4.
  47         * i386-opc.tbl (vpermil2pd, vpermil2ps): Remove Vec_Imm4.
  48         * opcodes/i386-init.h, i386-tbl.h: Re-generate.
  49
  50 2019-07-01  Jan Beulich  <jbeulich@suse.com>
  51
  52         * i386-opc.tbl (lfence, mfence, sfence, monitor, mwait, vmcall,
  53         vmlaunch, vmresume, vmxoff, vmfunc, xgetbv, xsetbv, swapgs,
  54         rdtscp, clgi, invlpga, skinit, stgi, vmload, vmmcall, vmrun,
  55         vmsave, montmul, xsha1, xsha256, xstorerng, xcryptecb,
  56         xcryptcbc, xcryptctr, xcryptcfb, xcryptofb, xstore, clac, stac,
  57         monitorx, mwaitx): Drop ImmExt from operand-less forms.
  58         * i386-tbl.h: Re-generate.
  59
  60 2019-07-01  Jan Beulich  <jbeulich@suse.com>
  61
  62         * i386-opc.tbl (and, or): Add Optimize to forms allowing two
  63         register operands.
  64         * i386-tbl.h: Re-generate.
  65
  66 2019-07-01  Jan Beulich  <jbeulich@suse.com>
  67
  68         * i386-opc.tbl (C): New.
  69         (paddb, paddw, paddd, paddq, paddsb, paddsw, paddusb, paddusw,
  70         pand, pcmpeqb, pcmpeqw, pcmpeqd, pmaddwd, pmulhw, pmullw,
  71         por, pxor, andps, cmpeqps, cmpeqss, cmpneqps, cmpneqss,
  72         cmpordps, cmpordss, cmpunordps, cmpunordss, orps, pavgb, pavgw,
  73         pmaxsw, pmaxub, pminsw, pminub, pmulhuw, xorps, andpd, cmpeqpd,
  74         cmpeqsd, cmpneqpd, cmpneqsd, cmpordpd, cmpordsd, cmpunordpd,
  75         cmpunordsd, orpd, xorpd, pmuludq, vandpd, vandps, vcmpeq_ospd,
  76         vcmpeq_osps, vcmpeq_ossd, vcmpeq_osss, vcmpeqpd, vcmpeqps,
  77         vcmpeqsd, vcmpeqss, vcmpeq_uqpd, vcmpeq_uqps, vcmpeq_uqsd,
  78         vcmpeq_uqss, vcmpeq_uspd, vcmpeq_usps, vcmpeq_ussd,
  79         vcmpeq_usss, vcmpfalse_ospd, vcmpfalse_osps, vcmpfalse_ossd,
  80         vcmpfalse_osss, vcmpfalsepd, vcmpfalseps, vcmpfalsesd,
  81         vcmpfalsess, vcmpneq_oqpd, vcmpneq_oqps, vcmpneq_oqsd,
  82         vcmpneq_oqss, vcmpneq_ospd, vcmpneq_osps, vcmpneq_ossd,
  83         vcmpneq_osss, vcmpneqpd, vcmpneqps, vcmpneqsd, vcmpneqss,
  84         vcmpneq_uspd, vcmpneq_usps, vcmpneq_ussd, vcmpneq_usss,
  85         vcmpordpd, vcmpordps, vcmpordsd, vcmpord_spd, vcmpord_sps,
  86         vcmpordss, vcmpord_ssd, vcmpord_sss, vcmptruepd, vcmptrueps,
  87         vcmptruesd, vcmptruess, vcmptrue_uspd, vcmptrue_usps,
  88         vcmptrue_ussd, vcmptrue_usss, vcmpunordpd, vcmpunordps,
  89         vcmpunordsd, vcmpunord_spd, vcmpunord_sps, vcmpunordss,
  90         vcmpunord_ssd, vcmpunord_sss, vorpd, vorps, vpaddsb, vpaddsw,
  91         vpaddb, vpaddd, vpaddq, vpaddw, vpaddusb, vpaddusw, vpand,
  92         vpavgb, vpavgw, vpcmpeqb, vpcmpeqd, vpcmpeqw, vpmaddwd,
  93         vpmaxsw, vpmaxub, vpminsw, vpminub, vpmulhuw, vpmulhw, vpmullw,
  94         vpmuludq, vpor, vpxor, vxorpd, vxorps): Add C to VEX-encoded
  95         flavors.
  96         * i386-tbl.h: Re-generate.
  97
  98 2019-07-01  Jan Beulich  <jbeulich@suse.com>
  99
 100         * i386-opc.tbl (and, or): Add Optimize to forms allowing two
 101         register operands.
 102         * i386-tbl.h: Re-generate.
 103
 104 2019-07-01  Jan Beulich  <jbeulich@suse.com>
 105
 106         * i386-dis-evex-prefix.h: Use PCLMUL for vpclmulqdq.
 107         * i386-opc.tbl (vpclmullqlqdq, vpclmulhqlqdq, vpclmullqhqdq,
 108         vpclmulhqhqdq): Add CpuVPCLMULQDQ flavors.
 109         * i386-tbl.h: Re-generate.
 110
 111 2019-07-01  Jan Beulich  <jbeulich@suse.com>
 112
 113         * i386-opc.tbl (vextractps, vpextrw, vpinsrw): Remove
 114         Disp8MemShift from register only templates.
 115         * i386-tbl.h: Re-generate.
 116
 117 2019-07-01  Jan Beulich  <jbeulich@suse.com>
 118
 119         * i386-dis.c (EXdScalarS, MOD_EVEX_0F10_PREFIX_1,
 120         MOD_EVEX_0F10_PREFIX_3, MOD_EVEX_0F11_PREFIX_1,
 121         MOD_EVEX_0F11_PREFIX_3, EVEX_W_0F10_P_1_M_0,
 122         EVEX_W_0F10_P_1_M_1, EVEX_W_0F10_P_3_M_0, EVEX_W_0F10_P_3_M_1,
 123         EVEX_W_0F11_P_1_M_0, EVEX_W_0F11_P_1_M_1, EVEX_W_0F11_P_3_M_0,
 124         EVEX_W_0F11_P_3_M_1): Delete.
 125         (EVEX_W_0F10_P_1, EVEX_W_0F10_P_3, EVEX_W_0F11_P_1,
 126         EVEX_W_0F11_P_3): New.
 127         * i386-dis-evex-mod.h: Remove MOD_EVEX_0F10_PREFIX_1,
 128         MOD_EVEX_0F10_PREFIX_3, MOD_EVEX_0F11_PREFIX_1, and
 129         MOD_EVEX_0F11_PREFIX_3 table entries.
 130         * i386-dis-evex-prefix.h: Adjust PREFIX_EVEX_0F10 and
 131         PREFIX_EVEX_0F11 table entries.
 132         * i386-dis-evex-w.h: Replace EVEX_W_0F10_P_1_M_{0,1},
 133         EVEX_W_0F10_P_3_M_{0,1}, EVEX_W_0F11_P_1_M_{0,1}, and
 134         EVEX_W_0F11_P_3_M_{0,1} table entries.
 135
 136 2019-07-01  Jan Beulich  <jbeulich@suse.com>
 137
 138         * i386-dis.c (EXdVex, EXdVexS, EXqVex, EXqVexS, XMVex):
 139         Delete.
 140
 141 2019-06-27  H.J. Lu  <hongjiu.lu@intel.com>
 142
 143         PR binutils/24719
 144         * i386-dis-evex-len.h: Add EVEX_LEN_0F38C6_REG_1_PREFIX_2,
 145         EVEX_LEN_0F38C6_REG_2_PREFIX_2, EVEX_LEN_0F38C6_REG_5_PREFIX_2,
 146         EVEX_LEN_0F38C6_REG_6_PREFIX_2, EVEX_LEN_0F38C7_R_1_P_2_W_0,
 147         EVEX_LEN_0F38C7_R_1_P_2_W_1, EVEX_LEN_0F38C7_R_2_P_2_W_0,
 148         EVEX_LEN_0F38C7_R_2_P_2_W_1, EVEX_LEN_0F38C7_R_5_P_2_W_0,
 149         EVEX_LEN_0F38C7_R_5_P_2_W_1, EVEX_LEN_0F38C7_R_6_P_2_W_0 and
 150         EVEX_LEN_0F38C7_R_6_P_2_W_1.
 151         * i386-dis-evex-prefix.h: Update PREFIX_EVEX_0F38C6_REG_1,
 152         PREFIX_EVEX_0F38C6_REG_2, PREFIX_EVEX_0F38C6_REG_5 and
 153         PREFIX_EVEX_0F38C6_REG_6 entries.
 154         * i386-dis-evex-w.h: Update EVEX_W_0F38C7_R_1_P_2,
 155         EVEX_W_0F38C7_R_2_P_2, EVEX_W_0F38C7_R_5_P_2 and
 156         EVEX_W_0F38C7_R_6_P_2 entries.
 157         * i386-dis.c: Add EVEX_LEN_0F38C6_REG_1_PREFIX_2,
 158         EVEX_LEN_0F38C6_REG_2_PREFIX_2, EVEX_LEN_0F38C6_REG_5_PREFIX_2,
 159         EVEX_LEN_0F38C6_REG_6_PREFIX_2, EVEX_LEN_0F38C7_R_1_P_2_W_0,
 160         EVEX_LEN_0F38C7_R_1_P_2_W_1, EVEX_LEN_0F38C7_R_2_P_2_W_0,
 161         EVEX_LEN_0F38C7_R_2_P_2_W_1, EVEX_LEN_0F38C7_R_5_P_2_W_0,
 162         EVEX_LEN_0F38C7_R_5_P_2_W_1, EVEX_LEN_0F38C7_R_6_P_2_W_0 and
 163         EVEX_LEN_0F38C7_R_6_P_2_W_1 enums.
 164
 165 2019-06-27  Jan Beulich  <jbeulich@suse.com>
 166
 167         * i386-dis.c (VEX_LEN_0F2A_P_1, VEX_LEN_0F2A_P_3,
 168         VEX_LEN_0F2C_P_1, VEX_LEN_0F2C_P_3, VEX_LEN_0F2D_P_1,
 169         VEX_LEN_0F2D_P_3): Delete.
 170         (vex_len_table): Move vcvtsi2ss, vcvtsi2sd, vcvttss2si,
 171         vcvttsd2si, vcvtss2si, and vcvtsd2si leaf entries ...
 172         (prefix_table): ... here.
 173
 174 2019-06-27  Jan Beulich  <jbeulich@suse.com>
 175
 176         * i386-dis.c (Iq): Delete.
 177         (Id): New.
 178         (reg_table): Use it for lwpins, lwpval, and bextr. Use Edq for
 179         TBM insns.
 180         (vex_len_table): Use Edq for vcvtsi2ss, vcvtsi2sd. Use Gdq for
 181         vcvttss2si, vcvttsd2si, vcvtss2si, and vcvtsd2si.
 182         (OP_E_memory): Also honor needindex when deciding whether an
 183         address size prefix needs printing.
 184         (OP_I): Remove handling of q_mode. Add handling of d_mode.
 185
 186 2019-06-26  Jim Wilson  <jimw@sifive.com>
 187
 188         PR binutils/24739
 189         * riscv-dis.c (riscv_disasemble_insn): Set info->endian_code.
 190         Set info->display_endian to info->endian_code.
 191
 192 2019-06-25  Jan Beulich  <jbeulich@suse.com>
 193
 194         * i386-gen.c (operand_type_init): Correct OPERAND_TYPE_DEBUG
 195         entry. Drop OPERAND_TYPE_ACC entry. Add OPERAND_TYPE_ACC8 and
 196         OPERAND_TYPE_ACC16 entries. Adjust OPERAND_TYPE_ACC32 and
 197         OPERAND_TYPE_ACC64 entries.
 198         * i386-init.h: Re-generate.
 199
 200 2019-06-25  Jan Beulich  <jbeulich@suse.com>
 201
 202         * i386-dis.c (Edqa, dqa_mode, EVEX_W_0F2A_P_1, EVEX_W_0F7B_P_1):
 203         Delete.
 204         (intel_operand_size, OP_E_register, OP_E_memory): Drop handling
 205         of dqa_mode.
 206         * i386-dis-evex-prefix.h: Move vcvtsi2ss and vcvtusi2ss leaf
 207         entries here.
 208         * i386-dis-evex-w.h: Drop EVEX_W_0F2A_P_1 and EVEX_W_0F7B_P_1
 209         entries. Use Edq for vcvtsi2sd and vcvtusi2sd.
 210
 211 2019-06-25  Jan Beulich  <jbeulich@suse.com>
 212
 213         * i386-dis.c (OP_I64): Forword more cases to OP_I(). Drop local
 214         variables.
 215
 216 2019-06-25  Jan Beulich  <jbeulich@suse.com>
 217
 218         * i386-dis.c (prefix_table): Use Edq for cvtsi2ss and cvtsi2sd.
 219         Use Gdq for cvttss2si, cvttsd2si, cvtss2si, and cvtsd2si, and
 220         movnti.
 221         * i386-opc.tbl (movnti): Add IgnoreSize.
 222         * i386-tbl.h: Re-generate.
 223
 224 2019-06-25  Jan Beulich  <jbeulich@suse.com>
 225
 226         * i386-opc.tbl (and): Mark Imm8S form for optimization.
 227         * i386-tbl.h: Re-generate.
 228
 229 2019-06-21  H.J. Lu  <hongjiu.lu@intel.com>
 230
 231         * i386-dis-evex.h: Break into ...
 232         * i386-dis-evex-len.h: New file.
 233         * i386-dis-evex-mod.h: Likewise.
 234         * i386-dis-evex-prefix.h: Likewise.
 235         * i386-dis-evex-reg.h: Likewise.
 236         * i386-dis-evex-w.h: Likewise.
 237         * i386-dis.c: Include i386-dis-evex-reg.h, i386-dis-evex-prefix.h,
 238         i386-dis-evex.h, i386-dis-evex-len.h, i386-dis-evex-w.h and
 239         i386-dis-evex-mod.h.
 240
 241 2019-06-19  H.J. Lu  <hongjiu.lu@intel.com>
 242
 243         PR binutils/24700
 244         * i386-dis-evex.h (evex_table): Update EVEX_W_0F3819_P_2,
 245         EVEX_W_0F381A_P_2, EVEX_W_0F381B_P_2, EVEX_W_0F385A_P_2 and
 246         EVEX_W_0F385B_P_2.
 247         (evex_len_table): Add EVEX_LEN_0F3819_P_2_W_0,
 248         EVEX_LEN_0F3819_P_2_W_1, EVEX_LEN_0F381A_P_2_W_0,
 249         EVEX_LEN_0F381A_P_2_W_1, EVEX_LEN_0F381B_P_2_W_0,
 250         EVEX_LEN_0F381B_P_2_W_1, EVEX_LEN_0F385A_P_2_W_0,
 251         EVEX_LEN_0F385A_P_2_W_1, EVEX_LEN_0F385B_P_2_W_0 and
 252         EVEX_LEN_0F385B_P_2_W_1.
 253         * i386-dis.c (EVEX_LEN_0F3819_P_2_W_0): New enum.
 254         (EVEX_LEN_0F3819_P_2_W_1): Likewise.
 255         (EVEX_LEN_0F381A_P_2_W_0): Likewise.
 256         (EVEX_LEN_0F381A_P_2_W_1): Likewise.
 257         (EVEX_LEN_0F381B_P_2_W_0): Likewise.
 258         (EVEX_LEN_0F381B_P_2_W_1): Likewise.
 259         (EVEX_LEN_0F385A_P_2_W_0): Likewise.
 260         (EVEX_LEN_0F385A_P_2_W_1): Likewise.
 261         (EVEX_LEN_0F385B_P_2_W_0): Likewise.
 262         (EVEX_LEN_0F385B_P_2_W_1): Likewise.
 263
 264 2019-06-17  H.J. Lu  <hongjiu.lu@intel.com>
 265
 266         PR binutils/24691
 267         * i386-dis-evex.h (evex_table): Update EVEX_W_0F3A23_P_2,
 268         EVEX_W_0F3A38_P_2, EVEX_W_0F3A39_P_2, EVEX_W_0F3A3A_P_2,
 269         EVEX_W_0F3A3B_P_2 and EVEX_W_0F3A43_P_2.
 270         (evex_len_table): Add EVEX_LEN_0F3A23_P_2_W_0,
 271         EVEX_LEN_0F3A23_P_2_W_1, EVEX_LEN_0F3A38_P_2_W_0,
 272         EVEX_LEN_0F3A38_P_2_W_1, EVEX_LEN_0F3A39_P_2_W_0,
 273         EVEX_LEN_0F3A39_P_2_W_1, EVEX_LEN_0F3A3A_P_2_W_0,
 274         EVEX_LEN_0F3A3A_P_2_W_1, EVEX_LEN_0F3A3B_P_2_W_0,
 275         EVEX_LEN_0F3A3B_P_2_W_1, EVEX_LEN_0F3A43_P_2_W_0 and
 276         EVEX_LEN_0F3A43_P_2_W_1.
 277         * i386-dis.c (EVEX_LEN_0F3A23_P_2_W_0): New enum.
 278         (EVEX_LEN_0F3A23_P_2_W_1): Likewise.
 279         (EVEX_LEN_0F3A38_P_2_W_0): Likewise.
 280         (EVEX_LEN_0F3A38_P_2_W_1): Likewise.
 281         (EVEX_LEN_0F3A39_P_2_W_0): Likewise.
 282         (EVEX_LEN_0F3A39_P_2_W_1): Likewise.
 283         (EVEX_LEN_0F3A3A_P_2_W_0): Likewise.
 284         (EVEX_LEN_0F3A3A_P_2_W_1): Likewise.
 285         (EVEX_LEN_0F3A3B_P_2_W_0): Likewise.
 286         (EVEX_LEN_0F3A3B_P_2_W_1): Likewise.
 287         (EVEX_LEN_0F3A43_P_2_W_0): Likewise.
 288         (EVEX_LEN_0F3A43_P_2_W_1): Likewise.
 289
 290 2019-06-14  Nick Clifton  <nickc@redhat.com>
 291
 292         * po/fr.po; Updated French translation.
 293
 294 2019-06-13  Stafford Horne  <shorne@gmail.com>
 295
 296         * or1k-asm.c: Regenerated.
 297         * or1k-desc.c: Regenerated.
 298         * or1k-desc.h: Regenerated.
 299         * or1k-dis.c: Regenerated.
 300         * or1k-ibld.c: Regenerated.
 301         * or1k-opc.c: Regenerated.
 302         * or1k-opc.h: Regenerated.
 303         * or1k-opinst.c: Regenerated.
 304
 305 2019-06-12  Peter Bergner  <bergner@linux.ibm.com>
 306
 307         * ppc-opc.c (powerpc_opcodes) <ldmx>: Delete mnemonic.
 308
 309 2019-06-05  H.J. Lu  <hongjiu.lu@intel.com>
 310
 311         PR binutils/24633
 312         * i386-dis-evex.h (evex_table): Update EVEX_W_0F3A18_P_2,
 313         EVEX_W_0F3A19_P_2, EVEX_W_0F3A1A_P_2 and EVEX_W_0F3A1B_P_2.
 314         (evex_len_table): EVEX_LEN_0F3A18_P_2_W_0,
 315         EVEX_LEN_0F3A18_P_2_W_1, EVEX_LEN_0F3A19_P_2_W_0,
 316         EVEX_LEN_0F3A19_P_2_W_1, EVEX_LEN_0F3A1A_P_2_W_0,
 317         EVEX_LEN_0F3A1A_P_2_W_1, EVEX_LEN_0F3A1B_P_2_W_0,
 318         EVEX_LEN_0F3A1B_P_2_W_1.
 319         * i386-dis.c (EVEX_LEN_0F3A18_P_2_W_0): New enum.
 320         (EVEX_LEN_0F3A18_P_2_W_1): Likewise.
 321         (EVEX_LEN_0F3A19_P_2_W_0): Likewise.
 322         (EVEX_LEN_0F3A19_P_2_W_1): Likewise.
 323         (EVEX_LEN_0F3A1A_P_2_W_0): Likewise.
 324         (EVEX_LEN_0F3A1A_P_2_W_1): Likewise.
 325         (EVEX_LEN_0F3A1B_P_2_W_0): Likewise.
 326         (EVEX_LEN_0F3A1B_P_2_W_1): Likewise.
 327
 328 2019-06-04  H.J. Lu  <hongjiu.lu@intel.com>
 329
 330         PR binutils/24626
 331         * i386-dis.c (print_insn): Check for unused VEX.vvvv and
 332         EVEX.vvvv when disassembling VEX and EVEX instructions.
 333         (OP_VEX): Set vex.register_specifier to 0 after readding
 334         vex.register_specifier.
 335         (OP_Vex_2src_1): Likewise.
 336         (OP_Vex_2src_2): Likewise.
 337         (OP_LWP_E): Likewise.
 338         (OP_EX_Vex): Don't check vex.register_specifier.
 339         (OP_XMM_Vex): Likewise.
 340
 341 2019-06-04  Igor Tsimbalist  <igor.v.tsimbalist@intel.com>
 342             Lili Cui  <lili.cui@intel.com>
 343
 344         * i386-dis.c (enum): Add PREFIX_EVEX_0F3868, EVEX_W_0F3868_P_3.
 345         * i386-dis-evex.h (evex_table): Add AVX512_VP2INTERSECT
 346         instructions.
 347         * i386-gen.c (cpu_flag_init): Add CPU_AVX512_VP2INTERSECT_FLAGS,
 348         CPU_ANY_AVX512_VP2INTERSECT_FLAGS.
 349         (cpu_flags): Add CpuAVX512_VP2INTERSECT.
 350         * i386-opc.h (enum): Add CpuAVX512_VP2INTERSECT.
 351         (i386_cpu_flags): Add cpuavx512_vp2intersect.
 352         * i386-opc.tbl: Add AVX512_VP2INTERSECT insns.
 353         * i386-init.h: Regenerated.
 354         * i386-tbl.h: Likewise.
 355
 356 2019-06-04  Xuepeng Guo  <xuepeng.guo@intel.com>
 357             Lili Cui  <lili.cui@intel.com>
 358
 359         * doc/c-i386.texi: Document enqcmd.
 360         * testsuite/gas/i386/enqcmd-intel.d: New file.
 361         * testsuite/gas/i386/enqcmd-inval.l: Likewise.
 362         * testsuite/gas/i386/enqcmd-inval.s: Likewise.
 363         * testsuite/gas/i386/enqcmd.d: Likewise.
 364         * testsuite/gas/i386/enqcmd.s: Likewise.
 365         * testsuite/gas/i386/x86-64-enqcmd-intel.d: Likewise.
 366         * testsuite/gas/i386/x86-64-enqcmd-inval.l: Likewise.
 367         * testsuite/gas/i386/x86-64-enqcmd-inval.s: Likewise.
 368         * testsuite/gas/i386/x86-64-enqcmd.d: Likewise.
 369         * testsuite/gas/i386/x86-64-enqcmd.s: Likewise.
 370         * testsuite/gas/i386/i386.exp: Run enqcmd-intel, enqcmd-inval,
 371         enqcmd, x86-64-enqcmd-intel, x86-64-enqcmd-inval,
 372         and x86-64-enqcmd.
 373
 374 2019-06-04  Alan Hayward  <alan.hayward@arm.com>
 375
 376         * arm-dis.c (is_mve_unpredictable): Remove spurious paranthesis.
 377
 378 2019-06-03  Alan Modra  <amodra@gmail.com>
 379
 380         * ppc-dis.c (prefix_opcd_indices): Correct size.
 381
 382 2019-05-28  H.J. Lu  <hongjiu.lu@intel.com>
 383
 384         PR gas/24625
 385         * i386-opc.tbl: Add CheckRegSize to AVX512_BF16 instructions with
 386         Disp8ShiftVL.
 387         * i386-tbl.h: Regenerated.
 388
 389 2019-05-24  Alan Modra  <amodra@gmail.com>
 390
 391         * po/POTFILES.in: Regenerate.
 392
 393 2019-05-24  Peter Bergner  <bergner@linux.ibm.com>
 394             Alan Modra  <amodra@gmail.com>
 395
 396         * ppc-opc.c (insert_d34, extract_d34, insert_nsi34, extract_nsi34),
 397         (insert_pcrel, extract_pcrel, extract_pcrel0): New functions.
 398         (extract_esync, extract_raq, extract_tbr, extract_sxl): Comment.
 399         (powerpc_operands <D34, SI34, NSI34, PRA0, PRAQ, PCREL, PCREL0,
 400         XTOP>): Define and add entries.
 401         (P8LS, PMLS, P_D_MASK, P_DRAPCREL_MASK): Define.
 402         (prefix_opcodes): Add pli, paddi, pla, psubi, plwz, plbz, pstw,
 403         pstb, plhz, plha, psth, plfs, plfd, pstfs, pstfd, plq, plxsd,
 404         plxssp, pld, plwa, pstxsd, pstxssp, pstxv, pstd, and pstq.
 405
 406 2019-05-24  Peter Bergner  <bergner@linux.ibm.com>
 407             Alan Modra  <amodra@gmail.com>
 408
 409         * ppc-dis.c (ppc_opts): Add "future" entry.
 410         (PREFIX_OPCD_SEGS): Define.
 411         (prefix_opcd_indices): New array.
 412         (disassemble_init_powerpc): Initialize prefix_opcd_indices.
 413         (lookup_prefix): New function.
 414         (print_insn_powerpc): Handle 64-bit prefix instructions.
 415         * ppc-opc.c (PREFIX_OP, PREFIX_FORM, SUFFIX_MASK, PREFIX_MASK),
 416         (PMRR, POWERXX): Define.
 417         (prefix_opcodes): New instruction table.
 418         (prefix_num_opcodes): New constant.
 419
 420 2019-05-23  Jose E. Marchesi  <jose.marchesi@oracle.com>
 421
 422         * configure.ac (SHARED_DEPENDENCIES): Add case for bfd_bpf_arch.
 423         * configure: Regenerated.
 424         * Makefile.am: Add rules for the files generated from cpu/bpf.cpu
 425         and cpu/bpf.opc.
 426         (HFILES): Add bpf-desc.h and bpf-opc.h.
 427         (TARGET_LIBOPCODES_CFILES): Add bpf-asm.c, bpf-desc.c, bpf-dis.c,
 428         bpf-ibld.c and bpf-opc.c.
 429         (BPF_DEPS): Define.
 430         * Makefile.in: Regenerated.
 431         * disassemble.c (ARCH_bpf): Define.
 432         (disassembler): Add case for bfd_arch_bpf.
 433         (disassemble_init_for_target): Likewise.
 434         (enum epbf_isa_attr): Define.
 435         * disassemble.h: extern print_insn_bpf.
 436         * bpf-asm.c: Generated.
 437         * bpf-opc.h: Likewise.
 438         * bpf-opc.c: Likewise.
 439         * bpf-ibld.c: Likewise.
 440         * bpf-dis.c: Likewise.
 441         * bpf-desc.h: Likewise.
 442         * bpf-desc.c: Likewise.
 443
 444 2019-05-21  Sudakshina Das  <sudi.das@arm.com>
 445
 446         * arm-dis.c (coprocessor_opcodes): New instructions for VMRS
 447         and VMSR with the new operands.
 448
 449 2019-05-21  Sudakshina Das  <sudi.das@arm.com>
 450
 451         * arm-dis.c (enum mve_instructions): New enum
 452         for csinc, csinv, csneg, csel, cset, csetm, cinv, cinv
 453         and cneg.
 454         (mve_opcodes): New instructions as above.
 455         (is_mve_encoding_conflict): Add cases for csinc, csinv,
 456         csneg and csel.
 457         (print_insn_mve): Accept new %<bitfield>c and %<bitfield>C.
 458
 459 2019-05-21  Sudakshina Das  <sudi.das@arm.com>
 460
 461         * arm-dis.c (emun mve_instructions): Updated for new instructions.
 462         (mve_opcodes): New instructions for asrl, lsll, lsrl, sqrshrl,
 463         sqrshr, sqshl, sqshll, srshr, srshrl, uqrshll, uqrshl, uqshll,
 464         uqshl, urshrl and urshr.
 465         (is_mve_okay_in_it): Add new instructions to TRUE list.
 466         (is_mve_unpredictable): Add cases for UNPRED_R13 and UNPRED_R15.
 467         (print_insn_mve): Updated to accept new %j,
 468         %<bitfield>m and %<bitfield>n patterns.
 469
 470 2019-05-21  Faraz Shahbazker  <fshahbazker@wavecomp.com>
 471
 472         * mips-opc.c (mips_builtin_opcodes): Change source register
 473         constraint for DAUI.
 474
 475 2019-05-20  Nick Clifton  <nickc@redhat.com>
 476
 477         * po/fr.po: Updated French translation.
 478
 479 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 480             Michael Collison <michael.collison@arm.com>
 481
 482         * arm-dis.c (thumb32_opcodes): Add new instructions.
 483         (enum mve_instructions): Likewise.
 484         (enum mve_undefined): Add new reasons.
 485         (is_mve_encoding_conflict): Handle new instructions.
 486         (is_mve_undefined): Likewise.
 487         (is_mve_unpredictable): Likewise.
 488         (print_mve_undefined): Likewise.
 489         (print_mve_size): Likewise.
 490
 491 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 492             Michael Collison <michael.collison@arm.com>
 493
 494         * arm-dis.c (thumb32_opcodes): Add new instructions.
 495         (enum mve_instructions): Likewise.
 496         (is_mve_encoding_conflict): Handle new instructions.
 497         (is_mve_undefined): Likewise.
 498         (is_mve_unpredictable): Likewise.
 499         (print_mve_size): Likewise.
 500
 501 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 502             Michael Collison <michael.collison@arm.com>
 503
 504         * arm-dis.c (thumb32_opcodes): Add new instructions.
 505         (enum mve_instructions): Likewise.
 506         (is_mve_encoding_conflict): Likewise.
 507         (is_mve_unpredictable): Likewise.
 508         (print_mve_size): Likewise.
 509
 510 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 511             Michael Collison <michael.collison@arm.com>
 512
 513         * arm-dis.c (thumb32_opcodes): Add new instructions.
 514         (enum mve_instructions): Likewise.
 515         (is_mve_encoding_conflict): Handle new instructions.
 516         (is_mve_undefined): Likewise.
 517         (is_mve_unpredictable): Likewise.
 518         (print_mve_size): Likewise.
 519
 520 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 521             Michael Collison <michael.collison@arm.com>
 522
 523         * arm-dis.c (thumb32_opcodes): Add new instructions.
 524         (enum mve_instructions): Likewise.
 525         (is_mve_encoding_conflict): Handle new instructions.
 526         (is_mve_undefined): Likewise.
 527         (is_mve_unpredictable): Likewise.
 528         (print_mve_size): Likewise.
 529         (print_insn_mve): Likewise.
 530
 531 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 532             Michael Collison <michael.collison@arm.com>
 533
 534         * arm-dis.c (thumb32_opcodes): Add new instructions.
 535         (print_insn_thumb32): Handle new instructions.
 536
 537 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 538             Michael Collison <michael.collison@arm.com>
 539
 540         * arm-dis.c (enum mve_instructions): Add new instructions.
 541         (enum mve_undefined): Add new reasons.
 542         (is_mve_encoding_conflict): Handle new instructions.
 543         (is_mve_undefined): Likewise.
 544         (is_mve_unpredictable): Likewise.
 545         (print_mve_undefined): Likewise.
 546         (print_mve_size): Likewise.
 547         (print_mve_shift_n): Likewise.
 548         (print_insn_mve): Likewise.
 549
 550 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 551             Michael Collison <michael.collison@arm.com>
 552
 553         * arm-dis.c (enum mve_instructions): Add new instructions.
 554         (is_mve_encoding_conflict): Handle new instructions.
 555         (is_mve_unpredictable): Likewise.
 556         (print_mve_rotate): Likewise.
 557         (print_mve_size): Likewise.
 558         (print_insn_mve): Likewise.
 559
 560 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 561             Michael Collison <michael.collison@arm.com>
 562
 563         * arm-dis.c (enum mve_instructions): Add new instructions.
 564         (is_mve_encoding_conflict): Handle new instructions.
 565         (is_mve_unpredictable): Likewise.
 566         (print_mve_size): Likewise.
 567         (print_insn_mve): Likewise.
 568
 569 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 570             Michael Collison <michael.collison@arm.com>
 571
 572         * arm-dis.c (enum mve_instructions): Add new instructions.
 573         (enum mve_undefined): Add new reasons.
 574         (is_mve_encoding_conflict): Handle new instructions.
 575         (is_mve_undefined): Likewise.
 576         (is_mve_unpredictable): Likewise.
 577         (print_mve_undefined): Likewise.
 578         (print_mve_size): Likewise.
 579         (print_insn_mve): Likewise.
 580
 581 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 582             Michael Collison <michael.collison@arm.com>
 583
 584         * arm-dis.c (enum mve_instructions): Add new instructions.
 585         (is_mve_encoding_conflict): Handle new instructions.
 586         (is_mve_undefined): Likewise.
 587         (is_mve_unpredictable): Likewise.
 588         (print_mve_size): Likewise.
 589         (print_insn_mve): Likewise.
 590
 591 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 592             Michael Collison <michael.collison@arm.com>
 593
 594         * arm-dis.c (enum mve_instructions): Add new instructions.
 595         (enum mve_unpredictable): Add new reasons.
 596         (enum mve_undefined): Likewise.
 597         (is_mve_okay_in_it): Handle new isntructions.
 598         (is_mve_encoding_conflict): Likewise.
 599         (is_mve_undefined): Likewise.
 600         (is_mve_unpredictable): Likewise.
 601         (print_mve_vmov_index): Likewise.
 602         (print_simd_imm8): Likewise.
 603         (print_mve_undefined): Likewise.
 604         (print_mve_unpredictable): Likewise.
 605         (print_mve_size): Likewise.
 606         (print_insn_mve): Likewise.
 607
 608 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 609             Michael Collison <michael.collison@arm.com>
 610
 611         * arm-dis.c (enum mve_instructions): Add new instructions.
 612         (enum mve_unpredictable): Add new reasons.
 613         (enum mve_undefined): Likewise.
 614         (is_mve_encoding_conflict): Handle new instructions.
 615         (is_mve_undefined): Likewise.
 616         (is_mve_unpredictable): Likewise.
 617         (print_mve_undefined): Likewise.
 618         (print_mve_unpredictable): Likewise.
 619         (print_mve_rounding_mode): Likewise.
 620         (print_mve_vcvt_size): Likewise.
 621         (print_mve_size): Likewise.
 622         (print_insn_mve): Likewise.
 623
 624 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 625             Michael Collison <michael.collison@arm.com>
 626
 627         * arm-dis.c (enum mve_instructions): Add new instructions.
 628         (enum mve_unpredictable): Add new reasons.
 629         (enum mve_undefined): Likewise.
 630         (is_mve_undefined): Handle new instructions.
 631         (is_mve_unpredictable): Likewise.
 632         (print_mve_undefined): Likewise.
 633         (print_mve_unpredictable): Likewise.
 634         (print_mve_size): Likewise.
 635         (print_insn_mve): Likewise.
 636
 637 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 638             Michael Collison <michael.collison@arm.com>
 639
 640         * arm-dis.c (enum mve_instructions): Add new instructions.
 641         (enum mve_undefined): Add new reasons.
 642         (insns): Add new instructions.
 643         (is_mve_encoding_conflict):
 644         (print_mve_vld_str_addr): New print function.
 645         (is_mve_undefined): Handle new instructions.
 646         (is_mve_unpredictable): Likewise.
 647         (print_mve_undefined): Likewise.
 648         (print_mve_size): Likewise.
 649         (print_insn_coprocessor_1): Handle MVE VLDR, VSTR instructions.
 650         (print_insn_mve):  Handle new operands.
 651
 652 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 653             Michael Collison <michael.collison@arm.com>
 654
 655         * arm-dis.c (enum mve_instructions): Add new instructions.
 656         (enum mve_unpredictable): Add new reasons.
 657         (is_mve_encoding_conflict): Handle new instructions.
 658         (is_mve_unpredictable): Likewise.
 659         (mve_opcodes): Add new instructions.
 660         (print_mve_unpredictable): Handle new reasons.
 661         (print_mve_register_blocks): New print function.
 662         (print_mve_size): Handle new instructions.
 663         (print_insn_mve): Likewise.
 664
 665 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 666             Michael Collison <michael.collison@arm.com>
 667
 668         * arm-dis.c (enum mve_instructions): Add new instructions.
 669         (enum mve_unpredictable): Add new reasons.
 670         (enum mve_undefined): Likewise.
 671         (is_mve_encoding_conflict): Handle new instructions.
 672         (is_mve_undefined): Likewise.
 673         (is_mve_unpredictable): Likewise.
 674         (coprocessor_opcodes): Move NEON VDUP from here...
 675         (neon_opcodes): ... to here.
 676         (mve_opcodes): Add new instructions.
 677         (print_mve_undefined):  Handle new reasons.
 678         (print_mve_unpredictable): Likewise.
 679         (print_mve_size): Handle new instructions.
 680         (print_insn_neon): Handle vdup.
 681         (print_insn_mve): Handle new operands.
 682
 683 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 684             Michael Collison <michael.collison@arm.com>
 685
 686         * arm-dis.c (enum mve_instructions): Add new instructions.
 687         (enum mve_unpredictable): Add new values.
 688         (mve_opcodes): Add new instructions.
 689         (vec_condnames): New array with vector conditions.
 690         (mve_predicatenames): New array with predicate suffixes.
 691         (mve_vec_sizename): New array with vector sizes.
 692         (enum vpt_pred_state): New enum with vector predication states.
 693         (struct vpt_block): New struct type for vpt blocks.
 694         (vpt_block_state): Global struct to keep track of state.
 695         (mve_extract_pred_mask): New helper function.
 696         (num_instructions_vpt_block): Likewise.
 697         (mark_outside_vpt_block): Likewise.
 698         (mark_inside_vpt_block): Likewise.
 699         (invert_next_predicate_state): Likewise.
 700         (update_next_predicate_state): Likewise.
 701         (update_vpt_block_state): Likewise.
 702         (is_vpt_instruction): Likewise.
 703         (is_mve_encoding_conflict): Add entries for new instructions.
 704         (is_mve_unpredictable): Likewise.
 705         (print_mve_unpredictable): Handle new cases.
 706         (print_instruction_predicate): Likewise.
 707         (print_mve_size): New function.
 708         (print_vec_condition): New function.
 709         (print_insn_mve): Handle vpt blocks and new print operands.
 710
 711 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 712
 713         * arm-dis.c (print_insn_coprocessor_1): Disable the use of coprocessors
 714         8, 14 and 15 for Armv8.1-M Mainline.
 715
 716 2019-05-16  Andre Vieira  <andre.simoesdiasvieira@arm.com>
 717             Michael Collison <michael.collison@arm.com>
 718
 719         * arm-dis.c (enum mve_instructions): New enum.
 720         (enum mve_unpredictable): Likewise.
 721         (enum mve_undefined): Likewise.
 722         (struct mopcode32): New struct.
 723         (is_mve_okay_in_it): New function.
 724         (is_mve_architecture): Likewise.
 725         (arm_decode_field): Likewise.
 726         (arm_decode_field_multiple): Likewise.
 727         (is_mve_encoding_conflict): Likewise.
 728         (is_mve_undefined): Likewise.
 729         (is_mve_unpredictable): Likewise.
 730         (print_mve_undefined): Likewise.
 731         (print_mve_unpredictable): Likewise.
 732         (print_insn_coprocessor_1): Use arm_decode_field_multiple.
 733         (print_insn_mve): New function.
 734         (print_insn_thumb32): Handle MVE architecture.
 735         (select_arm_features): Force thumb for Armv8.1-m Mainline.
 736
 737 2019-05-10  Nick Clifton  <nickc@redhat.com>
 738
 739         PR 24538
 740         * ia64-opc.c (ia64_find_matching_opcode): Check for reaching the
 741         end of the table prematurely.
 742
 743 2019-05-10  Faraz Shahbazker  <fshahbazker@wavecomp.com>
 744
 745         * mips-opc.c (mips_opcodes): Enable ADD, SUB, DADD and DSUB
 746         macros for R6.
 747
 748 2019-05-11  Alan Modra  <amodra@gmail.com>
 749
 750         * ppc-dis.c (print_insn_powerpc) Don't skip optional operands
 751         when -Mraw is in effect.
 752
 753 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 754
 755         * aarch64-dis-2.c: Regenerate.
 756         * aarch64-tbl.h (OP_SVE_BBU): New variant set.
 757         (OP_SVE_BBB): New variant set.
 758         (OP_SVE_DDDD): New variant set.
 759         (OP_SVE_HHH): New variant set.
 760         (OP_SVE_HHHU): New variant set.
 761         (OP_SVE_SSS): New variant set.
 762         (OP_SVE_SSSU): New variant set.
 763         (OP_SVE_SHH): New variant set.
 764         (OP_SVE_SBBU): New variant set.
 765         (OP_SVE_DSS): New variant set.
 766         (OP_SVE_DHHU): New variant set.
 767         (OP_SVE_VMV_HSD_BHS): New variant set.
 768         (OP_SVE_VVU_HSD_BHS): New variant set.
 769         (OP_SVE_VVVU_SD_BH): New variant set.
 770         (OP_SVE_VVVU_BHSD): New variant set.
 771         (OP_SVE_VVV_QHD_DBS): New variant set.
 772         (OP_SVE_VVV_HSD_BHS): New variant set.
 773         (OP_SVE_VVV_HSD_BHS2): New variant set.
 774         (OP_SVE_VVV_BHS_HSD): New variant set.
 775         (OP_SVE_VV_BHS_HSD): New variant set.
 776         (OP_SVE_VVV_SD): New variant set.
 777         (OP_SVE_VVU_BHS_HSD): New variant set.
 778         (OP_SVE_VZVV_SD): New variant set.
 779         (OP_SVE_VZVV_BH): New variant set.
 780         (OP_SVE_VZV_SD): New variant set.
 781         (aarch64_opcode_table): Add sve2 instructions.
 782
 783 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 784
 785         * aarch64-asm-2.c: Regenerated.
 786         * aarch64-dis-2.c: Regenerated.
 787         * aarch64-opc-2.c: Regenerated.
 788         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 789         for SVE_SHLIMM_UNPRED_22.
 790         (aarch64_print_operand): Add printing for SVE_SHLIMM_UNPRED_22.
 791         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_SHLIMM_UNPRED_22
 792         operand.
 793
 794 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 795
 796         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 797         sve_size_tsz_bhs iclass encode.
 798         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 799         sve_size_tsz_bhs iclass decode.
 800
 801 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 802
 803         * aarch64-asm-2.c: Regenerated.
 804         * aarch64-dis-2.c: Regenerated.
 805         * aarch64-opc-2.c: Regenerated.
 806         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 807         for SVE_Zm4_11_INDEX.
 808         (aarch64_print_operand): Add printing for SVE_Zm4_11_INDEX.
 809         (fields): Handle SVE_i2h field.
 810         * aarch64-opc.h (enum aarch64_field_kind): New SVE_i2h field.
 811         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_Zm4_11_INDEX operand.
 812
 813 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 814
 815         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 816         sve_shift_tsz_bhsd iclass encode.
 817         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 818         sve_shift_tsz_bhsd iclass decode.
 819
 820 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 821
 822         * aarch64-asm-2.c: Regenerated.
 823         * aarch64-dis-2.c: Regenerated.
 824         * aarch64-opc-2.c: Regenerated.
 825         * aarch64-asm.c (aarch64_ins_sve_shrimm):
 826         (aarch64_encode_variant_using_iclass): Handle
 827         sve_shift_tsz_hsd iclass encode.
 828         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 829         sve_shift_tsz_hsd iclass decode.
 830         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 831         for SVE_SHRIMM_UNPRED_22.
 832         (aarch64_print_operand): Add printing for SVE_SHRIMM_UNPRED_22.
 833         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_SHRIMM_UNPRED_22
 834         operand.
 835
 836 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 837
 838         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 839         sve_size_013 iclass encode.
 840         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 841         sve_size_013 iclass decode.
 842
 843 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 844
 845         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 846         sve_size_bh iclass encode.
 847         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 848         sve_size_bh iclass decode.
 849
 850 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 851
 852         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 853         sve_size_sd2 iclass encode.
 854         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 855         sve_size_sd2 iclass decode.
 856         * aarch64-opc.c (fields): Handle SVE_sz2 field.
 857         * aarch64-opc.h (enum aarch64_field_kind): New SVE_sz2 field.
 858
 859 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 860
 861         * aarch64-asm-2.c: Regenerated.
 862         * aarch64-dis-2.c: Regenerated.
 863         * aarch64-opc-2.c: Regenerated.
 864         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 865         for SVE_ADDR_ZX.
 866         (aarch64_print_operand): Add printing for SVE_ADDR_ZX.
 867         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_ADDR_ZX operand.
 868
 869 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 870
 871         * aarch64-asm-2.c: Regenerated.
 872         * aarch64-dis-2.c: Regenerated.
 873         * aarch64-opc-2.c: Regenerated.
 874         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 875         for SVE_Zm3_11_INDEX.
 876         (aarch64_print_operand): Add printing for SVE_Zm3_11_INDEX.
 877         (fields): Handle SVE_i3l and SVE_i3h2 fields.
 878         * aarch64-opc.h (enum aarch64_field_kind): New SVE_i3l and SVE_i3h2
 879         fields.
 880         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_Zm3_11_INDEX operand.
 881
 882 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 883
 884         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 885         sve_size_hsd2 iclass encode.
 886         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 887         sve_size_hsd2 iclass decode.
 888         * aarch64-opc.c (fields): Handle SVE_size field.
 889         * aarch64-opc.h (enum aarch64_field_kind): New SVE_size field.
 890
 891 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 892
 893         * aarch64-asm-2.c: Regenerated.
 894         * aarch64-dis-2.c: Regenerated.
 895         * aarch64-opc-2.c: Regenerated.
 896         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 897         for SVE_IMM_ROT3.
 898         (aarch64_print_operand): Add printing for SVE_IMM_ROT3.
 899         (fields): Handle SVE_rot3 field.
 900         * aarch64-opc.h (enum aarch64_field_kind): New SVE_rot3 field.
 901         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_IMM_ROT3 operand.
 902
 903 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 904
 905         * aarch64-opc.c (verify_constraints): Check for movprfx for sve2
 906         instructions.
 907
 908 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 909
 910         * aarch64-tbl.h
 911         (aarch64_feature_sve2, aarch64_feature_sve2aes,
 912         aarch64_feature_sve2sha3, aarch64_feature_sve2sm4,
 913         aarch64_feature_sve2bitperm): New feature sets.
 914         (SVE2, SVE2_AES, SVE2_SHA3, SVE2_SM4, SVE2_BITPERM): New macros
 915         for feature set addresses.
 916         (SVE2_INSN, SVE2_INSNC, SVE2AES_INSN, SVE2SHA3_INSN,
 917         SVE2SM4_INSN, SVE2SM4_INSNC, SVE2BITPERM_INSN): New macros.
 918
 919 2019-05-06  Andrew Bennett  <andrew.bennett@imgtec.com>
 920             Faraz Shahbazker  <fshahbazker@wavecomp.com>
 921
 922         * mips-dis.c (mips_calculate_combination_ases): Add ISA
 923         argument and set ASE_EVA_R6 appropriately.
 924         (set_default_mips_dis_options): Pass ISA to above.
 925         (parse_mips_dis_option): Likewise.
 926         * mips-opc.c (EVAR6): New macro.
 927         (mips_builtin_opcodes): Add llwpe, scwpe.
 928
 929 2019-05-01  Sudakshina Das  <sudi.das@arm.com>
 930
 931         * aarch64-asm-2.c: Regenerated.
 932         * aarch64-dis-2.c: Regenerated.
 933         * aarch64-opc-2.c: Regenerated.
 934         * aarch64-opc.c (operand_general_constraint_met_p): Add case for
 935         AARCH64_OPND_TME_UIMM16.
 936         (aarch64_print_operand): Likewise.
 937         * aarch64-tbl.h (QL_IMM_NIL): New.
 938         (TME): New.
 939         (_TME_INSN): New.
 940         (struct aarch64_opcode): Add tstart, tcommit, ttest and tcancel.
 941
 942 2019-04-29  John Darrington  <john@darrington.wattle.id.au>
 943
 944         * s12z-opc.c (shift_discrim): Return OP_INVALID when reading fails.
 945
 946 2019-04-26  Andrew Bennett  <andrew.bennett@imgtec.com>
 947             Faraz Shahbazker  <fshahbazker@wavecomp.com>
 948
 949         * mips-opc.c (mips_builtin_opcodes): Add llwp, lldp, scwp, scdp.
 950
 951 2019-04-24  John Darrington  <john@darrington.wattle.id.au>
 952
 953         * s12z-opc.h: Add extern "C" bracketing to help
 954         users who wish to use this interface in c++ code.
 955
 956 2019-04-24  John Darrington  <john@darrington.wattle.id.au>
 957
 958         * s12z-opc.c (bm_decode): Handle bit map operations with the
 959         "reserved0" mode.
 960
 961 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 962
 963         * arm-dis.c (coprocessor_opcodes): Document new %J and %K format
 964         specifier.  Add entries for VLDR and VSTR of system registers.
 965         (print_insn_coprocessor): Forbid coprocessor numbers 8, 14 and 15 in
 966         coprocessor instructions on Armv8.1-M Mainline targets.  Add handling
 967         of %J and %K format specifier.
 968
 969 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 970
 971         * arm-dis.c (coprocessor_opcodes): Document new %C format control code.
 972         Add new entries for VSCCLRM instruction.
 973         (print_insn_coprocessor): Handle new %C format control code.
 974
 975 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 976
 977         * arm-dis.c (enum isa): New enum.
 978         (struct sopcode32): New structure.
 979         (coprocessor_opcodes): change type of entries to struct sopcode32 and
 980         set isa field of all current entries to ANY.
 981         (print_insn_coprocessor): Change type of insn to struct sopcode32.
 982         Only match an entry if its isa field allows the current mode.
 983
 984 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 985
 986         * arm-dis.c (thumb_opcodes): Document %n control code.  Add entry for
 987         CLRM.
 988         (print_insn_thumb32): Add logic to print %n CLRM register list.
 989
 990 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 991
 992         * arm-dis.c (print_insn_thumb32): Updated to accept new %P
 993         and %Q patterns.
 994
 995 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 996
 997         * arm-dis.c (thumb32_opcodes): New instruction bfcsel.
 998         (print_insn_thumb32): Edit the switch case for %Z.
 999
1000 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1001
1002         * arm-dis.c (print_insn_thumb32): Updated to accept new %Z pattern.
1003
1004 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1005
1006         * arm-dis.c (thumb32_opcodes): New instruction bfl.
1007
1008 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1009
1010         * arm-dis.c (print_insn_thumb32): Updated to accept new %Y pattern.
1011
1012 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1013
1014         * arm-dis.c (print_insn_thumb32): Add '%<bitfield>S' to print an
1015         Arm register with r13 and r15 unpredictable.
1016         (thumb32_opcodes): New instructions for bfx and bflx.
1017
1018 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1019
1020         * arm-dis.c (thumb32_opcodes): New instructions for bf.
1021
1022 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1023
1024         * arm-dis.c (print_insn_thumb32): Updated to accept new %W pattern.
1025
1026 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
1027
1028         * arm-dis.c (print_insn_thumb32): Updated to accept new %G pattern.
1029
1030 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
1031
1032         * arm-dis.c (select_arm_features): Add logic for Armv8.1-M Mainline.
1033
1034 2019-04-12  John Darrington <john@darrington.wattle.id.au>
1035
1036         s12z-dis.c, s12z-opc.c, s12z-opc.h: Replace "operator" with
1037         "optr". ("operator" is a reserved word in c++).
1038
1039 2019-04-11  Sudakshina Das  <sudi.das@arm.com>
1040
1041         * aarch64-opc.c (aarch64_print_operand): Add case for
1042         AARCH64_OPND_Rt_SP.
1043         (verify_constraints): Likewise.
1044         * aarch64-tbl.h (QL_LDST_AT): Update to add SP qualifier.
1045         (struct aarch64_opcode): Update stg, stzg, st2g, stz2g instructions
1046         to accept Rt|SP as first operand.
1047         (AARCH64_OPERANDS): Add new Rt_SP.
1048         * aarch64-asm-2.c: Regenerated.
1049         * aarch64-dis-2.c: Regenerated.
1050         * aarch64-opc-2.c: Regenerated.
1051
1052 2019-04-11  Sudakshina Das  <sudi.das@arm.com>
1053
1054         * aarch64-asm-2.c: Regenerated.
1055         * aarch64-dis-2.c: Likewise.
1056         * aarch64-opc-2.c: Likewise.
1057         * aarch64-tbl.h (aarch64_opcode): Add new ldgm and stgm.
1058
1059 2019-04-09  Robert Suchanek  <robert.suchanek@mips.com>
1060
1061         * mips-opc.c (mips_builtin_opcodes): Add RDHWR rt rd sel.
1062
1063 2019-04-08  H.J. Lu  <hongjiu.lu@intel.com>
1064
1065         * i386-opc.tbl: Consolidate AVX512 BF16 entries.
1066         * i386-init.h: Regenerated.
1067
1068 2019-04-07  Alan Modra  <amodra@gmail.com>
1069
1070         * ppc-dis.c (print_insn_powerpc): Use a tiny state machine
1071         op_separator to control printing of spaces, comma and parens
1072         rather than need_comma, need_paren and spaces vars.
1073
1074 2019-04-07  Alan Modra  <amodra@gmail.com>
1075
1076         PR 24421
1077         * arm-dis.c (print_insn_coprocessor): Correct bracket placement.
1078         (print_insn_neon, print_insn_arm): Likewise.
1079
1080 2019-04-05  Xuepeng Guo  <xuepeng.guo@intel.com>
1081
1082         * i386-dis-evex.h (evex_table): Updated to support BF16
1083         instructions.
1084         * i386-dis.c (enum): Add EVEX_W_0F3852_P_1, EVEX_W_0F3872_P_1
1085         and EVEX_W_0F3872_P_3.
1086         * i386-gen.c (cpu_flag_init): Add CPU_AVX512_BF16_FLAGS.
1087         (cpu_flags): Add bitfield for CpuAVX512_BF16.
1088         * i386-opc.h (enum): Add CpuAVX512_BF16.
1089         (i386_cpu_flags): Add bitfield for cpuavx512_bf16.
1090         * i386-opc.tbl: Add AVX512 BF16 instructions.
1091         * i386-init.h: Regenerated.
1092         * i386-tbl.h: Likewise.
1093
1094 2019-04-05  Alan Modra  <amodra@gmail.com>
1095
1096         * ppc-opc.c (XLBH_MASK): Subtract off BH field from BB_MASK.
1097         (powerpc_opcodes): Reorder bcctr and bclr extended mnemonics
1098         to favour printing of "-" branch hint when using the "y" bit.
1099         Allow BH field on bc{ctr,lr,tar}{,l}{-,+}.
1100
1101 2019-04-05  Alan Modra  <amodra@gmail.com>
1102
1103         * ppc-dis.c (print_insn_powerpc): Delay printing spaces after
1104         opcode until first operand is output.
1105
1106 2019-04-04  Peter Bergner  <bergner@linux.ibm.com>
1107
1108         PR gas/24349
1109         * ppc-opc.c (valid_bo_pre_v2): Add comments.
1110         (valid_bo_post_v2): Add support for 'at' branch hints.
1111         (insert_bo): Only error on branch on ctr.
1112         (get_bo_hint_mask): New function.
1113         (insert_boe): Add new 'branch_taken' formal argument.  Add support
1114         for inserting 'at' branch hints.
1115         (extract_boe): Add new 'branch_taken' formal argument.  Add support
1116         for extracting 'at' branch hints.
1117         (insert_bom, extract_bom, insert_bop, extract_bop): New functions.
1118         (BOE): Delete operand.
1119         (BOM, BOP): New operands.
1120         (RM): Update value.
1121         (XLYLK, XLYLK_MASK, XLYBB_MASK): Delete.
1122         (powerpc_opcodes) <bc-, bcl-, bca-, bcla-, bclr-, bclrl-, bcctr-,
1123         bcctrl-, bctar-, bctarl->: Replace BOE with BOM.
1124         (powerpc_opcodes) <bc+, bcl+, bca+, bcla+, bclr+, bclrl+, bcctr+,
1125         bcctrl+, bctar+, bctarl+>: Replace BOE with BOP.
1126         <bdnztar, bdnztarl, bdztar, bdztarl, btar, btarl, bdnztar-, bdnztarl-,
1127         bdnztar+, bdnztarl+, bdztar-, bdztarl-, bdztar+, bdztarl+, bgetar,
1128         bnltar, bgetarl, bnltarl, bletar, bngtar, bletarl, bngtarl, bnetar,
1129         bnetarl, bnstar, bnutar, bnstarl, bnutarl, bgetar-, bnltar-, bgetarl-,
1130         bnltarl-, bletar-, bngtar-, bletarl-, bngtarl-, bnetar-, bnetarl-,
1131         bnstar-, bnutar-, bnstarl-, bnutarl-, bgetar+, bnltar+, bgetarl+,
1132         bnltarl+, bletar+, bngtar+, bletarl+, bngtarl+, bnetar+, bnetarl+,
1133         bnstar+, bnutar+, bnstarl+, bnutarl+, blttar, blttarl, bgttar, bgttarl,
1134         beqtar, beqtarl, bsotar, buntar, bsotarl, buntarl, blttar-, blttarl-,
1135         bgttar-, bgttarl-, beqtar-, beqtarl-, bsotar-, buntar-, bsotarl-,
1136         buntarl-, blttar+, blttarl+, bgttar+, bgttarl+, beqtar+, beqtarl+,
1137         bsotar+, buntar+, bsotarl+, buntarl+, bdnzftar, bdnzftarl, bdzftar,
1138         bdzftarl, bftar, bftarl, bftar-, bftarl-, bftar+, bftarl+, bdnzttar,
1139         bdnzttarl, bdzttar, bdzttarl, bttar, bttarl, bttar-, bttarl-, bttar+,
1140         bttarl+>: New extended mnemonics.
1141
1142 2019-03-28  Alan Modra  <amodra@gmail.com>
1143
1144         PR 24390
1145         * ppc-opc.c (BTF): Define.
1146         (powerpc_opcodes): Use for mtfsb*.
1147         * ppc-dis.c (print_insn_powerpc): Print fields with both
1148         PPC_OPERAND_CR_REG and PPC_OPERAND_CR_BIT as a plain number.
1149
1150 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
1151
1152         * arm-dis.c (struct arm_private_data): Remove has_mapping_symbols.
1153         (mapping_symbol_for_insn): Implement new algorithm.
1154         (print_insn): Remove duplicate code.
1155
1156 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
1157
1158         * aarch64-dis.c (print_insn_aarch64):
1159         Implement override.
1160
1161 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
1162
1163         * aarch64-dis.c (print_insn_aarch64): Update the mapping symbol search
1164         order.
1165
1166 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
1167
1168         * aarch64-dis.c (last_stop_offset): New.
1169         (print_insn_aarch64): Use stop_offset.
1170
1171 2019-03-19  H.J. Lu  <hongjiu.lu@intel.com>
1172
1173         PR gas/24359
1174         * i386-gen.c (cpu_flag_init): Add CPU_ANY_AVX512F_FLAGS to
1175         CPU_ANY_AVX2_FLAGS.
1176         * i386-init.h: Regenerated.
1177
1178 2019-03-18  H.J. Lu  <hongjiu.lu@intel.com>
1179
1180         PR gas/24348
1181         * i386-opc.tbl: Add Optimize to vmovdqa32, vmovdqa64, vmovdqu8,
1182         vmovdqu16, vmovdqu32 and vmovdqu64.
1183         * i386-tbl.h: Regenerated.
1184
1185 2019-03-12  Andreas Krebbel  <krebbel@linux.ibm.com>
1186
1187         * s390-opc.txt: Rename selhhhr to selfhr.  Remove optional operand
1188         from vstrszb, vstrszh, and vstrszf.
1189
1190 2019-03-12  Andreas Krebbel  <krebbel@linux.ibm.com>
1191
1192         * s390-opc.txt: Add instruction descriptions.
1193
1194 2019-02-08  Jim Wilson  <jimw@sifive.com>
1195
1196         * riscv-opc.c (riscv_opcodes) <beq>: Use Cz to compress 3 operand form.
1197         <bne>: Likewise.
1198
1199 2019-02-07  Tamar Christina  <tamar.christina@arm.com>
1200
1201         * arm-dis.c (arm_opcodes): Redefine hlt to armv1.
1202
1203 2019-02-07  Tamar Christina  <tamar.christina@arm.com>
1204
1205         PR binutils/23212
1206         * aarch64-opc.h (enum aarch64_field_kind): Add FLD_sz.
1207         * aarch64-opc.c (verify_elem_sd): New.
1208         (fields): Add FLD_sz entr.
1209         * aarch64-tbl.h (_SIMD_INSN): New.
1210         (aarch64_opcode_table): Add elem_sd verifier to fmla, fmls, fmul and
1211         fmulx scalar and vector by element isns.
1212
1213 2019-02-07  Nick Clifton  <nickc@redhat.com>
1214
1215         * po/sv.po: Updated Swedish translation.
1216
1217 2019-01-31  Andreas Krebbel  <krebbel@linux.ibm.com>
1218
1219         * s390-mkopc.c (main): Accept arch13 as cpu string.
1220         * s390-opc.c: Add new instruction formats and instruction opcode
1221         masks.
1222         * s390-opc.txt: Add new arch13 instructions.
1223
1224 2019-01-25  Sudakshina Das  <sudi.das@arm.com>
1225
1226         * aarch64-tbl.h (QL_LDST_AT): Update macro.
1227         (aarch64_opcode): Change encoding for stg, stzg
1228         st2g and st2zg.
1229         * aarch64-asm-2.c: Regenerated.
1230         * aarch64-dis-2.c: Regenerated.
1231         * aarch64-opc-2.c: Regenerated.
1232
1233 2019-01-25  Sudakshina Das  <sudi.das@arm.com>
1234
1235         * aarch64-asm-2.c: Regenerated.
1236         * aarch64-dis-2.c: Likewise.
1237         * aarch64-opc-2.c: Likewise.
1238         * aarch64-tbl.h (aarch64_opcode): Add new stzgm.
1239
1240 2019-01-25  Sudakshina Das  <sudi.das@arm.com>
1241             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
1242
1243         * aarch64-asm.c (aarch64_ins_addr_simple_2): Remove.
1244         * aarch64-asm.h (ins_addr_simple_2): Likeiwse.
1245         * aarch64-dis.c (aarch64_ext_addr_simple_2): Likewise.
1246         * aarch64-dis.h (ext_addr_simple_2): Likewise.
1247         * aarch64-opc.c (operand_general_constraint_met_p): Remove
1248         case for ldstgv_indexed.
1249         (aarch64_print_operand): Remove case for AARCH64_OPND_ADDR_SIMPLE_2.
1250         * aarch64-tbl.h (struct aarch64_opcode): Remove ldgv and stgv.
1251         (AARCH64_OPERANDS): Remove ADDR_SIMPLE_2.
1252         * aarch64-asm-2.c: Regenerated.
1253         * aarch64-dis-2.c: Regenerated.
1254         * aarch64-opc-2.c: Regenerated.
1255
1256 2019-01-23  Nick Clifton  <nickc@redhat.com>
1257
1258         * po/pt_BR.po: Updated Brazilian Portuguese translation.
1259
1260 2019-01-21  Nick Clifton  <nickc@redhat.com>
1261
1262         * po/de.po: Updated German translation.
1263         * po/uk.po: Updated Ukranian translation.
1264
1265 2019-01-20  Chenghua Xu  <paul.hua.gm@gmail.com>
1266         * mips-dis.c (mips_arch_choices): Fix typo in
1267         gs464, gs464e and gs264e descriptors.
1268
1269 2019-01-19  Nick Clifton  <nickc@redhat.com>
1270
1271         * configure: Regenerate.
1272         * po/opcodes.pot: Regenerate.
1273
1274 2018-06-24  Nick Clifton  <nickc@redhat.com>
1275
1276         2.32 branch created.
1277
1278 2019-01-09  John Darrington <john@darrington.wattle.id.au>
1279
1280         * s12z-dis.c (print_insn_s12z):  Do not dereference an operand
1281         if it is null.
1282         -dis.c (opr_emit_disassembly): Do not omit an index if it is
1283         zero.
1284
1285 2019-01-09  Andrew Paprocki  <andrew@ishiboo.com>
1286
1287         * configure: Regenerate.
1288
1289 2019-01-07  Alan Modra  <amodra@gmail.com>
1290
1291         * configure: Regenerate.
1292         * po/POTFILES.in: Regenerate.
1293
1294 2019-01-03  John Darrington <john@darrington.wattle.id.au>
1295
1296         * s12z-opc.c: New file.
1297         * s12z-opc.h: New file.
1298         * s12z-dis.c: Removed all code not directly related to display
1299         of instructions.  Used the interface provided by the new files
1300         instead.
1301         * Makefile.am (TARGET_LIBOPCODES_CFILES) Add s12z-opc.c.
1302         * Makefile.in: Regenerate.
1303         * configure.ac (bfd_s12z_arch): Correct the dependencies.
1304         * configure: Regenerate.
1305
1306 2019-01-01  Alan Modra  <amodra@gmail.com>
1307
1308         Update year range in copyright notice of all files.
1309
1310 For older changes see ChangeLog-2018
1311 \f
1312 Copyright (C) 2019 Free Software Foundation, Inc.
1313
1314 Copying and distribution of this file, with or without modification,
1315 are permitted in any medium without royalty provided the copyright
1316 notice and this notice are preserved.
1317
1318 Local Variables:
1319 mode: change-log
1320 left-margin: 8
1321 fill-column: 74
1322 version-control: never
1323 End: