opcodes/ChangeLog

   1 2016-06-03  Peter Bergner <bergner@vnet.ibm.com>
   2
   3         PR binutils/20196
   4         * ppc-opc.c (powerpc_opcodes <lbarx, lharx, stbcx., sthcx.>): Enable
   5         opcodes for E6500.
   6
   7 2016-06-03  H.J. Lu  <hongjiu.lu@intel.com>
   8
   9         PR binutis/18386
  10         * i386-dis.c (indirEv): Replace stack_v_mode with indir_v_mode.
  11         (indir_v_mode): New.
  12         Add comments for '&'.
  13         (reg_table): Replace "{T|}" with "{&|}" on call and jmp.
  14         (putop): Handle '&'.
  15         (intel_operand_size): Handle indir_v_mode.
  16         (OP_E_register): Likewise.
  17         * i386-opc.tbl: Mark 64-bit indirect call/jmp as AMD64.  Add
  18         64-bit indirect call/jmp for AMD64.
  19         * i386-tbl.h: Regenerated
  20
  21 2016-06-02  Andrew Burgess  <andrew.burgess@embecosm.com>
  22
  23         * arc-dis.c (struct arc_operand_iterator): New structure.
  24         (find_format_from_table): All the old content from find_format,
  25         with some minor adjustments, and parameter renaming.
  26         (find_format_long_instructions): New function.
  27         (find_format): Rewritten.
  28         (arc_insn_length): Add LSB parameter.
  29         (extract_operand_value): New function.
  30         (operand_iterator_next): New function.
  31         (print_insn_arc): Use new functions to find opcode, and iterator
  32         over operands.
  33         * arc-opc.c (insert_nps_3bit_dst_short): New function.
  34         (extract_nps_3bit_dst_short): New function.
  35         (insert_nps_3bit_src2_short): New function.
  36         (extract_nps_3bit_src2_short): New function.
  37         (insert_nps_bitop1_size): New function.
  38         (extract_nps_bitop1_size): New function.
  39         (insert_nps_bitop2_size): New function.
  40         (extract_nps_bitop2_size): New function.
  41         (insert_nps_bitop_mod4_msb): New function.
  42         (extract_nps_bitop_mod4_msb): New function.
  43         (insert_nps_bitop_mod4_lsb): New function.
  44         (extract_nps_bitop_mod4_lsb): New function.
  45         (insert_nps_bitop_dst_pos3_pos4): New function.
  46         (extract_nps_bitop_dst_pos3_pos4): New function.
  47         (insert_nps_bitop_ins_ext): New function.
  48         (extract_nps_bitop_ins_ext): New function.
  49         (arc_operands): Add new operands.
  50         (arc_long_opcodes): New global array.
  51         (arc_num_long_opcodes): New global.
  52         * arc-nps400-tbl.h: Add comments referencing arc_long_opcodes.
  53
  54 2016-06-01  Trevor Saunders  <tbsaunde+binutils@tbsaunde.org>
  55
  56         * nds32-asm.h: Add extern "C".
  57         * sh-opc.h: Likewise.
  58
  59 2016-06-01  Graham Markall  <graham.markall@embecosm.com>
  60
  61         * arc-nps400-tbl.h: Add operands a,b,u6, 0,b,u6, and
  62         0,b,limm to the rflt instruction.
  63
  64 2016-05-31  Trevor Saunders  <tbsaunde+binutils@tbsaunde.org>
  65
  66         * sh-opc.h (ARCH_SH_HAS_DSP): Make the shifted value an unsigned
  67         constant.
  68
  69 2016-05-29  H.J. Lu  <hongjiu.lu@intel.com>
  70
  71         PR gas/20145
  72         * i386-gen.c (cpu_flag_init): Add CPU_ANY_AVX512F_FLAGS,
  73         CPU_ANY_AVX512CD_FLAGS, CPU_ANY_AVX512ER_FLAGS,
  74         CPU_ANY_AVX512PF_FLAGS, CPU_ANY_AVX512DQ_FLAGS,
  75         CPU_ANY_AVX512BW_FLAGS, CPU_ANY_AVX512VL_FLAGS,
  76         CPU_ANY_AVX512IFMA_FLAGS and CPU_ANY_AVX512VBMI_FLAGS.
  77         * i386-init.h: Regenerated.
  78
  79 2016-05-27  H.J. Lu  <hongjiu.lu@intel.com>
  80
  81         PR gas/20145
  82         * i386-gen.c (cpu_flag_init): Update CPU_XXX_FLAGS.  Remove
  83         CpuMMX from CPU_SSE_FLAGS.  Remove AVX and AVX512 bits from
  84         CPU_ANY_SSE_FLAGS.  Remove AVX512 bits from CPU_ANY_AVX_FLAGS.
  85         Add CPU_XSAVE_FLAGS to CPU_XSAVEOPT_FLAGS, CPU_XSAVE_FLAGS and
  86         CpuXSAVEC.  Add CPU_AVX_FLAGS to CpuF16C.  Remove CpuMMX from
  87         CPU_AVX512F_FLAGS, CPU_AVX512CD_FLAGS, CPU_AVX512ER_FLAGS,
  88         CPU_AVX512PF_FLAGS, CPU_AVX512DQ_FLAGS and CPU_AVX512BW_FLAGS.
  89         Add CPU_SSE2_FLAGS to CPU_SHA_FLAGS.   Add CPU_ANY_287_FLAGS,
  90         CPU_ANY_387_FLAGS, CPU_ANY_687_FLAGS, CPU_ANY_SSE2_FLAGS,
  91         CPU_ANY_SSE3_FLAGS, CPU_ANY_SSSE3_FLAGS, CPU_ANY_SSE4_1_FLAGS,
  92         CPU_ANY_SSE4_2_FLAGS and CPU_ANY_AVX2_FLAGS.  Enable CpuRegMMX
  93         for MMX.  Enable CpuRegXMM for SSE, AVX and AVX512.  Enable
  94         CpuRegYMM for AVX and AVX512VL,  Enable CpuRegZMM and
  95         CpuRegMask for AVX512.
  96         (cpu_flags): Add CpuRegMMX, CpuRegXMM, CpuRegYMM, CpuRegZMM
  97         and CpuRegMask.
  98         (set_bitfield_from_cpu_flag_init): New function.
  99         (set_bitfield): Remove const on f.  Call
 100         set_bitfield_from_cpu_flag_init to handle CPU_XXX_FLAGS.
 101         * i386-opc.h (CpuRegMMX): New.
 102         (CpuRegXMM): Likewise.
 103         (CpuRegYMM): Likewise.
 104         (CpuRegZMM): Likewise.
 105         (CpuRegMask): Likewise.
 106         (i386_cpu_flags): Add cpuregmmx, cpuregxmm, cpuregymm, cpuregzmm
 107         and cpuregmask.
 108         * i386-init.h: Regenerated.
 109         * i386-tbl.h: Likewise.
 110
 111 2016-05-27  H.J. Lu  <hongjiu.lu@intel.com>
 112
 113         PR gas/20154
 114         * i386-gen.c (cpu_flags): Remove CpuAMD64 and CpuIntel64.
 115         (opcode_modifiers): Add AMD64 and Intel64.
 116         (main): Properly verify CpuMax.
 117         * i386-opc.h (CpuAMD64): Removed.
 118         (CpuIntel64): Likewise.
 119         (CpuMax): Set to CpuNo64.
 120         (i386_cpu_flags): Remove cpuamd64 and cpuintel64.
 121         (AMD64): New.
 122         (Intel64): Likewise.
 123         (i386_opcode_modifier): Add amd64 and intel64.
 124         (i386-opc.tbl): Replace CpuAMD64/CpuIntel64 with AMD64/Intel64
 125         on call and jmp.
 126         * i386-init.h: Regenerated.
 127         * i386-tbl.h: Likewise.
 128
 129 2016-05-27  H.J. Lu  <hongjiu.lu@intel.com>
 130
 131         PR gas/20154
 132         * i386-gen.c (main): Fail if CpuMax is incorrect.
 133         * i386-opc.h (CpuMax): Set to CpuIntel64.
 134         * i386-tbl.h: Regenerated.
 135
 136 2016-05-27  Nick Clifton  <nickc@redhat.com>
 137
 138         PR target/20150
 139         * msp430-dis.c (msp430dis_read_two_bytes): New function.
 140         (msp430dis_opcode_unsigned): New function.
 141         (msp430dis_opcode_signed): New function.
 142         (msp430_singleoperand): Use the new opcode reading functions.
 143         Only disassenmble bytes if they were successfully read.
 144         (msp430_doubleoperand): Likewise.
 145         (msp430_branchinstr): Likewise.
 146         (msp430x_callx_instr): Likewise.
 147         (print_insn_msp430): Check that it is safe to read bytes before
 148         attempting disassembly.  Use the new opcode reading functions.
 149
 150 2016-05-26  Peter Bergner <bergner@vnet.ibm.com>
 151
 152         * ppc-opc.c (CY): New define.  Document it.
 153         (powerpc_opcodes) <addex[.], lwzmx, vmsumudm>: New mnemonics.
 154
 155 2016-05-25  H.J. Lu  <hongjiu.lu@intel.com>
 156
 157         * i386-gen.c (cpu_flag_init): Add CpuVREX to CPU_AVX512DQ_FLAGS,
 158         CPU_AVX512BW_FLAGS, CPU_AVX512VL_FLAGS, CPU_AVX512IFMA_FLAGS
 159         and CPU_AVX512VBMI_FLAGS.  Add CpuAVX512DQ, CpuAVX512BW,
 160         CpuAVX512VL, CpuAVX512IFMA and CpuAVX512VBMI to
 161         CPU_ANY_AVX_FLAGS.
 162         * i386-init.h: Regenerated.
 163
 164 2016-05-25  H.J. Lu  <hongjiu.lu@intel.com>
 165
 166         PR gas/20141
 167         * i386-gen.c (cpu_flag_init): Add CpuVREX to CPU_AVX512F_FLAGS,
 168         CPU_AVX512CD_FLAGS, CPU_AVX512ER_FLAGS and CPU_AVX512PF_FLAGS.
 169         * i386-init.h: Regenerated.
 170
 171 2016-05-25  H.J. Lu  <hongjiu.lu@intel.com>
 172
 173         * i386-gen.c (cpu_flag_init): Rename CPU_ANY87_FLAGS to
 174         CPU_ANY_X87_FLAGS.  Add CPU_ANY_MMX_FLAGS.
 175         * i386-init.h: Regenerated.
 176
 177 2016-05-23  Claudiu Zissulescu  <claziss@synopsys.com>
 178
 179         * arc-dis.c (print_flags): Set branch_delay_insns, and insn_type
 180         information.
 181         (print_insn_arc): Set insn_type information.
 182         * arc-opc.c (C_CC): Add F_CLASS_COND.
 183         * arc-tbl.h (bbit0, bbit1): Update subclass to COND.
 184         (beq_s, bge_s, bgt_s, bhi_s, bhs_s): Likewise.
 185         (ble_s, blo_s, bls_s, blt_s, bne_s): Likewise.
 186         (breq, breq_s, brge, brhs, brlo, brlt): Likewise.
 187         (brne, brne_s, jeq_s, jne_s): Likewise.
 188
 189 2016-05-23  Claudiu Zissulescu  <claziss@synopsys.com>
 190
 191         * arc-tbl.h (neg): New instruction variant.
 192
 193 2016-05-23  Cupertino Miranda  <cmiranda@synopsys.com>
 194
 195         * arc-dis.c (find_format, find_format, get_auxreg)
 196         (print_insn_arc): Changed.
 197         * arc-ext.h (INSERT_XOP): Likewise.
 198
 199 2016-05-23  Trevor Saunders  <tbsaunde+binutils@tbsaunde.org>
 200
 201         * tic54x-dis.c (sprint_mmr): Adjust.
 202         * tic54x-opc.c: Likewise.
 203
 204 2016-05-19  Alan Modra  <amodra@gmail.com>
 205
 206         * ppc-opc.c (NSISIGNOPT): Use insert_nsi and extract_nsi.
 207
 208 2016-05-19  Alan Modra  <amodra@gmail.com>
 209
 210         * ppc-opc.c: Formatting.
 211         (NSISIGNOPT): Define.
 212         (powerpc_opcodes <subis>): Use NSISIGNOPT.
 213
 214 2016-05-18  Maciej W. Rozycki  <macro@imgtec.com>
 215
 216         * mips-dis.c (is_compressed_mode_p): Add `micromips_p' operand,
 217         replacing references to `micromips_ase' throughout.
 218         (_print_insn_mips): Don't use file-level microMIPS annotation to
 219         determine the disassembly mode with the symbol table.
 220
 221 2016-05-13  Peter Bergner <bergner@vnet.ibm.com>
 222
 223         * ppc-opc.c (IMM8): Use PPC_OPERAND_SIGNOPT.
 224
 225 2016-05-11  Andrew Bennett  <andrew.bennett@imgtec.com>
 226
 227         * mips-dis.c (mips_arch_choices): Add ASE_DSPR3 to mips32r6 and
 228         mips64r6.
 229         * mips-opc.c (D34): New macro.
 230         (mips_builtin_opcodes): Define bposge32c for DSPr3.
 231
 232 2016-05-10  Alexander Fomin  <alexander.fomin@intel.com>
 233
 234         * i386-dis.c (prefix_table): Add RDPID instruction.
 235         * i386-gen.c (cpu_flag_init): Add RDPID flag.
 236         (cpu_flags): Add RDPID bitfield.
 237         * i386-opc.h (enum): Add RDPID element.
 238         (i386_cpu_flags): Add RDPID field.
 239         * i386-opc.tbl: Add RDPID instruction.
 240         * i386-init.h: Regenerate.
 241         * i386-tbl.h: Regenerate.
 242
 243 2016-05-10  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 244
 245         * arm-dis.c (get_sym_code_type): Use ARM_GET_SYM_BRANCH_TYPE to get
 246         branch type of a symbol.
 247         (print_insn): Likewise.
 248
 249 2016-05-10  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 250
 251         * arm-dis.c (coprocessor_opcodes): Add entries for VFP ARMv8-M
 252         Mainline Security Extensions instructions.
 253         (thumb_opcodes): Add entries for narrow ARMv8-M Security
 254         Extensions instructions.
 255         (thumb32_opcodes): Add entries for wide ARMv8-M Security Extensions
 256         instructions.
 257         (psr_name): Add new MSP_NS and PSP_NS ARMv8-M Security Extensions
 258         special registers.
 259
 260 2016-05-09  Jose E. Marchesi  <jose.marchesi@oracle.com>
 261
 262         * sparc-opc.c (sparc_opcodes): Fix mnemonic of faligndatai.
 263
 264 2016-05-03  Claudiu Zissulescu  <claziss@synopsys.com>
 265
 266         * arc-ext.c (dump_ARC_extmap): Handle SYNATX_NOP and SYNTAX_1OP.
 267         (arcExtMap_genOpcode): Likewise.
 268         * arc-opc.c (arg_32bit_rc): Define new variable.
 269         (arg_32bit_u6): Likewise.
 270         (arg_32bit_limm): Likewise.
 271
 272 2016-05-03  Szabolcs Nagy  <szabolcs.nagy@arm.com>
 273
 274         * aarch64-gen.c (VERIFIER): Define.
 275         * aarch64-opc.c (VERIFIER): Define.
 276         (verify_ldpsw): Use static linkage.
 277         * aarch64-opc.h (verify_ldpsw): Remove.
 278         * aarch64-tbl.h: Use VERIFIER for verifiers.
 279
 280 2016-04-28  Nick Clifton  <nickc@redhat.com>
 281
 282         PR target/19722
 283         * aarch64-dis.c (aarch64_opcode_decode): Run verifier if present.
 284         * aarch64-opc.c (verify_ldpsw): New function.
 285         * aarch64-opc.h (verify_ldpsw): New prototype.
 286         * aarch64-tbl.h: Add initialiser for verifier field.
 287         (LDPSW): Set verifier to verify_ldpsw.
 288
 289 2016-04-23  H.J. Lu  <hongjiu.lu@intel.com>
 290
 291         PR binutils/19983
 292         PR binutils/19984
 293         * i386-dis.c (print_insn): Return -1 if size of bfd_vma is
 294         smaller than address size.
 295
 296 2016-04-20  Trevor Saunders  <tbsaunde+binutils@tbsaunde.org>
 297
 298         * alpha-dis.c: Regenerate.
 299         * crx-dis.c: Likewise.
 300         * disassemble.c: Likewise.
 301         * epiphany-opc.c: Likewise.
 302         * fr30-opc.c: Likewise.
 303         * frv-opc.c: Likewise.
 304         * ip2k-opc.c: Likewise.
 305         * iq2000-opc.c: Likewise.
 306         * lm32-opc.c: Likewise.
 307         * lm32-opinst.c: Likewise.
 308         * m32c-opc.c: Likewise.
 309         * m32r-opc.c: Likewise.
 310         * m32r-opinst.c: Likewise.
 311         * mep-opc.c: Likewise.
 312         * mt-opc.c: Likewise.
 313         * or1k-opc.c: Likewise.
 314         * or1k-opinst.c: Likewise.
 315         * tic80-opc.c: Likewise.
 316         * xc16x-opc.c: Likewise.
 317         * xstormy16-opc.c: Likewise.
 318
 319 2016-04-19  Andrew Burgess  <andrew.burgess@embecosm.com>
 320
 321         * arc-nps400-tbl.h: Add addb, subb, adcb, sbcb, andb, xorb, orb,
 322         fxorb, wxorb, shlb, shrb, notb, cntbb, div, mod, divm, qcmp,
 323         calcsd, and calcxd instructions.
 324         * arc-opc.c (insert_nps_bitop_size): Delete.
 325         (extract_nps_bitop_size): Delete.
 326         (MAKE_SRC_POS_INSERT_EXTRACT_FUNCS): Define, and use.
 327         (extract_nps_qcmp_m3): Define.
 328         (extract_nps_qcmp_m2): Define.
 329         (extract_nps_qcmp_m1): Define.
 330         (arc_flag_operands): Add F_NPS_SX, F_NPS_AR, F_NPS_AL.
 331         (arc_flag_classes): Add C_NPS_SX, C_NPS_AR_AL
 332         (arc_operands): Add NPS_SRC2_POS, NPS_SRC1_POS, NPS_ADDB_SIZE,
 333         NPS_ANDB_SIZE, NPS_FXORB_SIZ, NPS_WXORB_SIZ, NPS_R_XLDST,
 334         NPS_DIV_UIMM4, NPS_QCMP_SIZE, NPS_QCMP_M1, NPS_QCMP_M2, and
 335         NPS_QCMP_M3.
 336
 337 2016-04-19  Andrew Burgess  <andrew.burgess@embecosm.com>
 338
 339         * arc-nps400-tbl.h: Add dctcp, dcip, dcet, and dcacl instructions.
 340
 341 2016-04-15  H.J. Lu  <hongjiu.lu@intel.com>
 342
 343         * Makefile.in: Regenerated with automake 1.11.6.
 344         * aclocal.m4: Likewise.
 345
 346 2016-04-14  Andrew Burgess  <andrew.burgess@embecosm.com>
 347
 348         * arc-nps400-tbl.h: Add xldb, xldw, xld, xstb, xstw, and xst
 349         instructions.
 350         * arc-opc.c (insert_nps_cmem_uimm16): New function.
 351         (extract_nps_cmem_uimm16): New function.
 352         (arc_operands): Add NPS_XLDST_UIMM16 operand.
 353
 354 2016-04-14  Andrew Burgess  <andrew.burgess@embecosm.com>
 355
 356         * arc-dis.c (arc_insn_length): New function.
 357         (print_insn_arc): Use arc_insn_length, change insnLen to unsigned.
 358         (find_format): Change insnLen parameter to unsigned.
 359
 360 2016-04-13  Nick Clifton  <nickc@redhat.com>
 361
 362         PR target/19937
 363         * v850-opc.c (v850_opcodes): Correct masks for long versions of
 364         the LD.B and LD.BU instructions.
 365
 366 2016-04-12  Claudiu Zissulescu  <claziss@synopsys.com>
 367
 368         * arc-dis.c (find_format): Check for extension flags.
 369         (print_flags): New function.
 370         (print_insn_arc): Update for .extCondCode, .extCoreRegister and
 371         .extAuxRegister.
 372         * arc-ext.c (arcExtMap_coreRegName): Use
 373         LAST_EXTENSION_CORE_REGISTER.
 374         (arcExtMap_coreReadWrite): Likewise.
 375         (dump_ARC_extmap): Update printing.
 376         * arc-opc.c (arc_flag_classes): Add F_CLASS_EXTEND flag.
 377         (arc_aux_regs): Add cpu field.
 378         * arc-regs.h: Add cpu field, lower case name aux registers.
 379
 380 2016-04-12  Claudiu Zissulescu  <claziss@synopsys.com>
 381
 382         * arc-tbl.h: Add rtsc, sleep with no arguments.
 383
 384 2016-04-12  Claudiu Zissulescu  <claziss@synopsys.com>
 385
 386         * arc-opc.c (flags_none, flags_f, flags_cc, flags_ccf):
 387         Initialize.
 388         (arg_none, arg_32bit_rarbrc, arg_32bit_zarbrc, arg_32bit_rbrbrc)
 389         (arg_32bit_rarbu6, arg_32bit_zarbu6, arg_32bit_rbrbu6)
 390         (arg_32bit_rbrbs12, arg_32bit_ralimmrc, arg_32bit_rarblimm)
 391         (arg_32bit_zalimmrc, arg_32bit_zarblimm, arg_32bit_rbrblimm)
 392         (arg_32bit_ralimmu6, arg_32bit_zalimmu6, arg_32bit_zalimms12)
 393         (arg_32bit_ralimmlimm, arg_32bit_zalimmlimm, arg_32bit_rbrc)
 394         (arg_32bit_zarc, arg_32bit_rbu6, arg_32bit_zau6, arg_32bit_rblimm)
 395         (arg_32bit_zalimm, arg_32bit_limmrc, arg_32bit_limmu6)
 396         (arg_32bit_limms12, arg_32bit_limmlimm): Likewise.
 397         (arc_opcode arc_opcodes): Null terminate the array.
 398         (arc_num_opcodes): Remove.
 399         * arc-ext.h (INSERT_XOP): Define.
 400         (extInstruction_t): Likewise.
 401         (arcExtMap_instName): Delete.
 402         (arcExtMap_insn): New function.
 403         (arcExtMap_genOpcode): Likewise.
 404         * arc-ext.c (ExtInstruction): Remove.
 405         (create_map): Zero initialize instruction fields.
 406         (arcExtMap_instName): Remove.
 407         (arcExtMap_insn): New function.
 408         (dump_ARC_extmap): More info while debuging.
 409         (arcExtMap_genOpcode): New function.
 410         * arc-dis.c (find_format): New function.
 411         (print_insn_arc): Use find_format.
 412         (arc_get_disassembler): Enable dump_ARC_extmap only when
 413         debugging.
 414
 415 2016-04-11  Maciej W. Rozycki  <macro@imgtec.com>
 416
 417         * mips-dis.c (print_mips16_insn_arg): Mask unused extended
 418         instruction bits out.
 419
 420 2016-04-07  Andrew Burgess  <andrew.burgess@embecosm.com>
 421
 422         * arc-nps400-tbl.h: Add schd, sync, and hwschd instructions.
 423         * arc-opc.c (arc_flag_operands): Add new flags.
 424         (arc_flag_classes): Add new classes.
 425
 426 2016-04-07  Andrew Burgess  <andrew.burgess@embecosm.com>
 427
 428         * arc-opc.c (arc_opcodes): Extend comment to discus table layout.
 429
 430 2016-04-05  Andrew Burgess  <andrew.burgess@embecosm.com>
 431
 432         * arc-nps400-tbl.h: Add movbi, decode1, fbset, fbclear, encode0,
 433         encode1, rflt, crc16, and crc32 instructions.
 434         * arc-opc.c (arc_flag_operands): Add F_NPS_R.
 435         (arc_flag_classes): Add C_NPS_R.
 436         (insert_nps_bitop_size_2b): New function.
 437         (extract_nps_bitop_size_2b): Likewise.
 438         (insert_nps_bitop_uimm8): Likewise.
 439         (extract_nps_bitop_uimm8): Likewise.
 440         (arc_operands): Add new operand entries.
 441
 442 2016-04-05  Claudiu Zissulescu  <claziss@synopsys.com>
 443
 444         * arc-regs.h: Add a new subclass field.  Add double assist
 445         accumulator register values.
 446         * arc-tbl.h: Use DPA subclass to mark the double assist
 447         instructions.  Use DPX/SPX subclas to mark the FPX instructions.
 448         * arc-opc.c (RSP): Define instead of SP.
 449         (arc_aux_regs): Add the subclass field.
 450
 451 2016-04-05  Jiong Wang  <jiong.wang@arm.com>
 452
 453         * arm-dis.c: Support FP16 vmul, vmla, vmls (by scalar).
 454
 455 2016-03-31  Andrew Burgess  <andrew.burgess@embecosm.com>
 456
 457         * arc-opc.c (arc_operands): Fix operand flags for NPS_R_DST, and
 458         NPS_R_SRC1.
 459
 460 2016-03-30  Andrew Burgess  <andrew.burgess@embecosm.com>
 461
 462         * arc-nps400-tbl.h: Add a header comment, and fix some whitespace
 463         issues.  No functional changes.
 464
 465 2016-03-30  Claudiu Zissulescu  <claziss@synopsys.com>
 466
 467         * arc-regs.h (IC_RAM_ADDRESS, IC_TAG, IC_WP, IC_DATA, CONTROL0)
 468         (AX2, AY2, MX2, MY2, AY0, AY1, DC_RAM_ADDR, DC_TAG, CONTROL1)
 469         (RTT): Remove duplicate.
 470         (LCDINSTR, LCDDATA, LCDSTAT, CC_*, PCT_COUNT*, PCT_SNAP*)
 471         (PCT_CONFIG*): Remove.
 472         (D1L, D1H, D2H, D2L): Define.
 473
 474 2016-03-29  Claudiu Zissulescu  <claziss@synopsys.com>
 475
 476         * arc-ext-tbl.h (dsp_fp_i2flt): Fix typo.
 477
 478 2016-03-29  Claudiu Zissulescu  <claziss@synopsys.com>
 479
 480         * arc-tbl.h (invld07): Remove.
 481         * arc-ext-tbl.h: New file.
 482         * arc-dis.c (FIELDA, FIELDB, FIELDC): Remove.
 483         * arc-opc.c (arc_opcodes): Add ext-tbl include.
 484
 485 2016-03-24  Jan Kratochvil  <jan.kratochvil@redhat.com>
 486
 487         Fix -Wstack-usage warnings.
 488         * aarch64-dis.c (print_operands): Substitute size.
 489         * aarch64-opc.c (print_register_offset_address): Substitute tblen.
 490
 491 2016-03-22  Jose E. Marchesi  <jose.marchesi@oracle.com>
 492
 493         * sparc-opc.c (sparc_opcodes): Reorder entries for `rd' in order
 494         to get a proper diagnostic when an invalid ASR register is used.
 495
 496 2016-03-22  Nick Clifton  <nickc@redhat.com>
 497
 498         * configure: Regenerate.
 499
 500 2016-03-21  Andrew Burgess  <andrew.burgess@embecosm.com>
 501
 502         * arc-nps400-tbl.h: New file.
 503         * arc-opc.c: Add top level comment.
 504         (insert_nps_3bit_dst): New function.
 505         (extract_nps_3bit_dst): New function.
 506         (insert_nps_3bit_src2): New function.
 507         (extract_nps_3bit_src2): New function.
 508         (insert_nps_bitop_size): New function.
 509         (extract_nps_bitop_size): New function.
 510         (arc_flag_operands): Add nps400 entries.
 511         (arc_flag_classes): Add nps400 entries.
 512         (arc_operands): Add nps400 entries.
 513         (arc_opcodes): Add nps400 include.
 514
 515 2016-03-21  Andrew Burgess  <andrew.burgess@embecosm.com>
 516
 517         * arc-opc.c (arc_flag_classes): Convert all flag classes to use
 518         the new class enum values.
 519
 520 2016-03-21  Andrew Burgess  <andrew.burgess@embecosm.com>
 521
 522         * arc-dis.c (print_insn_arc): Handle nps400.
 523
 524 2016-03-21  Andrew Burgess  <andrew.burgess@embecosm.com>
 525
 526         * arc-opc.c (BASE): Delete.
 527
 528 2016-03-18  Nick Clifton  <nickc@redhat.com>
 529
 530         PR target/19721
 531         * aarch64-tbl.h (aarch64_opcode_table): Fix type of second operand
 532         of MOV insn that aliases an ORR insn.
 533
 534 2016-03-16  Jiong Wang  <jiong.wang@arm.com>
 535
 536         * arm-dis.c (neon_opcodes): Support new FP16 instructions.
 537
 538 2016-03-07  Trevor Saunders  <tbsaunde+binutils@tbsaunde.org>
 539
 540         * mcore-opc.h: Add const qualifiers.
 541         * microblaze-opc.h (struct op_code_struct): Likewise.
 542         * sh-opc.h: Likewise.
 543         * tic4x-dis.c (tic4x_print_indirect): Likewise.
 544         (tic4x_print_op): Likewise.
 545
 546 2016-03-02  Alan Modra  <amodra@gmail.com>
 547
 548         * or1k-desc.h: Regenerate.
 549         * fr30-ibld.c: Regenerate.
 550         * rl78-decode.c: Regenerate.
 551
 552 2016-03-01  Nick Clifton  <nickc@redhat.com>
 553
 554         PR target/19747
 555         * rl78-dis.c (print_insn_rl78_common): Fix typo.
 556
 557 2016-02-24  Renlin Li  <renlin.li@arm.com>
 558
 559         * arm-dis.c (coprocessor_opcodes): Add fp16 instruction entries.
 560         (print_insn_coprocessor): Support fp16 instructions.
 561
 562 2016-02-24  Renlin Li  <renlin.li@arm.com>
 563
 564         * arm-dis.c (print_insn_coprocessor): Fix mask for vsel, vmaxnm,
 565         vminnm, vrint(mpna).
 566
 567 2016-02-24  Renlin Li  <renlin.li@arm.com>
 568
 569         * arm-dis.c (print_insn_coprocessor): Check co-processor number for
 570         cpd/cpd2, mcr/mcr2, mrc/mrc2, ldc/ldc2, stc/stc2.
 571
 572 2016-02-15  H.J. Lu  <hongjiu.lu@intel.com>
 573
 574         * i386-dis.c (print_insn): Parenthesize expression to prevent
 575         truncated addresses.
 576         (OP_J): Likewise.
 577
 578 2016-02-10  Claudiu Zissulescu  <claziss@synopsys.com>
 579             Janek van Oirschot  <jvanoirs@synopsys.com>
 580
 581         * arc-opc.c (arc_relax_opcodes, arc_num_relax_opcodes): New
 582         variable.
 583
 584 2016-02-04  Nick Clifton  <nickc@redhat.com>
 585
 586         PR target/19561
 587         * msp430-dis.c (print_insn_msp430): Add a special case for
 588         decoding an RRC instruction with the ZC bit set in the extension
 589         word.
 590
 591 2016-02-02  Andrew Burgess  <andrew.burgess@embecosm.com>
 592
 593         * cgen-ibld.in (insert_normal): Rework calculation of shift.
 594         * epiphany-ibld.c: Regenerate.
 595         * fr30-ibld.c: Regenerate.
 596         * frv-ibld.c: Regenerate.
 597         * ip2k-ibld.c: Regenerate.
 598         * iq2000-ibld.c: Regenerate.
 599         * lm32-ibld.c: Regenerate.
 600         * m32c-ibld.c: Regenerate.
 601         * m32r-ibld.c: Regenerate.
 602         * mep-ibld.c: Regenerate.
 603         * mt-ibld.c: Regenerate.
 604         * or1k-ibld.c: Regenerate.
 605         * xc16x-ibld.c: Regenerate.
 606         * xstormy16-ibld.c: Regenerate.
 607
 608 2016-02-02  Andrew Burgess  <andrew.burgess@embecosm.com>
 609
 610         * epiphany-dis.c: Regenerated from latest cpu files.
 611
 612 2016-02-01  Michael McConville  <mmcco@mykolab.com>
 613
 614         * cgen-dis.c (count_decodable_bits): Use unsigned value for mask
 615         test bit.
 616
 617 2016-01-25  Renlin Li  <renlin.li@arm.com>
 618
 619         * arm-dis.c (mapping_symbol_for_insn): New function.
 620         (find_ifthen_state): Call mapping_symbol_for_insn().
 621
 622 2016-01-20  Matthew Wahab  <matthew.wahab@arm.com>
 623
 624         * aarch64-opc.c (operand_general_constraint_met_p): Check validity
 625         of MSR UAO immediate operand.
 626
 627 2016-01-18  Maciej W. Rozycki  <macro@imgtec.com>
 628
 629         * mips-dis.c (print_insn_micromips): Remove 48-bit microMIPS
 630         instruction support.
 631
 632 2016-01-17  Alan Modra  <amodra@gmail.com>
 633
 634         * configure: Regenerate.
 635
 636 2016-01-14  Nick Clifton  <nickc@redhat.com>
 637
 638         * rl78-decode.opc (rl78_decode_opcode): Add 's' operand to movw
 639         instructions that can support stack pointer operations.
 640         * rl78-decode.c: Regenerate.
 641         * rl78-dis.c: Fix display of stack pointer in MOVW based
 642         instructions.
 643
 644 2016-01-14  Matthew Wahab  <matthew.wahab@arm.com>
 645
 646         * aarch64-opc.c (aarch64_sys_reg_supported_p): Merge conditionals
 647         testing for RAS support.  Add checks for erxfr_el1, erxctlr_el1,
 648         erxtatus_el1 and erxaddr_el1.
 649
 650 2016-01-12  Matthew Wahab  <matthew.wahab@arm.com>
 651
 652         * arm-dis.c (arm_opcodes): Add "esb".
 653         (thumb_opcodes): Likewise.
 654
 655 2016-01-11  Peter Bergner <bergner@vnet.ibm.com>
 656
 657         * ppc-opc.c <xscmpnedp>: Delete.
 658         <xvcmpnedp>: Likewise.
 659         <xvcmpnedp.>: Likewise.
 660         <xvcmpnesp>: Likewise.
 661         <xvcmpnesp.>: Likewise.
 662
 663 2016-01-08  Andreas Schwab  <schwab@linux-m68k.org>
 664
 665         PR gas/13050
 666         * m68k-opc.c (moveb, movew): For ISA_B/C only allow #,d(An) in
 667         addition to ISA_A.
 668
 669 2016-01-01  Alan Modra  <amodra@gmail.com>
 670
 671         Update year range in copyright notice of all files.
 672
 673 For older changes see ChangeLog-2015
 674 \f
 675 Copyright (C) 2016 Free Software Foundation, Inc.
 676
 677 Copying and distribution of this file, with or without modification,
 678 are permitted in any medium without royalty provided the copyright
 679 notice and this notice are preserved.
 680
 681 Local Variables:
 682 mode: change-log
 683 left-margin: 8
 684 fill-column: 74
 685 version-control: never
 686 End: