opcodes/ChangeLog

   1 2013-06-25  Maciej W. Rozycki  <macro@codesourcery.com>
   2
   3         * micromips-opc.c (micromips_opcodes): Add "jraddiusp", "jrc"
   4         and "movep" macros.
   5
   6 2013-06-24  Maciej W. Rozycki  <macro@codesourcery.com>
   7
   8         * mips-dis.c (is_mips16_plt_tail): New function.
   9         (print_insn_mips16): Handle MIPS16 PLT entry's GOT slot address
  10         word.
  11         (is_compressed_mode_p): Handle MIPS16/microMIPS PLT entries.
  12
  13 2013-06-21  DJ Delorie  <dj@redhat.com>
  14
  15         * msp430-decode.opc: New.
  16         * msp430-decode.c: New/generated.
  17         * Makefile.am (TARGET_LIBOPCODES_CFILES): Add msp430-decode.c.
  18         (MAINTAINER_CLEANFILES): Likewise.
  19         Add rule to build msp430-decode.c frommsp430decode.opc
  20         using the opc2c program.
  21         * Makefile.in: Regenerate.
  22         * configure.in: Add msp430-decode.lo to msp430 architecture files.
  23         * configure: Regenerate.
  24
  25 2013-06-20  Yufeng Zhang  <yufeng.zhang@arm.com>
  26
  27         * aarch64-dis.c (EMBEDDED_ENV): Remove the check on it.
  28         (SYMTAB_AVAILABLE): Removed.
  29         (#include "elf/aarch64.h): Ditto.
  30
  31 2013-06-17  Catherine Moore  <clm@codesourcery.com>
  32             Maciej W. Rozycki  <macro@codesourcery.com>
  33             Chao-Ying Fu  <fu@mips.com>
  34
  35         * micromips-opc.c (EVA): Define.
  36         (TLBINV): Define.
  37         (micromips_opcodes): Add EVA opcodes.
  38         * mips-dis.c (mips_arch_choices): Update for ASE_EVA.
  39         (print_insn_args): Handle EVA offsets.
  40         (print_insn_micromips): Likewise.
  41         * mips-opc.c (EVA): Define.
  42         (TLBINV): Define.
  43         (mips_builtin_opcodes): Add EVA opcodes.
  44
  45 2013-06-17  Alan Modra  <amodra@gmail.com>
  46
  47         * Makefile.am (mips-opc.lo): Add rules to create automatic
  48         dependency files.  Pass archdefs.
  49         (micromips-opc.lo, mips16-opc.lo): Likewise.
  50         * Makefile.in: Regenerate.
  51
  52 2013-06-14  DJ Delorie  <dj@redhat.com>
  53
  54         * rx-decode.opc (rx_decode_opcode): Bit operations on
  55         registers are 32-bit operations, not 8-bit operations.
  56         * rx-decode.c: Regenerate.
  57
  58 2013-06-13  Chao-ying Fu  <Chao-ying.Fu@imgtec.com>
  59
  60         * micromips-opc.c (IVIRT): New define.
  61         (IVIRT64): New define.
  62         (micromips_opcodes): Add dmfgc0, dmtgc0, hypcall, mfgc0, mtgc0,
  63         tlbginv, tlbginvf, tlbgp, tlbgr, tlbgwi, tlbgwr VIRT instructions.
  64
  65         * mips-dis.c (print_insn_micromips): Handle mfgc0, mtgc0, dmfgc0,
  66         dmtgc0 to print cp0 names.
  67
  68 2013-06-09  Sandra Loosemore  <sandra@codesourcery.com>
  69
  70         * nios2-opc.c (nios2_builtin_opcodes): Give "trap" a type-"b"
  71         argument.
  72
  73 2013-06-08  Catherine Moore  <clm@codesourcery.com>
  74             Richard Sandiford  <rdsandiford@googlemail.com>
  75
  76         * micromips-opc.c (D32, D33, MC): Update definitions.
  77         (micromips_opcodes):  Initialize ase field.
  78         * mips-dis.c (mips_arch_choice): Add ase field.
  79         (mips_arch_choices): Initialize ase field.
  80         (set_default_mips_dis_options): Declare and setup mips_ase.
  81         * mips-opc.c (M3D, SMT, MX, IVIRT, IVIRT64, D32, D33, D64,
  82         MT32, MC): Update definitions.
  83         (mips_builtin_opcodes): Initialize ase field.
  84
  85 2013-05-24  Richard Sandiford  <rsandifo@linux.vnet.ibm.com>
  86
  87         * s390-opc.txt (flogr): Require a register pair destination.
  88
  89 2013-05-23  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
  90
  91         * s390-opc.c: Fix length operand in RSL_LRDFU and RSL_LRDFEU
  92         instruction format.
  93
  94 2013-05-22  Jürgen Urban  <JuergenUrban@gmx.de>
  95
  96         * mips-opc.c (mips_builtin_opcodes): Add R5900 VU0 instructions.
  97
  98 2013-05-20  Peter Bergner <bergner@vnet.ibm.com>
  99
 100         * ppc-dis.c (powerpc_init_dialect): Set default dialect to power8.
 101         * ppc-opc.c (BHRBE, ST, SIX, PS, SXL, VXPS_MASK, XX1RB_MASK,
 102         XLS_MASK, PPCVSX2): New defines.
 103         (powerpc_opcodes) <bcdadd., bcdsub., bctar, bctar, bctarl, clrbhrb,
 104         fmrgew, fmrgow, lqarx, lxsiwax, lxsiwzx, lxsspx, mfbhrbe,
 105         mffprd, mffprwz, mfvrd, mfvrwz, mfvsrd, mfvsrwz, msgclrp, msgsndp,
 106         mtfprd, mtfprwa, mtfprwz, mtsle, mtvrd, mtvrwa, mtvrwz, mtvsrd,
 107         mtvsrwa, mtvsrwz, pbt., rfebb, stqcx., stxsiwx, stxsspx,
 108         vaddcuq, vaddecuq, vaddeuqm, vaddudm, vadduqm, vbpermq, vcipher,
 109         vcipherlast, vclzb, vclzd, vclzh, vclzw, vcmpequd, vcmpequd.,
 110         vcmpgtsd, vcmpgtsd., vcmpgtud, vcmpgtud., veqv, vgbbd, vmaxsd,
 111         vmaxud, vminsd, vminud, vmrgew, vmrgow, vmulesw, vmuleuw, vmulosw,
 112         vmulouw, vmuluwm, vnand, vncipher, vncipherlast, vorc, vpermxor,
 113         vpksdss, vpksdus, vpkudum, vpkudus, vpmsumb, vpmsumd, vpmsumh,
 114         vpmsumw, vpopcntb, vpopcntd, vpopcnth, vpopcntw, vrld, vsbox,
 115         vshasigmad, vshasigmaw, vsld, vsrad, vsrd, vsubcuq, vsubecuq,
 116         vsubeuqm, vsubudm, vsubuqm, vupkhsw, vupklsw, waitasec, xsaddsp,
 117         xscvdpspn, xscvspdpn, xscvsxdsp, xscvuxdsp, xsdivsp, xsmaddasp,
 118         xsmaddmsp, xsmsubasp, xsmsubmsp, xsmulsp, xsnmaddasp, xsnmaddmsp,
 119         xsnmsubasp, xsnmsubmsp, xsresp, xsrsp, xsrsqrtesp, xssqrtsp,
 120         xssubsp, xxleqv, xxlnand, xxlorc>: New instructions.
 121         <lxvx, stxvx>: New extended mnemonics.
 122
 123 2013-05-17  Alan Modra  <amodra@gmail.com>
 124
 125         * ia64-raw.tbl: Replace non-ASCII char.
 126         * ia64-waw.tbl: Likewise.
 127         * ia64-asmtab.c: Regenerate.
 128
 129 2013-05-15  Saravanan Ekanathan <saravanan.ekanathan@amd.com>
 130
 131         * i386-gen.c (cpu_flag_init): Add CpuFSGSBase in CPU_BDVER3_FLAGS.
 132         * i386-init.h: Regenerated.
 133
 134 2013-05-13  Yufeng Zhang  <yufeng.zhang@arm.com>
 135
 136         * aarch64-asm.c (aarch64_ins_advsimd_imm_modified): Remove assertion.
 137         * aarch64-opc.c (operand_general_constraint_met_p): Relax the range
 138         check from [0, 255] to [-128, 255].
 139
 140 2013-05-09  Andrew Pinski  <apinski@cavium.com>
 141
 142         * mips-dis.c (mips_arch_choices): Add INSN_VIRT to mips32r2.
 143         Add INSN_VIRT and INSN_VIRT64 to mips64r2.
 144         (parse_mips_dis_option): Handle the virt option.
 145         (print_insn_args): Handle "+J".
 146         (print_mips_disassembler_options): Print out message about virt64.
 147         * mips-opc.c (IVIRT): New define.
 148         (IVIRT64): New define.
 149         (mips_builtin_opcodes): Add dmfgc0, dmtgc0, hypcall, mfgc0, mtgc0,
 150         tlbgr, tlbgwi, tlbginv, tlbginvf, tlbgwr, tlbgp VIRT instructions.
 151         Move rfe to the bottom as it conflicts with tlbgp.
 152
 153 2013-05-09  Alan Modra  <amodra@gmail.com>
 154
 155         * ppc-opc.c (extract_vlesi): Properly sign extend.
 156         (extract_vlensi): Likewise.  Comment reason for setting invalid.
 157
 158 2013-05-02  Nick Clifton  <nickc@redhat.com>
 159
 160         * msp430-dis.c: Add support for MSP430X instructions.
 161
 162 2013-04-24  Sandra Loosemore  <sandra@codesourcery.com>
 163
 164         * nios2-opc.c (nios2_builtin_reg): Rename "fstatus" control register
 165         to "eccinj".
 166
 167 2013-04-17  Wei-chen Wang  <cole945@gmail.com>
 168
 169         PR binutils/15369
 170         * cgen-dis.c (hash_insn_array): Use CGEN_CPU_INSN_ENDIAN instead
 171         of CGEN_CPU_ENDIAN.
 172         (hash_insns_list): Likewise.
 173
 174 2013-04-10  Jan Kratochvil  <jan.kratochvil@redhat.com>
 175
 176         * rl78-dis.c (print_insn_rl78): Use alternative form as a GCC false
 177         warning workaround.
 178
 179 2013-04-08  Jan Beulich <jbeulich@suse.com>
 180
 181         * i386-opc.tbl: Fold 64-bit and non-64-bit jecxz entries.
 182         * i386-tbl.h: Re-generate.
 183
 184 2013-04-06  David S. Miller  <davem@davemloft.net>
 185
 186         * sparc-dis.c (compare_opcodes): When encountering multiple aliases
 187         of an opcode, prefer the one with F_PREFERRED set.
 188         * sparc-opc.c (sparc_opcodes): Add ldtw, ldtwa, sttw, sttwa,
 189         lzcnt, flush with '[address]' syntax, and missing cbcond pseudo
 190         ops.  Make 64-bit VIS logical ops have "d" suffix in their names,
 191         mark existing mnenomics as aliases.  Add "cc" suffix to edge
 192         instructions generating condition codes, mark existing mnenomics
 193         as aliases.  Add "fp" prefix to VIS compare instructions, mark
 194         existing mnenomics as aliases.
 195
 196 2013-04-03  Nick Clifton  <nickc@redhat.com>
 197
 198         * v850-dis.c (print_value): With V850_INVERSE_PCREL compute the
 199         destination address by subtracting the operand from the current
 200         address.
 201         * v850-opc.c (insert_u16_loop): Disallow negative offsets.  Store
 202         a positive value in the insn.
 203         (extract_u16_loop): Do not negate the returned value.
 204         (D16_LOOP): Add V850_INVERSE_PCREL flag.
 205
 206         (ceilf.sw): Remove duplicate entry.
 207         (cvtf.hs): New entry.
 208         (cvtf.sh): Likewise.
 209         (fmaf.s): Likewise.
 210         (fmsf.s): Likewise.
 211         (fnmaf.s): Likewise.
 212         (fnmsf.s): Likewise.
 213         (maddf.s): Restrict to E3V5 architectures.
 214         (msubf.s): Likewise.
 215         (nmaddf.s): Likewise.
 216         (nmsubf.s): Likewise.
 217
 218 2013-03-27  H.J. Lu  <hongjiu.lu@intel.com>
 219
 220         * i386-dis.c (get_sib): Add the sizeflag argument.  Properly
 221         check address mode.
 222         (print_insn): Pass sizeflag to get_sib.
 223
 224 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
 225
 226         PR binutils/15068
 227         * tic6x-dis.c: Add support for displaying 16-bit insns.
 228
 229 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
 230
 231         PR gas/15095
 232         * tic6x-dis.c (print_insn_tic6x): Decode opcodes that have
 233         individual msb and lsb halves in src1 & src2 fields.  Discard the
 234         src1 (lsb) value and only use src2 (msb), discarding bit 0, to
 235         follow what Ti SDK does in that case as any value in the src1
 236         field yields the same output with SDK disassembler.
 237
 238 2013-03-12  Michael Eager <eager@eagercon.com>
 239
 240         * opcodes/mips-dis.c (print_insn_args): Modify def of reg.
 241
 242 2013-03-11  Sebastian Huber <sebastian.huber@embedded-brains.de>
 243
 244         * nios2-opc.c (nios2_builtin_opcodes): Add entry for wrprs.
 245
 246 2013-03-11  Sebastian Huber <sebastian.huber@embedded-brains.de>
 247
 248         * nios2-opc.c (nios2_builtin_opcodes): Add entry for rdprs.
 249
 250 2013-03-11  Sebastian Huber <sebastian.huber@embedded-brains.de>
 251
 252         * nios2-opc.c (nios2_builtin_regs): Add sstatus alias for ba register.
 253
 254 2013-03-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
 255
 256         * arm-dis.c (arm_opcodes): Add entries for CRC instructions.
 257         (thumb32_opcodes): Likewise.
 258         (print_insn_thumb32): Handle 'S' control char.
 259
 260 2013-03-08  Yann Sionneau  <yann.sionneau@gmail.com>
 261
 262         * lm32-desc.c: Regenerate.
 263
 264 2013-03-01  H.J. Lu  <hongjiu.lu@intel.com>
 265
 266         * i386-reg.tbl (riz): Add RegRex64.
 267         * i386-tbl.h: Regenerated.
 268
 269 2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
 270
 271         * aarch64-tbl.h (QL_I3SAMEW, QL_I3WWX): New macros.
 272         (aarch64_feature_crc): New static.
 273         (CRC): New macro.
 274         (aarch64_opcode_table): Add entries for the crc32b, crc32h, crc32w,
 275         crc32x, crc32cb, crc32ch, crc32cw and crc32cx instructions.
 276         * aarch64-asm-2.c: Re-generate.
 277         * aarch64-dis-2.c: Ditto.
 278         * aarch64-opc-2.c: Ditto.
 279
 280 2013-02-27  Alan Modra  <amodra@gmail.com>
 281
 282         * rl78-decode.opc (rl78_decode_opcode): Fix typo.
 283         * rl78-decode.c: Regenerate.
 284
 285 2013-02-25  Kaushik Phatak  <Kaushik.Phatak@kpitcummins.com>
 286
 287         * rl78-decode.opc: Fix encoding of DIVWU insn.
 288         * rl78-decode.c: Regenerate.
 289
 290 2013-02-19  H.J. Lu  <hongjiu.lu@intel.com>
 291
 292         PR gas/15159
 293         * i386-dis.c (rm_table): Add clac and stac to RM_0F01_REG_1.
 294
 295         * i386-gen.c (cpu_flag_init): Add CPU_SMAP_FLAGS.
 296         (cpu_flags): Add CpuSMAP.
 297
 298         * i386-opc.h (CpuSMAP): New.
 299         (i386_cpu_flags): Add cpusmap.
 300
 301         * i386-opc.tbl: Add clac and stac.
 302
 303         * i386-init.h: Regenerated.
 304         * i386-tbl.h: Likewise.
 305
 306 2013-02-15  Markos Chandras  <markos.chandras@imgtec.com>
 307
 308         * metag-dis.c: Initialize outf->bytes_per_chunk to 4
 309         which also makes the disassembler output be in little
 310         endian like it should be.
 311
 312 2013-02-14  Yufeng Zhang  <yufeng.zhang@arm.com>
 313
 314         * aarch64-opc.c (aarch64_prfops): Change unnamed operation 'name'
 315         fields to NULL.
 316         (aarch64_print_operand): Adjust the printing for AARCH64_OPND_PRFOP.
 317
 318 2013-02-13  Maciej W. Rozycki  <macro@codesourcery.com>
 319
 320         * mips-dis.c (is_compressed_mode_p): Only match symbols from the
 321         section disassembled.
 322
 323 2013-02-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
 324
 325         * arm-dis.c: Update strht pattern.
 326
 327 2013-02-09  Jürgen Urban  <JuergenUrban@gmx.de>
 328
 329         * mips-opc.c (mips_builtin_opcodes): Enable l.d and s.d macros for
 330         single-float.  Disable ll, lld, sc and scd for EE.  Disable the
 331         trunc.w.s macro for EE.
 332
 333 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
 334             Andrew Jenner <andrew@codesourcery.com>
 335
 336         Based on patches from Altera Corporation.
 337
 338         * Makefile.am (TARGET_LIBOPCODES_CFILES): Add nios2-dis.c and
 339         nios2-opc.c.
 340         * Makefile.in: Regenerated.
 341         * configure.in: Add case for bfd_nios2_arch.
 342         * configure: Regenerated.
 343         * disassemble.c (ARCH_nios2): Define.
 344         (disassembler): Add case for bfd_arch_nios2.
 345         * nios2-dis.c: New file.
 346         * nios2-opc.c: New file.
 347
 348 2013-02-04  Alan Modra  <amodra@gmail.com>
 349
 350         * po/POTFILES.in: Regenerate.
 351         * rl78-decode.c: Regenerate.
 352         * rx-decode.c: Regenerate.
 353
 354 2013-01-30  Yufeng Zhang  <yufeng.zhang@arm.com>
 355
 356         * aarch64-tbl.h (aarch64_opcode_table): Flag sshll, sshll2, ushll and
 357         ushll2 with F_HAS_ALIAS.  Add entries for sxtl, sxtl2, uxtl and uxtl2.
 358         * aarch64-asm.c (convert_xtl_to_shll): New function.
 359         (convert_to_real): Handle OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2 by
 360         calling convert_xtl_to_shll.
 361         * aarch64-dis.c (convert_shll_to_xtl): New function.
 362         (convert_to_alias): Handle OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2 by
 363         calling convert_shll_to_xtl.
 364         * aarch64-gen.c: Update copyright year.
 365         * aarch64-asm-2.c: Re-generate.
 366         * aarch64-dis-2.c: Re-generate.
 367         * aarch64-opc-2.c: Re-generate.
 368
 369 2013-01-24  Nick Clifton  <nickc@redhat.com>
 370
 371         * v850-dis.c: Add support for e3v5 architecture.
 372         * v850-opc.c: Likewise.
 373
 374 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
 375
 376         * aarch64-asm.c (aarch64_ins_advsimd_imm_modified): Handle 8-bit MOVI.
 377         * aarch64-dis.c (aarch64_ext_advsimd_imm_modified): Likewise.
 378         * aarch64-opc.c (operand_general_constraint_met_p): For
 379         AARCH64_MOD_LSL, move the range check on the shift amount before the
 380         alignment check; change to call set_sft_amount_out_of_range_error
 381         instead of set_imm_out_of_range_error.
 382         * aarch64-tbl.h (QL_SIMD_IMM_B): Replace NIL with LSL.
 383         (aarch64_opcode_table): Remove the OP enumerator from the asimdimm
 384         8-bit MOVI entry; change the 2nd operand from SIMD_IMM to
 385         SIMD_IMM_SFT.
 386
 387 2013-01-16  H.J. Lu  <hongjiu.lu@intel.com>
 388
 389         * i386-gen.c (operand_type_init): Add OPERAND_TYPE_IMM32_64.
 390
 391         * i386-init.h: Regenerated.
 392         * i386-tbl.h: Likewise.
 393
 394 2013-01-15  Nick Clifton  <nickc@redhat.com>
 395
 396         * v850-dis.c (get_operand_value): Sign extend V850E_IMMEDIATE
 397         values.
 398         * v850-opc.c (IMM16LO): Add V850_OPERAND_SIGNED attribute.
 399
 400 2013-01-14  Will Newton <will.newton@imgtec.com>
 401
 402         * metag-dis.c (REG_WIDTH): Increase to 64.
 403
 404 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
 405
 406         * ppc-dis.c (ppc_opts): Add "power8", "pwr8" and "htm" entries.
 407         * ppc-opc.c (HTM_R, HTM_SI, XRTRB_MASK, XRTRARB_MASK, XRTLRARB_MASK,
 408         XRTARARB_MASK, XRTBFRARB_MASK, XRCL, POWER8, PPCHTM): New defines.
 409         (SH6): Update.
 410         <"tabort.", "tabortdc.", "tabortdci.", "tabortwc.",
 411         "tabortwci.", "tbegin.", "tcheck", "tend.", "trechkpt.",
 412         "treclaim.", "tsr.">: Add POWER8 HTM opcodes.
 413         <"tendall.", "tresume.", "tsuspend.">: Add POWER8 HTM extended opcodes.
 414
 415 2013-01-10  Will Newton <will.newton@imgtec.com>
 416
 417         * Makefile.am: Add Meta.
 418         * configure.in: Add Meta.
 419         * disassemble.c: Add Meta support.
 420         * metag-dis.c: New file.
 421         * Makefile.in: Regenerate.
 422         * configure: Regenerate.
 423
 424 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 425
 426         * cr16-dis.c (make_instruction): Rename to cr16_make_instruction.
 427         (match_opcode): Rename to cr16_match_opcode.
 428
 429 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
 430
 431         * mips-dis.c: Add names for CP0 registers of r5900.
 432         * mips-opc.c: Add M_SQ_AB and M_LQ_AB to support larger range for
 433         instructions sq and lq.
 434         Add support for MIPS r5900 CPU.
 435         Add support for 128 bit MMI (Multimedia Instructions).
 436         Add support for EE instructions (Emotion Engine).
 437         Disable unsupported floating point instructions (64 bit and
 438         undefined compare operations).
 439         Enable instructions of MIPS ISA IV which are supported by r5900.
 440         Disable 64 bit co processor instructions.
 441         Disable 64 bit multiplication and division instructions.
 442         Disable instructions for co-processor 2 and 3, because these are
 443         not supported (preparation for later VU0 support (Vector Unit)).
 444         Disable cvt.w.s because this behaves like trunc.w.s and the
 445         correct execution can't be ensured on r5900.
 446         Add trunc.w.s using the opcode encoding of cvt.w.s on r5900. This
 447         will confuse less developers and compilers.
 448
 449 2013-01-04  Yufeng Zhang  <yufeng.zhang@arm.com>
 450
 451         * aarch64-opc.c (aarch64_print_operand): Change to print
 452         AARCH64_OPND_IMM_MOV in hexadecimal in the instruction and in decimal
 453         in comment.
 454         * aarch64-tbl.h (aarch64_opcode_table): Remove the 'F_PSEUDO' flag
 455         from the opcode entries of OP_MOV_IMM_LOG, OP_MOV_IMM_WIDEN and
 456         OP_MOV_IMM_WIDE.
 457
 458 2013-01-04  Yufeng Zhang  <yufeng.zhang@arm.com>
 459
 460         * aarch64-opc.c (aarch64_prfops): Update to support PLIL1KEEP,
 461         PLIL1STRM, PLIL2KEEP, PLIL2STRM, PLIL3KEEP and PLIL3STRM.
 462
 463 2013-01-02  H.J. Lu  <hongjiu.lu@intel.com>
 464
 465         * i386-gen.c (process_copyright): Update copyright year to 2013.
 466
 467 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 468
 469         * cr16-dis.c (match_opcode,make_instruction): Remove static
 470         declaration.
 471         (dwordU,wordU): Moved typedefs to opcode/cr16.h
 472         (cr16_words,cr16_allWords,cr16_currInsn): Added prefix 'cr16_'.
 473
 474 For older changes see ChangeLog-2012
 475 \f
 476 Copyright (C) 2013 Free Software Foundation, Inc.
 477
 478 Copying and distribution of this file, with or without modification,
 479 are permitted in any medium without royalty provided the copyright
 480 notice and this notice are preserved.
 481
 482 Local Variables:
 483 mode: change-log
 484 left-margin: 8
 485 fill-column: 74
 486 version-control: never
 487 End: