llvm/test/CodeGen/LoongArch/opt-pipeline.ll

   1 ;; When EXPENSIVE_CHECKS are enabled, the machine verifier appears between each
   2 ;; pass. Ignore it with 'grep -v'.
   3 ; RUN: llc --mtriple=loongarch32 -O1 --debug-pass=Structure %s -o /dev/null 2>&1 | \
   4 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
   5 ; RUN: llc --mtriple=loongarch32 -O2 --debug-pass=Structure %s -o /dev/null 2>&1 | \
   6 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
   7 ; RUN: llc --mtriple=loongarch32 -O3 --debug-pass=Structure %s -o /dev/null 2>&1 | \
   8 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
   9 ; RUN: llc --mtriple=loongarch64 -O1 --debug-pass=Structure %s -o /dev/null 2>&1 | \
  10 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
  11 ; RUN: llc --mtriple=loongarch64 -O2 --debug-pass=Structure %s -o /dev/null 2>&1 | \
  12 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
  13 ; RUN: llc --mtriple=loongarch64 -O3 --debug-pass=Structure %s -o /dev/null 2>&1 | \
  14 ; RUN:   grep -v "Verify generated machine code" | FileCheck %s
  15
  16 ; REQUIRES: asserts
  17
  18 ; CHECK-LABEL: Pass Arguments:
  19 ; CHECK-NEXT: Target Library Information
  20 ; CHECK-NEXT: Target Pass Configuration
  21 ; CHECK-NEXT: Machine Module Information
  22 ; CHECK-NEXT: Target Transform Information
  23 ; CHECK-NEXT: Type-Based Alias Analysis
  24 ; CHECK-NEXT: Scoped NoAlias Alias Analysis
  25 ; CHECK-NEXT: Assumption Cache Tracker
  26 ; CHECK-NEXT: Profile summary info
  27 ; CHECK-NEXT: Create Garbage Collector Module Metadata
  28 ; CHECK-NEXT: Machine Branch Probability Analysis
  29 ; CHECK-NEXT: Default Regalloc Eviction Advisor
  30 ; CHECK-NEXT: Default Regalloc Priority Advisor
  31 ; CHECK-NEXT:   ModulePass Manager
  32 ; CHECK-NEXT:     Pre-ISel Intrinsic Lowering
  33 ; CHECK-NEXT:     FunctionPass Manager
  34 ; CHECK-NEXT:       Expand large div/rem
  35 ; CHECK-NEXT:       Expand large fp convert
  36 ; CHECK-NEXT:       Expand Atomic instructions
  37 ; CHECK-NEXT:       Module Verifier
  38 ; CHECK-NEXT:       Dominator Tree Construction
  39 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  40 ; CHECK-NEXT:       Natural Loop Information
  41 ; CHECK-NEXT:       Canonicalize natural loops
  42 ; CHECK-NEXT:       Scalar Evolution Analysis
  43 ; CHECK-NEXT:       Loop Pass Manager
  44 ; CHECK-NEXT:         Canonicalize Freeze Instructions in Loops
  45 ; CHECK-NEXT:         Induction Variable Users
  46 ; CHECK-NEXT:         Loop Strength Reduction
  47 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  48 ; CHECK-NEXT:       Function Alias Analysis Results
  49 ; CHECK-NEXT:       Merge contiguous icmps into a memcmp
  50 ; CHECK-NEXT:       Natural Loop Information
  51 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  52 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  53 ; CHECK-NEXT:       Expand memcmp() to load/stores
  54 ; CHECK-NEXT:       Lower Garbage Collection Instructions
  55 ; CHECK-NEXT:       Shadow Stack GC Lowering
  56 ; CHECK-NEXT:       Lower constant intrinsics
  57 ; CHECK-NEXT:       Remove unreachable blocks from the CFG
  58 ; CHECK-NEXT:       Natural Loop Information
  59 ; CHECK-NEXT:       Post-Dominator Tree Construction
  60 ; CHECK-NEXT:       Branch Probability Analysis
  61 ; CHECK-NEXT:       Block Frequency Analysis
  62 ; CHECK-NEXT:       Constant Hoisting
  63 ; CHECK-NEXT:       Replace intrinsics with calls to vector library
  64 ; CHECK-NEXT:       Partially inline calls to library functions
  65 ; CHECK-NEXT:       Expand vector predication intrinsics
  66 ; CHECK-NEXT:       Scalarize Masked Memory Intrinsics
  67 ; CHECK-NEXT:       Expand reduction intrinsics
  68 ; CHECK-NEXT:       Natural Loop Information
  69 ; CHECK-NEXT:       TLS Variable Hoist
  70 ; CHECK-NEXT:       CodeGen Prepare
  71 ; CHECK-NEXT:       Dominator Tree Construction
  72 ; CHECK-NEXT:       Exception handling preparation
  73 ; CHECK-NEXT:       Prepare callbr
  74 ; CHECK-NEXT:       Safe Stack instrumentation pass
  75 ; CHECK-NEXT:       Insert stack protectors
  76 ; CHECK-NEXT:       Module Verifier
  77 ; CHECK-NEXT:       Basic Alias Analysis (stateless AA impl)
  78 ; CHECK-NEXT:       Function Alias Analysis Results
  79 ; CHECK-NEXT:       Natural Loop Information
  80 ; CHECK-NEXT:       Post-Dominator Tree Construction
  81 ; CHECK-NEXT:       Branch Probability Analysis
  82 ; CHECK-NEXT:       Assignment Tracking Analysis
  83 ; CHECK-NEXT:       Lazy Branch Probability Analysis
  84 ; CHECK-NEXT:       Lazy Block Frequency Analysis
  85 ; CHECK-NEXT:       LoongArch DAG->DAG Pattern Instruction Selection
  86 ; CHECK-NEXT:       Finalize ISel and expand pseudo-instructions
  87 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
  88 ; CHECK-NEXT:       Early Tail Duplication
  89 ; CHECK-NEXT:       Optimize machine instruction PHIs
  90 ; CHECK-NEXT:       Slot index numbering
  91 ; CHECK-NEXT:       Merge disjoint stack slots
  92 ; CHECK-NEXT:       Local Stack Slot Allocation
  93 ; CHECK-NEXT:       Remove dead machine instructions
  94 ; CHECK-NEXT:       MachineDominator Tree Construction
  95 ; CHECK-NEXT:       Machine Natural Loop Construction
  96 ; CHECK-NEXT:       Machine Block Frequency Analysis
  97 ; CHECK-NEXT:       Early Machine Loop Invariant Code Motion
  98 ; CHECK-NEXT:       MachineDominator Tree Construction
  99 ; CHECK-NEXT:       Machine Block Frequency Analysis
 100 ; CHECK-NEXT:       Machine Common Subexpression Elimination
 101 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 102 ; CHECK-NEXT:       Machine Cycle Info Analysis
 103 ; CHECK-NEXT:       Machine code sinking
 104 ; CHECK-NEXT:       Peephole Optimizations
 105 ; CHECK-NEXT:       Remove dead machine instructions
 106 ; CHECK-NEXT:       LoongArch Pre-RA pseudo instruction expansion pass
 107 ; CHECK-NEXT:       Detect Dead Lanes
 108 ; CHECK-NEXT:       Process Implicit Definitions
 109 ; CHECK-NEXT:       Remove unreachable machine basic blocks
 110 ; CHECK-NEXT:       Live Variable Analysis
 111 ; CHECK-NEXT:       Eliminate PHI nodes for register allocation
 112 ; CHECK-NEXT:       Two-Address instruction pass
 113 ; CHECK-NEXT:       MachineDominator Tree Construction
 114 ; CHECK-NEXT:       Slot index numbering
 115 ; CHECK-NEXT:       Live Interval Analysis
 116 ; CHECK-NEXT:       Register Coalescer
 117 ; CHECK-NEXT:       Rename Disconnected Subregister Components
 118 ; CHECK-NEXT:       Machine Instruction Scheduler
 119 ; CHECK-NEXT:       Machine Block Frequency Analysis
 120 ; CHECK-NEXT:       Debug Variable Analysis
 121 ; CHECK-NEXT:       Live Stack Slot Analysis
 122 ; CHECK-NEXT:       Virtual Register Map
 123 ; CHECK-NEXT:       Live Register Matrix
 124 ; CHECK-NEXT:       Bundle Machine CFG Edges
 125 ; CHECK-NEXT:       Spill Code Placement Analysis
 126 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 127 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 128 ; CHECK-NEXT:       Greedy Register Allocator
 129 ; CHECK-NEXT:       Virtual Register Rewriter
 130 ; CHECK-NEXT:       Register Allocation Pass Scoring
 131 ; CHECK-NEXT:       Stack Slot Coloring
 132 ; CHECK-NEXT:       Machine Copy Propagation Pass
 133 ; CHECK-NEXT:       Machine Loop Invariant Code Motion
 134 ; CHECK-NEXT:       Remove Redundant DEBUG_VALUE analysis
 135 ; CHECK-NEXT:       Fixup Statepoint Caller Saved
 136 ; CHECK-NEXT:       PostRA Machine Sink
 137 ; CHECK-NEXT:       Machine Block Frequency Analysis
 138 ; CHECK-NEXT:       MachineDominator Tree Construction
 139 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 140 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 141 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 142 ; CHECK-NEXT:       Shrink Wrapping analysis
 143 ; CHECK-NEXT:       Prologue/Epilogue Insertion & Frame Finalization
 144 ; CHECK-NEXT:       Machine Late Instructions Cleanup Pass
 145 ; CHECK-NEXT:       Control Flow Optimizer
 146 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 147 ; CHECK-NEXT:       Tail Duplication
 148 ; CHECK-NEXT:       Machine Copy Propagation Pass
 149 ; CHECK-NEXT:       Post-RA pseudo instruction expansion pass
 150 ; CHECK-NEXT:       MachineDominator Tree Construction
 151 ; CHECK-NEXT:       Machine Natural Loop Construction
 152 ; CHECK-NEXT:       Post RA top-down list latency scheduler
 153 ; CHECK-NEXT:       Analyze Machine Code For Garbage Collection
 154 ; CHECK-NEXT:       Machine Block Frequency Analysis
 155 ; CHECK-NEXT:       MachinePostDominator Tree Construction
 156 ; CHECK-NEXT:       Branch Probability Basic Block Placement
 157 ; CHECK-NEXT:       Insert fentry calls
 158 ; CHECK-NEXT:       Insert XRay ops
 159 ; CHECK-NEXT:       Implement the 'patchable-function' attribute
 160 ; CHECK-NEXT:       Branch relaxation pass
 161 ; CHECK-NEXT:       Contiguously Lay Out Funclets
 162 ; CHECK-NEXT:       StackMap Liveness Analysis
 163 ; CHECK-NEXT:       Live DEBUG_VALUE analysis
 164 ; CHECK-NEXT:       Machine Sanitizer Binary Metadata
 165 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 166 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 167 ; CHECK-NEXT:       Stack Frame Layout Analysis
 168 ; CHECK-NEXT:       LoongArch atomic pseudo instruction expansion pass
 169 ; CHECK-NEXT:       Lazy Machine Block Frequency Analysis
 170 ; CHECK-NEXT:       Machine Optimization Remark Emitter
 171 ; CHECK-NEXT:       LoongArch Assembly Printer
 172 ; CHECK-NEXT:       Free MachineFunction