Upload Tizen:Base source
[external/binutils.git] / ld / testsuite / ld-spu / ovl.s
1  .text
2  .p2align 2
3  .globl _start
4 _start:
5  ai sp,sp,-32
6  xor lr,lr,lr
7  stqd lr,0(sp)
8  stqd lr,16(sp)
9  brsl lr,f1_a1
10  brsl lr,f2_a1
11  brsl lr,f1_a2
12  ila 9,f2_a2
13  bisl lr,9
14  ai sp,sp,32
15  br _start
16
17  .type f0,@function
18 f0:
19  bi lr
20  .size f0,.-f0
21
22  .section .ov_a1,"ax",@progbits
23  .p2align 2
24  .global f1_a1
25  .type f1_a1,@function
26 f1_a1:
27  br f3_a1
28  .size f1_a1,.-f1_a1
29
30  .global f2_a1
31  .type f2_a1,@function
32 f2_a1:
33  ila 3,f4_a1
34  bi lr
35  .size f2_a1,.-f2_a1
36
37  .global f3_a1
38  .type f3_a1,@function
39 f3_a1:
40  bi lr
41  .size f3_a1,.-f3_a1
42
43  .global f4_a1
44  .type f4_a1,@function
45 f4_a1:
46  bi lr
47  .size f4_a1,.-f4_a1
48
49
50  .section .ov_a2,"ax",@progbits
51  .p2align 2
52  .global f1_a2
53  .type f1_a2,@function
54 f1_a2:
55  stqd lr,16(sp)
56  stqd sp,-32(sp)
57  ai sp,sp,-32
58  brsl lr,f0
59  brsl lr,f1_a1
60  brsl lr,f3_a2
61  lqd lr,48(sp)
62  ai sp,sp,32
63  bi lr
64  .size f1_a2,.-f1_a2
65
66  .global f2_a2
67  .type f2_a2,@function
68 f2_a2:
69  ilhu 3,f4_a2@h
70  iohl 3,f4_a2@l
71  bi lr
72  .size f2_a2,.-f2_a2
73
74  .type f3_a2,@function
75 f3_a2:
76  bi lr
77  .size f3_a2,.-f3_a2
78
79  .type f4_a2,@function
80 f4_a2:
81  br f3_a2
82  .size f4_a2,.-f4_a2