Upload Tizen:Base source
[external/binutils.git] / ld / testsuite / ld-powerpc / aix-glink-2-32.dd
1
2 tmpdir/aix-glink-2:     file format aixcoff-rs6000
3
4
5 Disassembly of section \.text:
6
7 10000000 <\.b1>:
8 10000000:       60 00 00 00     oril    r0,r0,0
9
10 10000004 <\.b2>:
11 10000004:       60 00 00 00     oril    r0,r0,0
12
13 10000008 <\.b3>:
14 10000008:       60 00 00 00     oril    r0,r0,0
15
16 1000000c <\.main>:
17 1000000c:       48 00 f1 03     bla     f100 <.*>
18 10000010:       48 00 00 21     bl      10000030 <\.a2>
19 10000014:       48 00 00 41     bl      10000054 <\.a3>
20 10000018:       4b ff ff e9     bl      10000000 <\.b1>
21 1000001c:       4b ff ff e9     bl      10000004 <\.b2>
22 10000020:       4b ff ff e9     bl      10000008 <\.b3>
23 10000024:       48 00 f5 03     bla     f500 <.*>
24 10000028:       48 00 00 51     bl      10000078 <\.c2>
25 1000002c:       48 00 00 71     bl      1000009c <\.c3>
26
27 10000030 <\.a2>:
28 10000030:       81 82 00 00     l       r12,0\(r2\)
29 10000034:       90 41 00 14     st      r2,20\(r1\)
30 10000038:       80 0c 00 00     l       r0,0\(r12\)
31 1000003c:       80 4c 00 04     l       r2,4\(r12\)
32 10000040:       7c 09 03 a6     mtctr   r0
33 10000044:       4e 80 04 20     bctr
34 10000048:       00 00 00 00     \.long 0x0
35 1000004c:       00 0c 80 00     \.long 0xc8000
36 10000050:       00 00 00 00     \.long 0x0
37
38 10000054 <\.a3>:
39 10000054:       81 82 00 04     l       r12,4\(r2\)
40 10000058:       90 41 00 14     st      r2,20\(r1\)
41 1000005c:       80 0c 00 00     l       r0,0\(r12\)
42 10000060:       80 4c 00 04     l       r2,4\(r12\)
43 10000064:       7c 09 03 a6     mtctr   r0
44 10000068:       4e 80 04 20     bctr
45 1000006c:       00 00 00 00     \.long 0x0
46 10000070:       00 0c 80 00     \.long 0xc8000
47 10000074:       00 00 00 00     \.long 0x0
48
49 10000078 <\.c2>:
50 10000078:       81 82 00 08     l       r12,8\(r2\)
51 1000007c:       90 41 00 14     st      r2,20\(r1\)
52 10000080:       80 0c 00 00     l       r0,0\(r12\)
53 10000084:       80 4c 00 04     l       r2,4\(r12\)
54 10000088:       7c 09 03 a6     mtctr   r0
55 1000008c:       4e 80 04 20     bctr
56 10000090:       00 00 00 00     \.long 0x0
57 10000094:       00 0c 80 00     \.long 0xc8000
58 10000098:       00 00 00 00     \.long 0x0
59
60 1000009c <\.c3>:
61 1000009c:       81 82 00 0c     l       r12,12\(r2\)
62 100000a0:       90 41 00 14     st      r2,20\(r1\)
63 100000a4:       80 0c 00 00     l       r0,0\(r12\)
64 100000a8:       80 4c 00 04     l       r2,4\(r12\)
65 100000ac:       7c 09 03 a6     mtctr   r0
66 100000b0:       4e 80 04 20     bctr
67 100000b4:       00 00 00 00     \.long 0x0
68 100000b8:       00 0c 80 00     \.long 0xc8000
69 100000bc:       00 00 00 00     \.long 0x0