intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         char bo_reuse;
 103         char fenced_relocs;
 104 } drm_intel_bufmgr_gem;
 105
 106 #define DRM_INTEL_RELOC_FENCE (1<<0)
 107
 108 typedef struct _drm_intel_reloc_target_info {
 109         drm_intel_bo *bo;
 110         int flags;
 111 } drm_intel_reloc_target;
 112
 113 struct _drm_intel_bo_gem {
 114         drm_intel_bo bo;
 115
 116         atomic_t refcount;
 117         uint32_t gem_handle;
 118         const char *name;
 119
 120         /**
 121          * Kenel-assigned global name for this object
 122          */
 123         unsigned int global_name;
 124
 125         /**
 126          * Index of the buffer within the validation list while preparing a
 127          * batchbuffer execution.
 128          */
 129         int validate_index;
 130
 131         /**
 132          * Current tiling mode
 133          */
 134         uint32_t tiling_mode;
 135         uint32_t swizzle_mode;
 136         unsigned long stride;
 137
 138         time_t free_time;
 139
 140         /** Array passed to the DRM containing relocation information. */
 141         struct drm_i915_gem_relocation_entry *relocs;
 142         /**
 143          * Array of info structs corresponding to relocs[i].target_handle etc
 144          */
 145         drm_intel_reloc_target *reloc_target_info;
 146         /** Number of entries in relocs */
 147         int reloc_count;
 148         /** Mapped address for the buffer, saved across map/unmap cycles */
 149         void *mem_virtual;
 150         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 151         void *gtt_virtual;
 152
 153         /** BO cache list */
 154         drmMMListHead head;
 155
 156         /**
 157          * Boolean of whether this BO and its children have been included in
 158          * the current drm_intel_bufmgr_check_aperture_space() total.
 159          */
 160         char included_in_check_aperture;
 161
 162         /**
 163          * Boolean of whether this buffer has been used as a relocation
 164          * target and had its size accounted for, and thus can't have any
 165          * further relocations added to it.
 166          */
 167         char used_as_reloc_target;
 168
 169         /**
 170          * Boolean of whether we have encountered an error whilst building the relocation tree.
 171          */
 172         char has_error;
 173
 174         /**
 175          * Boolean of whether this buffer can be re-used
 176          */
 177         char reusable;
 178
 179         /**
 180          * Size in bytes of this buffer and its relocation descendents.
 181          *
 182          * Used to avoid costly tree walking in
 183          * drm_intel_bufmgr_check_aperture in the common case.
 184          */
 185         int reloc_tree_size;
 186
 187         /**
 188          * Number of potential fence registers required by this buffer and its
 189          * relocations.
 190          */
 191         int reloc_tree_fences;
 192 };
 193
 194 static unsigned int
 195 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 196
 197 static unsigned int
 198 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 199
 200 static int
 201 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 202                             uint32_t * swizzle_mode);
 203
 204 static int
 205 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 206                                      uint32_t tiling_mode,
 207                                      uint32_t stride);
 208
 209 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 210                                                       time_t time);
 211
 212 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 213
 214 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 215
 216 static unsigned long
 217 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 218                            uint32_t *tiling_mode)
 219 {
 220         unsigned long min_size, max_size;
 221         unsigned long i;
 222
 223         if (*tiling_mode == I915_TILING_NONE)
 224                 return size;
 225
 226         /* 965+ just need multiples of page size for tiling */
 227         if (bufmgr_gem->gen >= 4)
 228                 return ROUND_UP_TO(size, 4096);
 229
 230         /* Older chips need powers of two, of at least 512k or 1M */
 231         if (bufmgr_gem->gen == 3) {
 232                 min_size = 1024*1024;
 233                 max_size = 128*1024*1024;
 234         } else {
 235                 min_size = 512*1024;
 236                 max_size = 64*1024*1024;
 237         }
 238
 239         if (size > max_size) {
 240                 *tiling_mode = I915_TILING_NONE;
 241                 return size;
 242         }
 243
 244         for (i = min_size; i < size; i <<= 1)
 245                 ;
 246
 247         return i;
 248 }
 249
 250 /*
 251  * Round a given pitch up to the minimum required for X tiling on a
 252  * given chip.  We use 512 as the minimum to allow for a later tiling
 253  * change.
 254  */
 255 static unsigned long
 256 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 257                             unsigned long pitch, uint32_t *tiling_mode)
 258 {
 259         unsigned long tile_width;
 260         unsigned long i;
 261
 262         /* If untiled, then just align it so that we can do rendering
 263          * to it with the 3D engine.
 264          */
 265         if (*tiling_mode == I915_TILING_NONE)
 266                 return ALIGN(pitch, 64);
 267
 268         if (*tiling_mode == I915_TILING_X)
 269                 tile_width = 512;
 270         else
 271                 tile_width = 128;
 272
 273         /* 965 is flexible */
 274         if (bufmgr_gem->gen >= 4)
 275                 return ROUND_UP_TO(pitch, tile_width);
 276
 277         /* The older hardware has a maximum pitch of 8192 with tiled
 278          * surfaces, so fallback to untiled if it's too large.
 279          */
 280         if (pitch > 8192) {
 281                 *tiling_mode = I915_TILING_NONE;
 282                 return ALIGN(pitch, 64);
 283         }
 284
 285         /* Pre-965 needs power of two tile width */
 286         for (i = tile_width; i < pitch; i <<= 1)
 287                 ;
 288
 289         return i;
 290 }
 291
 292 static struct drm_intel_gem_bo_bucket *
 293 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 294                                  unsigned long size)
 295 {
 296         int i;
 297
 298         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 299                 struct drm_intel_gem_bo_bucket *bucket =
 300                     &bufmgr_gem->cache_bucket[i];
 301                 if (bucket->size >= size) {
 302                         return bucket;
 303                 }
 304         }
 305
 306         return NULL;
 307 }
 308
 309 static void
 310 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 311 {
 312         int i, j;
 313
 314         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 315                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 316                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 317
 318                 if (bo_gem->relocs == NULL) {
 319                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 320                             bo_gem->name);
 321                         continue;
 322                 }
 323
 324                 for (j = 0; j < bo_gem->reloc_count; j++) {
 325                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 326                         drm_intel_bo_gem *target_gem =
 327                             (drm_intel_bo_gem *) target_bo;
 328
 329                         DBG("%2d: %d (%s)@0x%08llx -> "
 330                             "%d (%s)@0x%08lx + 0x%08x\n",
 331                             i,
 332                             bo_gem->gem_handle, bo_gem->name,
 333                             (unsigned long long)bo_gem->relocs[j].offset,
 334                             target_gem->gem_handle,
 335                             target_gem->name,
 336                             target_bo->offset,
 337                             bo_gem->relocs[j].delta);
 338                 }
 339         }
 340 }
 341
 342 static inline void
 343 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 344 {
 345         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 346
 347         assert(atomic_read(&bo_gem->refcount) > 0);
 348         atomic_inc(&bo_gem->refcount);
 349 }
 350
 351 /**
 352  * Adds the given buffer to the list of buffers to be validated (moved into the
 353  * appropriate memory type) with the next batch submission.
 354  *
 355  * If a buffer is validated multiple times in a batch submission, it ends up
 356  * with the intersection of the memory type flags and the union of the
 357  * access flags.
 358  */
 359 static void
 360 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 361 {
 362         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 363         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 364         int index;
 365
 366         if (bo_gem->validate_index != -1)
 367                 return;
 368
 369         /* Extend the array of validation entries as necessary. */
 370         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 371                 int new_size = bufmgr_gem->exec_size * 2;
 372
 373                 if (new_size == 0)
 374                         new_size = 5;
 375
 376                 bufmgr_gem->exec_objects =
 377                     realloc(bufmgr_gem->exec_objects,
 378                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 379                 bufmgr_gem->exec_bos =
 380                     realloc(bufmgr_gem->exec_bos,
 381                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 382                 bufmgr_gem->exec_size = new_size;
 383         }
 384
 385         index = bufmgr_gem->exec_count;
 386         bo_gem->validate_index = index;
 387         /* Fill in array entry */
 388         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 389         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 390         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 391         bufmgr_gem->exec_objects[index].alignment = 0;
 392         bufmgr_gem->exec_objects[index].offset = 0;
 393         bufmgr_gem->exec_bos[index] = bo;
 394         bufmgr_gem->exec_count++;
 395 }
 396
 397 static void
 398 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 399 {
 400         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 401         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 402         int index;
 403
 404         if (bo_gem->validate_index != -1) {
 405                 if (need_fence)
 406                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 407                                 EXEC_OBJECT_NEEDS_FENCE;
 408                 return;
 409         }
 410
 411         /* Extend the array of validation entries as necessary. */
 412         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 413                 int new_size = bufmgr_gem->exec_size * 2;
 414
 415                 if (new_size == 0)
 416                         new_size = 5;
 417
 418                 bufmgr_gem->exec2_objects =
 419                         realloc(bufmgr_gem->exec2_objects,
 420                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 421                 bufmgr_gem->exec_bos =
 422                         realloc(bufmgr_gem->exec_bos,
 423                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 424                 bufmgr_gem->exec_size = new_size;
 425         }
 426
 427         index = bufmgr_gem->exec_count;
 428         bo_gem->validate_index = index;
 429         /* Fill in array entry */
 430         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 431         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 432         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 433         bufmgr_gem->exec2_objects[index].alignment = 0;
 434         bufmgr_gem->exec2_objects[index].offset = 0;
 435         bufmgr_gem->exec_bos[index] = bo;
 436         bufmgr_gem->exec2_objects[index].flags = 0;
 437         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 438         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 439         if (need_fence) {
 440                 bufmgr_gem->exec2_objects[index].flags |=
 441                         EXEC_OBJECT_NEEDS_FENCE;
 442         }
 443         bufmgr_gem->exec_count++;
 444 }
 445
 446 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 447         sizeof(uint32_t))
 448
 449 static void
 450 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 451                                       drm_intel_bo_gem *bo_gem)
 452 {
 453         int size;
 454
 455         assert(!bo_gem->used_as_reloc_target);
 456
 457         /* The older chipsets are far-less flexible in terms of tiling,
 458          * and require tiled buffer to be size aligned in the aperture.
 459          * This means that in the worst possible case we will need a hole
 460          * twice as large as the object in order for it to fit into the
 461          * aperture. Optimal packing is for wimps.
 462          */
 463         size = bo_gem->bo.size;
 464         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE)
 465                 size *= 2;
 466
 467         bo_gem->reloc_tree_size = size;
 468 }
 469
 470 static int
 471 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 472 {
 473         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 474         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 475         unsigned int max_relocs = bufmgr_gem->max_relocs;
 476
 477         if (bo->size / 4 < max_relocs)
 478                 max_relocs = bo->size / 4;
 479
 480         bo_gem->relocs = malloc(max_relocs *
 481                                 sizeof(struct drm_i915_gem_relocation_entry));
 482         bo_gem->reloc_target_info = malloc(max_relocs *
 483                                            sizeof(drm_intel_reloc_target));
 484         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 485                 bo_gem->has_error = 1;
 486
 487                 free (bo_gem->relocs);
 488                 bo_gem->relocs = NULL;
 489
 490                 free (bo_gem->reloc_target_info);
 491                 bo_gem->reloc_target_info = NULL;
 492
 493                 return 1;
 494         }
 495
 496         return 0;
 497 }
 498
 499 static int
 500 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 501 {
 502         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 503         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 504         struct drm_i915_gem_busy busy;
 505         int ret;
 506
 507         memset(&busy, 0, sizeof(busy));
 508         busy.handle = bo_gem->gem_handle;
 509
 510         do {
 511                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 512         } while (ret == -1 && errno == EINTR);
 513
 514         return (ret == 0 && busy.busy);
 515 }
 516
 517 static int
 518 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 519                                   drm_intel_bo_gem *bo_gem, int state)
 520 {
 521         struct drm_i915_gem_madvise madv;
 522
 523         madv.handle = bo_gem->gem_handle;
 524         madv.madv = state;
 525         madv.retained = 1;
 526         ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 527
 528         return madv.retained;
 529 }
 530
 531 static int
 532 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 533 {
 534         return drm_intel_gem_bo_madvise_internal
 535                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 536                  (drm_intel_bo_gem *) bo,
 537                  madv);
 538 }
 539
 540 /* drop the oldest entries that have been purged by the kernel */
 541 static void
 542 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 543                                     struct drm_intel_gem_bo_bucket *bucket)
 544 {
 545         while (!DRMLISTEMPTY(&bucket->head)) {
 546                 drm_intel_bo_gem *bo_gem;
 547
 548                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 549                                       bucket->head.next, head);
 550                 if (drm_intel_gem_bo_madvise_internal
 551                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 552                         break;
 553
 554                 DRMLISTDEL(&bo_gem->head);
 555                 drm_intel_gem_bo_free(&bo_gem->bo);
 556         }
 557 }
 558
 559 static drm_intel_bo *
 560 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 561                                 const char *name,
 562                                 unsigned long size,
 563                                 unsigned long flags,
 564                                 uint32_t tiling_mode,
 565                                 unsigned long stride)
 566 {
 567         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 568         drm_intel_bo_gem *bo_gem;
 569         unsigned int page_size = getpagesize();
 570         int ret;
 571         struct drm_intel_gem_bo_bucket *bucket;
 572         int alloc_from_cache;
 573         unsigned long bo_size;
 574         int for_render = 0;
 575
 576         if (flags & BO_ALLOC_FOR_RENDER)
 577                 for_render = 1;
 578
 579         /* Round the allocated size up to a power of two number of pages. */
 580         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 581
 582         /* If we don't have caching at this size, don't actually round the
 583          * allocation up.
 584          */
 585         if (bucket == NULL) {
 586                 bo_size = size;
 587                 if (bo_size < page_size)
 588                         bo_size = page_size;
 589         } else {
 590                 bo_size = bucket->size;
 591         }
 592
 593         pthread_mutex_lock(&bufmgr_gem->lock);
 594         /* Get a buffer out of the cache if available */
 595 retry:
 596         alloc_from_cache = 0;
 597         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 598                 if (for_render) {
 599                         /* Allocate new render-target BOs from the tail (MRU)
 600                          * of the list, as it will likely be hot in the GPU
 601                          * cache and in the aperture for us.
 602                          */
 603                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 604                                               bucket->head.prev, head);
 605                         DRMLISTDEL(&bo_gem->head);
 606                         alloc_from_cache = 1;
 607                 } else {
 608                         /* For non-render-target BOs (where we're probably
 609                          * going to map it first thing in order to fill it
 610                          * with data), check if the last BO in the cache is
 611                          * unbusy, and only reuse in that case. Otherwise,
 612                          * allocating a new buffer is probably faster than
 613                          * waiting for the GPU to finish.
 614                          */
 615                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 616                                               bucket->head.next, head);
 617                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 618                                 alloc_from_cache = 1;
 619                                 DRMLISTDEL(&bo_gem->head);
 620                         }
 621                 }
 622
 623                 if (alloc_from_cache) {
 624                         if (!drm_intel_gem_bo_madvise_internal
 625                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 626                                 drm_intel_gem_bo_free(&bo_gem->bo);
 627                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 628                                                                     bucket);
 629                                 goto retry;
 630                         }
 631
 632                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 633                                                                  tiling_mode,
 634                                                                  stride)) {
 635                                 drm_intel_gem_bo_free(&bo_gem->bo);
 636                                 goto retry;
 637                         }
 638                 }
 639         }
 640         pthread_mutex_unlock(&bufmgr_gem->lock);
 641
 642         if (!alloc_from_cache) {
 643                 struct drm_i915_gem_create create;
 644
 645                 bo_gem = calloc(1, sizeof(*bo_gem));
 646                 if (!bo_gem)
 647                         return NULL;
 648
 649                 bo_gem->bo.size = bo_size;
 650                 memset(&create, 0, sizeof(create));
 651                 create.size = bo_size;
 652
 653                 do {
 654                         ret = ioctl(bufmgr_gem->fd,
 655                                     DRM_IOCTL_I915_GEM_CREATE,
 656                                     &create);
 657                 } while (ret == -1 && errno == EINTR);
 658                 bo_gem->gem_handle = create.handle;
 659                 bo_gem->bo.handle = bo_gem->gem_handle;
 660                 if (ret != 0) {
 661                         free(bo_gem);
 662                         return NULL;
 663                 }
 664                 bo_gem->bo.bufmgr = bufmgr;
 665
 666                 bo_gem->tiling_mode = I915_TILING_NONE;
 667                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 668                 bo_gem->stride = 0;
 669
 670                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 671                                                          tiling_mode,
 672                                                          stride)) {
 673                     drm_intel_gem_bo_free(&bo_gem->bo);
 674                     return NULL;
 675                 }
 676         }
 677
 678         bo_gem->name = name;
 679         atomic_set(&bo_gem->refcount, 1);
 680         bo_gem->validate_index = -1;
 681         bo_gem->reloc_tree_fences = 0;
 682         bo_gem->used_as_reloc_target = 0;
 683         bo_gem->has_error = 0;
 684         bo_gem->reusable = 1;
 685
 686         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 687
 688         DBG("bo_create: buf %d (%s) %ldb\n",
 689             bo_gem->gem_handle, bo_gem->name, size);
 690
 691         return &bo_gem->bo;
 692 }
 693
 694 static drm_intel_bo *
 695 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 696                                   const char *name,
 697                                   unsigned long size,
 698                                   unsigned int alignment)
 699 {
 700         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 701                                                BO_ALLOC_FOR_RENDER,
 702                                                I915_TILING_NONE, 0);
 703 }
 704
 705 static drm_intel_bo *
 706 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 707                        const char *name,
 708                        unsigned long size,
 709                        unsigned int alignment)
 710 {
 711         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 712                                                I915_TILING_NONE, 0);
 713 }
 714
 715 static drm_intel_bo *
 716 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 717                              int x, int y, int cpp, uint32_t *tiling_mode,
 718                              unsigned long *pitch, unsigned long flags)
 719 {
 720         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 721         unsigned long size, stride;
 722         uint32_t tiling;
 723
 724         do {
 725                 unsigned long aligned_y;
 726
 727                 tiling = *tiling_mode;
 728
 729                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 730                  * so failure to align our height means that we won't allocate
 731                  * enough pages.
 732                  *
 733                  * If we're untiled, we still have to align to 2 rows high
 734                  * because the data port accesses 2x2 blocks even if the
 735                  * bottom row isn't to be rendered, so failure to align means
 736                  * we could walk off the end of the GTT and fault.  This is
 737                  * documented on 965, and may be the case on older chipsets
 738                  * too so we try to be careful.
 739                  */
 740                 aligned_y = y;
 741                 if (tiling == I915_TILING_NONE)
 742                         aligned_y = ALIGN(y, 2);
 743                 else if (tiling == I915_TILING_X)
 744                         aligned_y = ALIGN(y, 8);
 745                 else if (tiling == I915_TILING_Y)
 746                         aligned_y = ALIGN(y, 32);
 747
 748                 stride = x * cpp;
 749                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 750                 size = stride * aligned_y;
 751                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 752         } while (*tiling_mode != tiling);
 753         *pitch = stride;
 754
 755         if (tiling == I915_TILING_NONE)
 756                 stride = 0;
 757
 758         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 759                                                tiling, stride);
 760 }
 761
 762 /**
 763  * Returns a drm_intel_bo wrapping the given buffer object handle.
 764  *
 765  * This can be used when one application needs to pass a buffer object
 766  * to another.
 767  */
 768 drm_intel_bo *
 769 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 770                                   const char *name,
 771                                   unsigned int handle)
 772 {
 773         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 774         drm_intel_bo_gem *bo_gem;
 775         int ret;
 776         struct drm_gem_open open_arg;
 777         struct drm_i915_gem_get_tiling get_tiling;
 778
 779         bo_gem = calloc(1, sizeof(*bo_gem));
 780         if (!bo_gem)
 781                 return NULL;
 782
 783         memset(&open_arg, 0, sizeof(open_arg));
 784         open_arg.name = handle;
 785         do {
 786                 ret = ioctl(bufmgr_gem->fd,
 787                             DRM_IOCTL_GEM_OPEN,
 788                             &open_arg);
 789         } while (ret == -1 && errno == EINTR);
 790         if (ret != 0) {
 791                 fprintf(stderr, "Couldn't reference %s handle 0x%08x: %s\n",
 792                         name, handle, strerror(errno));
 793                 free(bo_gem);
 794                 return NULL;
 795         }
 796         bo_gem->bo.size = open_arg.size;
 797         bo_gem->bo.offset = 0;
 798         bo_gem->bo.virtual = NULL;
 799         bo_gem->bo.bufmgr = bufmgr;
 800         bo_gem->name = name;
 801         atomic_set(&bo_gem->refcount, 1);
 802         bo_gem->validate_index = -1;
 803         bo_gem->gem_handle = open_arg.handle;
 804         bo_gem->global_name = handle;
 805         bo_gem->reusable = 0;
 806
 807         memset(&get_tiling, 0, sizeof(get_tiling));
 808         get_tiling.handle = bo_gem->gem_handle;
 809         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_TILING, &get_tiling);
 810         if (ret != 0) {
 811                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 812                 return NULL;
 813         }
 814         bo_gem->tiling_mode = get_tiling.tiling_mode;
 815         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 816         /* XXX stride is unknown */
 817         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 818
 819         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 820
 821         return &bo_gem->bo;
 822 }
 823
 824 static void
 825 drm_intel_gem_bo_free(drm_intel_bo *bo)
 826 {
 827         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 828         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 829         struct drm_gem_close close;
 830         int ret;
 831
 832         if (bo_gem->mem_virtual)
 833                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 834         if (bo_gem->gtt_virtual)
 835                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 836
 837         /* Close this object */
 838         memset(&close, 0, sizeof(close));
 839         close.handle = bo_gem->gem_handle;
 840         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 841         if (ret != 0) {
 842                 fprintf(stderr,
 843                         "DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 844                         bo_gem->gem_handle, bo_gem->name, strerror(errno));
 845         }
 846         free(bo);
 847 }
 848
 849 /** Frees all cached buffers significantly older than @time. */
 850 static void
 851 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 852 {
 853         int i;
 854
 855         if (bufmgr_gem->time == time)
 856                 return;
 857
 858         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 859                 struct drm_intel_gem_bo_bucket *bucket =
 860                     &bufmgr_gem->cache_bucket[i];
 861
 862                 while (!DRMLISTEMPTY(&bucket->head)) {
 863                         drm_intel_bo_gem *bo_gem;
 864
 865                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 866                                               bucket->head.next, head);
 867                         if (time - bo_gem->free_time <= 1)
 868                                 break;
 869
 870                         DRMLISTDEL(&bo_gem->head);
 871
 872                         drm_intel_gem_bo_free(&bo_gem->bo);
 873                 }
 874         }
 875
 876         bufmgr_gem->time = time;
 877 }
 878
 879 static void
 880 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 881 {
 882         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 883         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 884         struct drm_intel_gem_bo_bucket *bucket;
 885         int i;
 886
 887         /* Unreference all the target buffers */
 888         for (i = 0; i < bo_gem->reloc_count; i++) {
 889                 if (bo_gem->reloc_target_info[i].bo != bo) {
 890                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 891                                                                   reloc_target_info[i].bo,
 892                                                                   time);
 893                 }
 894         }
 895         bo_gem->reloc_count = 0;
 896         bo_gem->used_as_reloc_target = 0;
 897
 898         DBG("bo_unreference final: %d (%s)\n",
 899             bo_gem->gem_handle, bo_gem->name);
 900
 901         /* release memory associated with this object */
 902         if (bo_gem->reloc_target_info) {
 903                 free(bo_gem->reloc_target_info);
 904                 bo_gem->reloc_target_info = NULL;
 905         }
 906         if (bo_gem->relocs) {
 907                 free(bo_gem->relocs);
 908                 bo_gem->relocs = NULL;
 909         }
 910
 911         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 912         /* Put the buffer into our internal cache for reuse if we can. */
 913         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 914             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 915                                               I915_MADV_DONTNEED)) {
 916                 bo_gem->free_time = time;
 917
 918                 bo_gem->name = NULL;
 919                 bo_gem->validate_index = -1;
 920
 921                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 922         } else {
 923                 drm_intel_gem_bo_free(bo);
 924         }
 925 }
 926
 927 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 928                                                       time_t time)
 929 {
 930         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 931
 932         assert(atomic_read(&bo_gem->refcount) > 0);
 933         if (atomic_dec_and_test(&bo_gem->refcount))
 934                 drm_intel_gem_bo_unreference_final(bo, time);
 935 }
 936
 937 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 938 {
 939         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 940
 941         assert(atomic_read(&bo_gem->refcount) > 0);
 942         if (atomic_dec_and_test(&bo_gem->refcount)) {
 943                 drm_intel_bufmgr_gem *bufmgr_gem =
 944                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 945                 struct timespec time;
 946
 947                 clock_gettime(CLOCK_MONOTONIC, &time);
 948
 949                 pthread_mutex_lock(&bufmgr_gem->lock);
 950                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 951                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 952                 pthread_mutex_unlock(&bufmgr_gem->lock);
 953         }
 954 }
 955
 956 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 957 {
 958         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 959         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 960         struct drm_i915_gem_set_domain set_domain;
 961         int ret;
 962
 963         pthread_mutex_lock(&bufmgr_gem->lock);
 964
 965         /* Allow recursive mapping. Mesa may recursively map buffers with
 966          * nested display loops.
 967          */
 968         if (!bo_gem->mem_virtual) {
 969                 struct drm_i915_gem_mmap mmap_arg;
 970
 971                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 972
 973                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 974                 mmap_arg.handle = bo_gem->gem_handle;
 975                 mmap_arg.offset = 0;
 976                 mmap_arg.size = bo->size;
 977                 do {
 978                         ret = ioctl(bufmgr_gem->fd,
 979                                     DRM_IOCTL_I915_GEM_MMAP,
 980                                     &mmap_arg);
 981                 } while (ret == -1 && errno == EINTR);
 982                 if (ret != 0) {
 983                         ret = -errno;
 984                         fprintf(stderr,
 985                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
 986                                 __FILE__, __LINE__, bo_gem->gem_handle,
 987                                 bo_gem->name, strerror(errno));
 988                         pthread_mutex_unlock(&bufmgr_gem->lock);
 989                         return ret;
 990                 }
 991                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 992         }
 993         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 994             bo_gem->mem_virtual);
 995         bo->virtual = bo_gem->mem_virtual;
 996
 997         set_domain.handle = bo_gem->gem_handle;
 998         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 999         if (write_enable)
1000                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1001         else
1002                 set_domain.write_domain = 0;
1003         do {
1004                 ret = ioctl(bufmgr_gem->fd,
1005                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1006                             &set_domain);
1007         } while (ret == -1 && errno == EINTR);
1008         if (ret != 0) {
1009                 ret = -errno;
1010                 fprintf(stderr, "%s:%d: Error setting to CPU domain %d: %s\n",
1011                         __FILE__, __LINE__, bo_gem->gem_handle,
1012                         strerror(errno));
1013                 pthread_mutex_unlock(&bufmgr_gem->lock);
1014                 return ret;
1015         }
1016
1017         pthread_mutex_unlock(&bufmgr_gem->lock);
1018
1019         return 0;
1020 }
1021
1022 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1023 {
1024         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1025         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1026         struct drm_i915_gem_set_domain set_domain;
1027         int ret;
1028
1029         pthread_mutex_lock(&bufmgr_gem->lock);
1030
1031         /* Get a mapping of the buffer if we haven't before. */
1032         if (bo_gem->gtt_virtual == NULL) {
1033                 struct drm_i915_gem_mmap_gtt mmap_arg;
1034
1035                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1036                     bo_gem->name);
1037
1038                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1039                 mmap_arg.handle = bo_gem->gem_handle;
1040
1041                 /* Get the fake offset back... */
1042                 do {
1043                         ret = ioctl(bufmgr_gem->fd,
1044                                     DRM_IOCTL_I915_GEM_MMAP_GTT,
1045                                     &mmap_arg);
1046                 } while (ret == -1 && errno == EINTR);
1047                 if (ret != 0) {
1048                         ret = -errno;
1049                         fprintf(stderr,
1050                                 "%s:%d: Error preparing buffer map %d (%s): %s .\n",
1051                                 __FILE__, __LINE__,
1052                                 bo_gem->gem_handle, bo_gem->name,
1053                                 strerror(errno));
1054                         pthread_mutex_unlock(&bufmgr_gem->lock);
1055                         return ret;
1056                 }
1057
1058                 /* and mmap it */
1059                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1060                                            MAP_SHARED, bufmgr_gem->fd,
1061                                            mmap_arg.offset);
1062                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1063                         bo_gem->gtt_virtual = NULL;
1064                         ret = -errno;
1065                         fprintf(stderr,
1066                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
1067                                 __FILE__, __LINE__,
1068                                 bo_gem->gem_handle, bo_gem->name,
1069                                 strerror(errno));
1070                         pthread_mutex_unlock(&bufmgr_gem->lock);
1071                         return ret;
1072                 }
1073         }
1074
1075         bo->virtual = bo_gem->gtt_virtual;
1076
1077         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1078             bo_gem->gtt_virtual);
1079
1080         /* Now move it to the GTT domain so that the CPU caches are flushed */
1081         set_domain.handle = bo_gem->gem_handle;
1082         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1083         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1084         do {
1085                 ret = ioctl(bufmgr_gem->fd,
1086                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1087                             &set_domain);
1088         } while (ret == -1 && errno == EINTR);
1089
1090         if (ret != 0) {
1091                 ret = -errno;
1092                 fprintf(stderr, "%s:%d: Error setting domain %d: %s\n",
1093                         __FILE__, __LINE__, bo_gem->gem_handle,
1094                         strerror(errno));
1095         }
1096
1097         pthread_mutex_unlock(&bufmgr_gem->lock);
1098
1099         return ret;
1100 }
1101
1102 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1103 {
1104         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1105         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1106         int ret = 0;
1107
1108         if (bo == NULL)
1109                 return 0;
1110
1111         assert(bo_gem->gtt_virtual != NULL);
1112
1113         pthread_mutex_lock(&bufmgr_gem->lock);
1114         bo->virtual = NULL;
1115         pthread_mutex_unlock(&bufmgr_gem->lock);
1116
1117         return ret;
1118 }
1119
1120 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1121 {
1122         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1123         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1124         struct drm_i915_gem_sw_finish sw_finish;
1125         int ret;
1126
1127         if (bo == NULL)
1128                 return 0;
1129
1130         assert(bo_gem->mem_virtual != NULL);
1131
1132         pthread_mutex_lock(&bufmgr_gem->lock);
1133
1134         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1135          * results show up in a timely manner.
1136          */
1137         sw_finish.handle = bo_gem->gem_handle;
1138         do {
1139                 ret = ioctl(bufmgr_gem->fd,
1140                             DRM_IOCTL_I915_GEM_SW_FINISH,
1141                             &sw_finish);
1142         } while (ret == -1 && errno == EINTR);
1143         ret = ret == -1 ? -errno : 0;
1144
1145         bo->virtual = NULL;
1146         pthread_mutex_unlock(&bufmgr_gem->lock);
1147
1148         return ret;
1149 }
1150
1151 static int
1152 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1153                          unsigned long size, const void *data)
1154 {
1155         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1156         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1157         struct drm_i915_gem_pwrite pwrite;
1158         int ret;
1159
1160         memset(&pwrite, 0, sizeof(pwrite));
1161         pwrite.handle = bo_gem->gem_handle;
1162         pwrite.offset = offset;
1163         pwrite.size = size;
1164         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1165         do {
1166                 ret = ioctl(bufmgr_gem->fd,
1167                             DRM_IOCTL_I915_GEM_PWRITE,
1168                             &pwrite);
1169         } while (ret == -1 && errno == EINTR);
1170         if (ret != 0) {
1171                 ret = -errno;
1172                 fprintf(stderr,
1173                         "%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1174                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1175                         (int)size, strerror(errno));
1176         }
1177
1178         return ret;
1179 }
1180
1181 static int
1182 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1183 {
1184         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1185         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1186         int ret;
1187
1188         get_pipe_from_crtc_id.crtc_id = crtc_id;
1189         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1190                     &get_pipe_from_crtc_id);
1191         if (ret != 0) {
1192                 /* We return -1 here to signal that we don't
1193                  * know which pipe is associated with this crtc.
1194                  * This lets the caller know that this information
1195                  * isn't available; using the wrong pipe for
1196                  * vblank waiting can cause the chipset to lock up
1197                  */
1198                 return -1;
1199         }
1200
1201         return get_pipe_from_crtc_id.pipe;
1202 }
1203
1204 static int
1205 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1206                              unsigned long size, void *data)
1207 {
1208         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1209         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1210         struct drm_i915_gem_pread pread;
1211         int ret;
1212
1213         memset(&pread, 0, sizeof(pread));
1214         pread.handle = bo_gem->gem_handle;
1215         pread.offset = offset;
1216         pread.size = size;
1217         pread.data_ptr = (uint64_t) (uintptr_t) data;
1218         do {
1219                 ret = ioctl(bufmgr_gem->fd,
1220                             DRM_IOCTL_I915_GEM_PREAD,
1221                             &pread);
1222         } while (ret == -1 && errno == EINTR);
1223         if (ret != 0) {
1224                 ret = -errno;
1225                 fprintf(stderr,
1226                         "%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1227                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1228                         (int)size, strerror(errno));
1229         }
1230
1231         return ret;
1232 }
1233
1234 /** Waits for all GPU rendering to the object to have completed. */
1235 static void
1236 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1237 {
1238         drm_intel_gem_bo_start_gtt_access(bo, 0);
1239 }
1240
1241 /**
1242  * Sets the object to the GTT read and possibly write domain, used by the X
1243  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1244  *
1245  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1246  * can do tiled pixmaps this way.
1247  */
1248 void
1249 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1250 {
1251         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1252         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1253         struct drm_i915_gem_set_domain set_domain;
1254         int ret;
1255
1256         set_domain.handle = bo_gem->gem_handle;
1257         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1258         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1259         do {
1260                 ret = ioctl(bufmgr_gem->fd,
1261                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1262                             &set_domain);
1263         } while (ret == -1 && errno == EINTR);
1264         if (ret != 0) {
1265                 fprintf(stderr,
1266                         "%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1267                         __FILE__, __LINE__, bo_gem->gem_handle,
1268                         set_domain.read_domains, set_domain.write_domain,
1269                         strerror(errno));
1270         }
1271 }
1272
1273 static void
1274 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1275 {
1276         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1277         int i;
1278
1279         free(bufmgr_gem->exec2_objects);
1280         free(bufmgr_gem->exec_objects);
1281         free(bufmgr_gem->exec_bos);
1282
1283         pthread_mutex_destroy(&bufmgr_gem->lock);
1284
1285         /* Free any cached buffer objects we were going to reuse */
1286         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1287                 struct drm_intel_gem_bo_bucket *bucket =
1288                     &bufmgr_gem->cache_bucket[i];
1289                 drm_intel_bo_gem *bo_gem;
1290
1291                 while (!DRMLISTEMPTY(&bucket->head)) {
1292                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1293                                               bucket->head.next, head);
1294                         DRMLISTDEL(&bo_gem->head);
1295
1296                         drm_intel_gem_bo_free(&bo_gem->bo);
1297                 }
1298         }
1299
1300         free(bufmgr);
1301 }
1302
1303 /**
1304  * Adds the target buffer to the validation list and adds the relocation
1305  * to the reloc_buffer's relocation list.
1306  *
1307  * The relocation entry at the given offset must already contain the
1308  * precomputed relocation value, because the kernel will optimize out
1309  * the relocation entry write when the buffer hasn't moved from the
1310  * last known offset in target_bo.
1311  */
1312 static int
1313 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1314                  drm_intel_bo *target_bo, uint32_t target_offset,
1315                  uint32_t read_domains, uint32_t write_domain,
1316                  int need_fence)
1317 {
1318         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1319         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1320         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1321
1322         if (bo_gem->has_error)
1323                 return -ENOMEM;
1324
1325         if (target_bo_gem->has_error) {
1326                 bo_gem->has_error = 1;
1327                 return -ENOMEM;
1328         }
1329
1330         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1331                 need_fence = 0;
1332
1333         /* We never use HW fences for rendering on 965+ */
1334         if (bufmgr_gem->gen >= 4)
1335                 need_fence = 0;
1336
1337         /* Create a new relocation list if needed */
1338         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1339                 return -ENOMEM;
1340
1341         /* Check overflow */
1342         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1343
1344         /* Check args */
1345         assert(offset <= bo->size - 4);
1346         assert((write_domain & (write_domain - 1)) == 0);
1347
1348         /* Make sure that we're not adding a reloc to something whose size has
1349          * already been accounted for.
1350          */
1351         assert(!bo_gem->used_as_reloc_target);
1352         if (target_bo_gem != bo_gem) {
1353                 target_bo_gem->used_as_reloc_target = 1;
1354                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1355         }
1356         /* An object needing a fence is a tiled buffer, so it won't have
1357          * relocs to other buffers.
1358          */
1359         if (need_fence)
1360                 target_bo_gem->reloc_tree_fences = 1;
1361         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1362
1363         /* Flag the target to disallow further relocations in it. */
1364
1365         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1366         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1367         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1368             target_bo_gem->gem_handle;
1369         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1370         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1371         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1372
1373         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1374         if (target_bo != bo)
1375                 drm_intel_gem_bo_reference(target_bo);
1376         if (need_fence)
1377                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1378                         DRM_INTEL_RELOC_FENCE;
1379         else
1380                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1381
1382         bo_gem->reloc_count++;
1383
1384         return 0;
1385 }
1386
1387 static int
1388 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1389                             drm_intel_bo *target_bo, uint32_t target_offset,
1390                             uint32_t read_domains, uint32_t write_domain)
1391 {
1392         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1393
1394         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1395                                 read_domains, write_domain,
1396                                 !bufmgr_gem->fenced_relocs);
1397 }
1398
1399 static int
1400 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1401                                   drm_intel_bo *target_bo,
1402                                   uint32_t target_offset,
1403                                   uint32_t read_domains, uint32_t write_domain)
1404 {
1405         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1406                                 read_domains, write_domain, 1);
1407 }
1408
1409 /**
1410  * Walk the tree of relocations rooted at BO and accumulate the list of
1411  * validations to be performed and update the relocation buffers with
1412  * index values into the validation list.
1413  */
1414 static void
1415 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1416 {
1417         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1418         int i;
1419
1420         if (bo_gem->relocs == NULL)
1421                 return;
1422
1423         for (i = 0; i < bo_gem->reloc_count; i++) {
1424                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1425
1426                 if (target_bo == bo)
1427                         continue;
1428
1429                 /* Continue walking the tree depth-first. */
1430                 drm_intel_gem_bo_process_reloc(target_bo);
1431
1432                 /* Add the target to the validate list */
1433                 drm_intel_add_validate_buffer(target_bo);
1434         }
1435 }
1436
1437 static void
1438 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1439 {
1440         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1441         int i;
1442
1443         if (bo_gem->relocs == NULL)
1444                 return;
1445
1446         for (i = 0; i < bo_gem->reloc_count; i++) {
1447                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1448                 int need_fence;
1449
1450                 if (target_bo == bo)
1451                         continue;
1452
1453                 /* Continue walking the tree depth-first. */
1454                 drm_intel_gem_bo_process_reloc2(target_bo);
1455
1456                 need_fence = (bo_gem->reloc_target_info[i].flags &
1457                               DRM_INTEL_RELOC_FENCE);
1458
1459                 /* Add the target to the validate list */
1460                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1461         }
1462 }
1463
1464
1465 static void
1466 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1467 {
1468         int i;
1469
1470         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1471                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1472                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1473
1474                 /* Update the buffer offset */
1475                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1476                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1477                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1478                             (unsigned long long)bufmgr_gem->exec_objects[i].
1479                             offset);
1480                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1481                 }
1482         }
1483 }
1484
1485 static void
1486 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1487 {
1488         int i;
1489
1490         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1491                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1492                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1493
1494                 /* Update the buffer offset */
1495                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1496                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1497                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1498                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1499                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1500                 }
1501         }
1502 }
1503
1504 static int
1505 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1506                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1507 {
1508         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1509         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1510         struct drm_i915_gem_execbuffer execbuf;
1511         int ret, i;
1512
1513         if (bo_gem->has_error)
1514                 return -ENOMEM;
1515
1516         pthread_mutex_lock(&bufmgr_gem->lock);
1517         /* Update indices and set up the validate list. */
1518         drm_intel_gem_bo_process_reloc(bo);
1519
1520         /* Add the batch buffer to the validation list.  There are no
1521          * relocations pointing to it.
1522          */
1523         drm_intel_add_validate_buffer(bo);
1524
1525         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1526         execbuf.buffer_count = bufmgr_gem->exec_count;
1527         execbuf.batch_start_offset = 0;
1528         execbuf.batch_len = used;
1529         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1530         execbuf.num_cliprects = num_cliprects;
1531         execbuf.DR1 = 0;
1532         execbuf.DR4 = DR4;
1533
1534         do {
1535                 ret = ioctl(bufmgr_gem->fd,
1536                             DRM_IOCTL_I915_GEM_EXECBUFFER,
1537                             &execbuf);
1538         } while (ret != 0 && errno == EINTR);
1539
1540         if (ret != 0) {
1541                 ret = -errno;
1542                 if (errno == ENOSPC) {
1543                         fprintf(stderr,
1544                                 "Execbuffer fails to pin. "
1545                                 "Estimate: %u. Actual: %u. Available: %u\n",
1546                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1547                                                                    bufmgr_gem->
1548                                                                    exec_count),
1549                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1550                                                                   bufmgr_gem->
1551                                                                   exec_count),
1552                                 (unsigned int)bufmgr_gem->gtt_size);
1553                 }
1554         }
1555         drm_intel_update_buffer_offsets(bufmgr_gem);
1556
1557         if (bufmgr_gem->bufmgr.debug)
1558                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1559
1560         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1561                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1562                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1563
1564                 /* Disconnect the buffer from the validate list */
1565                 bo_gem->validate_index = -1;
1566                 bufmgr_gem->exec_bos[i] = NULL;
1567         }
1568         bufmgr_gem->exec_count = 0;
1569         pthread_mutex_unlock(&bufmgr_gem->lock);
1570
1571         return ret;
1572 }
1573
1574 static int
1575 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1576                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1577                         int ring_flag)
1578 {
1579         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1580         struct drm_i915_gem_execbuffer2 execbuf;
1581         int ret, i;
1582
1583         if ((ring_flag != I915_EXEC_RENDER) && (ring_flag != I915_EXEC_BSD))
1584                 return -EINVAL;
1585
1586         pthread_mutex_lock(&bufmgr_gem->lock);
1587         /* Update indices and set up the validate list. */
1588         drm_intel_gem_bo_process_reloc2(bo);
1589
1590         /* Add the batch buffer to the validation list.  There are no relocations
1591          * pointing to it.
1592          */
1593         drm_intel_add_validate_buffer2(bo, 0);
1594
1595         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1596         execbuf.buffer_count = bufmgr_gem->exec_count;
1597         execbuf.batch_start_offset = 0;
1598         execbuf.batch_len = used;
1599         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1600         execbuf.num_cliprects = num_cliprects;
1601         execbuf.DR1 = 0;
1602         execbuf.DR4 = DR4;
1603         execbuf.flags = ring_flag;
1604         execbuf.rsvd1 = 0;
1605         execbuf.rsvd2 = 0;
1606
1607         do {
1608                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_EXECBUFFER2,
1609                             &execbuf);
1610         } while (ret != 0 && errno == EINTR);
1611
1612         if (ret != 0) {
1613                 ret = -errno;
1614                 if (ret == -ENOSPC) {
1615                         fprintf(stderr,
1616                                 "Execbuffer fails to pin. "
1617                                 "Estimate: %u. Actual: %u. Available: %u\n",
1618                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1619                                                                    bufmgr_gem->exec_count),
1620                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1621                                                                   bufmgr_gem->exec_count),
1622                                 (unsigned int) bufmgr_gem->gtt_size);
1623                 }
1624         }
1625         drm_intel_update_buffer_offsets2(bufmgr_gem);
1626
1627         if (bufmgr_gem->bufmgr.debug)
1628                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1629
1630         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1631                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1632                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1633
1634                 /* Disconnect the buffer from the validate list */
1635                 bo_gem->validate_index = -1;
1636                 bufmgr_gem->exec_bos[i] = NULL;
1637         }
1638         bufmgr_gem->exec_count = 0;
1639         pthread_mutex_unlock(&bufmgr_gem->lock);
1640
1641         return ret;
1642 }
1643
1644 static int
1645 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1646                        drm_clip_rect_t *cliprects, int num_cliprects,
1647                        int DR4)
1648 {
1649         return drm_intel_gem_bo_mrb_exec2(bo, used,
1650                                         cliprects, num_cliprects, DR4,
1651                                         I915_EXEC_RENDER);
1652 }
1653
1654 static int
1655 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1656 {
1657         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1658         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1659         struct drm_i915_gem_pin pin;
1660         int ret;
1661
1662         memset(&pin, 0, sizeof(pin));
1663         pin.handle = bo_gem->gem_handle;
1664         pin.alignment = alignment;
1665
1666         do {
1667                 ret = ioctl(bufmgr_gem->fd,
1668                             DRM_IOCTL_I915_GEM_PIN,
1669                             &pin);
1670         } while (ret == -1 && errno == EINTR);
1671
1672         if (ret != 0)
1673                 return -errno;
1674
1675         bo->offset = pin.offset;
1676         return 0;
1677 }
1678
1679 static int
1680 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1681 {
1682         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1683         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1684         struct drm_i915_gem_unpin unpin;
1685         int ret;
1686
1687         memset(&unpin, 0, sizeof(unpin));
1688         unpin.handle = bo_gem->gem_handle;
1689
1690         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1691         if (ret != 0)
1692                 return -errno;
1693
1694         return 0;
1695 }
1696
1697 static int
1698 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1699                                      uint32_t tiling_mode,
1700                                      uint32_t stride)
1701 {
1702         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1703         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1704         struct drm_i915_gem_set_tiling set_tiling;
1705         int ret;
1706
1707         if (bo_gem->global_name == 0 &&
1708             tiling_mode == bo_gem->tiling_mode &&
1709             stride == bo_gem->stride)
1710                 return 0;
1711
1712         memset(&set_tiling, 0, sizeof(set_tiling));
1713         do {
1714                 set_tiling.handle = bo_gem->gem_handle;
1715                 set_tiling.tiling_mode = tiling_mode;
1716                 set_tiling.stride = stride;
1717
1718                 ret = ioctl(bufmgr_gem->fd,
1719                             DRM_IOCTL_I915_GEM_SET_TILING,
1720                             &set_tiling);
1721         } while (ret == -1 && errno == EINTR);
1722         if (ret == -1)
1723                 return -errno;
1724
1725         bo_gem->tiling_mode = set_tiling.tiling_mode;
1726         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1727         bo_gem->stride = set_tiling.stride;
1728         return 0;
1729 }
1730
1731 static int
1732 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1733                             uint32_t stride)
1734 {
1735         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1736         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1737         int ret;
1738
1739         /* Linear buffers have no stride. By ensuring that we only ever use
1740          * stride 0 with linear buffers, we simplify our code.
1741          */
1742         if (*tiling_mode == I915_TILING_NONE)
1743                 stride = 0;
1744
1745         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1746         if (ret == 0)
1747                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1748
1749         *tiling_mode = bo_gem->tiling_mode;
1750         return ret;
1751 }
1752
1753 static int
1754 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1755                             uint32_t * swizzle_mode)
1756 {
1757         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1758
1759         *tiling_mode = bo_gem->tiling_mode;
1760         *swizzle_mode = bo_gem->swizzle_mode;
1761         return 0;
1762 }
1763
1764 static int
1765 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1766 {
1767         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1768         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1769         struct drm_gem_flink flink;
1770         int ret;
1771
1772         if (!bo_gem->global_name) {
1773                 memset(&flink, 0, sizeof(flink));
1774                 flink.handle = bo_gem->gem_handle;
1775
1776                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1777                 if (ret != 0)
1778                         return -errno;
1779                 bo_gem->global_name = flink.name;
1780                 bo_gem->reusable = 0;
1781         }
1782
1783         *name = bo_gem->global_name;
1784         return 0;
1785 }
1786
1787 /**
1788  * Enables unlimited caching of buffer objects for reuse.
1789  *
1790  * This is potentially very memory expensive, as the cache at each bucket
1791  * size is only bounded by how many buffers of that size we've managed to have
1792  * in flight at once.
1793  */
1794 void
1795 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1796 {
1797         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1798
1799         bufmgr_gem->bo_reuse = 1;
1800 }
1801
1802 /**
1803  * Enable use of fenced reloc type.
1804  *
1805  * New code should enable this to avoid unnecessary fence register
1806  * allocation.  If this option is not enabled, all relocs will have fence
1807  * register allocated.
1808  */
1809 void
1810 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1811 {
1812         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1813
1814         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1815                 bufmgr_gem->fenced_relocs = 1;
1816 }
1817
1818 /**
1819  * Return the additional aperture space required by the tree of buffer objects
1820  * rooted at bo.
1821  */
1822 static int
1823 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1824 {
1825         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1826         int i;
1827         int total = 0;
1828
1829         if (bo == NULL || bo_gem->included_in_check_aperture)
1830                 return 0;
1831
1832         total += bo->size;
1833         bo_gem->included_in_check_aperture = 1;
1834
1835         for (i = 0; i < bo_gem->reloc_count; i++)
1836                 total +=
1837                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1838                                                         reloc_target_info[i].bo);
1839
1840         return total;
1841 }
1842
1843 /**
1844  * Count the number of buffers in this list that need a fence reg
1845  *
1846  * If the count is greater than the number of available regs, we'll have
1847  * to ask the caller to resubmit a batch with fewer tiled buffers.
1848  *
1849  * This function over-counts if the same buffer is used multiple times.
1850  */
1851 static unsigned int
1852 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1853 {
1854         int i;
1855         unsigned int total = 0;
1856
1857         for (i = 0; i < count; i++) {
1858                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1859
1860                 if (bo_gem == NULL)
1861                         continue;
1862
1863                 total += bo_gem->reloc_tree_fences;
1864         }
1865         return total;
1866 }
1867
1868 /**
1869  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1870  * for the next drm_intel_bufmgr_check_aperture_space() call.
1871  */
1872 static void
1873 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1874 {
1875         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1876         int i;
1877
1878         if (bo == NULL || !bo_gem->included_in_check_aperture)
1879                 return;
1880
1881         bo_gem->included_in_check_aperture = 0;
1882
1883         for (i = 0; i < bo_gem->reloc_count; i++)
1884                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1885                                                            reloc_target_info[i].bo);
1886 }
1887
1888 /**
1889  * Return a conservative estimate for the amount of aperture required
1890  * for a collection of buffers. This may double-count some buffers.
1891  */
1892 static unsigned int
1893 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1894 {
1895         int i;
1896         unsigned int total = 0;
1897
1898         for (i = 0; i < count; i++) {
1899                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1900                 if (bo_gem != NULL)
1901                         total += bo_gem->reloc_tree_size;
1902         }
1903         return total;
1904 }
1905
1906 /**
1907  * Return the amount of aperture needed for a collection of buffers.
1908  * This avoids double counting any buffers, at the cost of looking
1909  * at every buffer in the set.
1910  */
1911 static unsigned int
1912 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1913 {
1914         int i;
1915         unsigned int total = 0;
1916
1917         for (i = 0; i < count; i++) {
1918                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1919                 /* For the first buffer object in the array, we get an
1920                  * accurate count back for its reloc_tree size (since nothing
1921                  * had been flagged as being counted yet).  We can save that
1922                  * value out as a more conservative reloc_tree_size that
1923                  * avoids double-counting target buffers.  Since the first
1924                  * buffer happens to usually be the batch buffer in our
1925                  * callers, this can pull us back from doing the tree
1926                  * walk on every new batch emit.
1927                  */
1928                 if (i == 0) {
1929                         drm_intel_bo_gem *bo_gem =
1930                             (drm_intel_bo_gem *) bo_array[i];
1931                         bo_gem->reloc_tree_size = total;
1932                 }
1933         }
1934
1935         for (i = 0; i < count; i++)
1936                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1937         return total;
1938 }
1939
1940 /**
1941  * Return -1 if the batchbuffer should be flushed before attempting to
1942  * emit rendering referencing the buffers pointed to by bo_array.
1943  *
1944  * This is required because if we try to emit a batchbuffer with relocations
1945  * to a tree of buffers that won't simultaneously fit in the aperture,
1946  * the rendering will return an error at a point where the software is not
1947  * prepared to recover from it.
1948  *
1949  * However, we also want to emit the batchbuffer significantly before we reach
1950  * the limit, as a series of batchbuffers each of which references buffers
1951  * covering almost all of the aperture means that at each emit we end up
1952  * waiting to evict a buffer from the last rendering, and we get synchronous
1953  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1954  * get better parallelism.
1955  */
1956 static int
1957 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1958 {
1959         drm_intel_bufmgr_gem *bufmgr_gem =
1960             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1961         unsigned int total = 0;
1962         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1963         int total_fences;
1964
1965         /* Check for fence reg constraints if necessary */
1966         if (bufmgr_gem->available_fences) {
1967                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1968                 if (total_fences > bufmgr_gem->available_fences)
1969                         return -ENOSPC;
1970         }
1971
1972         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1973
1974         if (total > threshold)
1975                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1976
1977         if (total > threshold) {
1978                 DBG("check_space: overflowed available aperture, "
1979                     "%dkb vs %dkb\n",
1980                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1981                 return -ENOSPC;
1982         } else {
1983                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1984                     (int)bufmgr_gem->gtt_size / 1024);
1985                 return 0;
1986         }
1987 }
1988
1989 /*
1990  * Disable buffer reuse for objects which are shared with the kernel
1991  * as scanout buffers
1992  */
1993 static int
1994 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1995 {
1996         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1997
1998         bo_gem->reusable = 0;
1999         return 0;
2000 }
2001
2002 static int
2003 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2004 {
2005         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2006
2007         return bo_gem->reusable;
2008 }
2009
2010 static int
2011 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2012 {
2013         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2014         int i;
2015
2016         for (i = 0; i < bo_gem->reloc_count; i++) {
2017                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2018                         return 1;
2019                 if (bo == bo_gem->reloc_target_info[i].bo)
2020                         continue;
2021                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2022                                                 target_bo))
2023                         return 1;
2024         }
2025
2026         return 0;
2027 }
2028
2029 /** Return true if target_bo is referenced by bo's relocation tree. */
2030 static int
2031 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2032 {
2033         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2034
2035         if (bo == NULL || target_bo == NULL)
2036                 return 0;
2037         if (target_bo_gem->used_as_reloc_target)
2038                 return _drm_intel_gem_bo_references(bo, target_bo);
2039         return 0;
2040 }
2041
2042 static void
2043 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2044 {
2045         unsigned int i = bufmgr_gem->num_buckets;
2046
2047         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2048
2049         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2050         bufmgr_gem->cache_bucket[i].size = size;
2051         bufmgr_gem->num_buckets++;
2052 }
2053
2054 static void
2055 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2056 {
2057         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2058
2059         /* OK, so power of two buckets was too wasteful of memory.
2060          * Give 3 other sizes between each power of two, to hopefully
2061          * cover things accurately enough.  (The alternative is
2062          * probably to just go for exact matching of sizes, and assume
2063          * that for things like composited window resize the tiled
2064          * width/height alignment and rounding of sizes to pages will
2065          * get us useful cache hit rates anyway)
2066          */
2067         add_bucket(bufmgr_gem, 4096);
2068         add_bucket(bufmgr_gem, 4096 * 2);
2069         add_bucket(bufmgr_gem, 4096 * 3);
2070
2071         /* Initialize the linked lists for BO reuse cache. */
2072         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2073                 add_bucket(bufmgr_gem, size);
2074
2075                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2076                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2077                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2078         }
2079 }
2080
2081 /**
2082  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2083  * and manage map buffer objections.
2084  *
2085  * \param fd File descriptor of the opened DRM device.
2086  */
2087 drm_intel_bufmgr *
2088 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2089 {
2090         drm_intel_bufmgr_gem *bufmgr_gem;
2091         struct drm_i915_gem_get_aperture aperture;
2092         drm_i915_getparam_t gp;
2093         int ret;
2094         int exec2 = 0, has_bsd = 0;
2095
2096         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2097         if (bufmgr_gem == NULL)
2098                 return NULL;
2099
2100         bufmgr_gem->fd = fd;
2101
2102         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2103                 free(bufmgr_gem);
2104                 return NULL;
2105         }
2106
2107         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_APERTURE, &aperture);
2108
2109         if (ret == 0)
2110                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2111         else {
2112                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2113                         strerror(errno));
2114                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2115                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2116                         "May lead to reduced performance or incorrect "
2117                         "rendering.\n",
2118                         (int)bufmgr_gem->gtt_size / 1024);
2119         }
2120
2121         gp.param = I915_PARAM_CHIPSET_ID;
2122         gp.value = &bufmgr_gem->pci_device;
2123         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2124         if (ret) {
2125                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2126                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2127         }
2128
2129         if (IS_GEN2(bufmgr_gem))
2130                 bufmgr_gem->gen = 2;
2131         else if (IS_GEN3(bufmgr_gem))
2132                 bufmgr_gem->gen = 3;
2133         else if (IS_GEN4(bufmgr_gem))
2134                 bufmgr_gem->gen = 4;
2135         else
2136                 bufmgr_gem->gen = 6;
2137
2138         gp.param = I915_PARAM_HAS_EXECBUF2;
2139         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2140         if (!ret)
2141                 exec2 = 1;
2142
2143         gp.param = I915_PARAM_HAS_BSD;
2144         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2145         if (!ret)
2146                 has_bsd = 1;
2147
2148         if (bufmgr_gem->gen < 4) {
2149                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2150                 gp.value = &bufmgr_gem->available_fences;
2151                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2152                 if (ret) {
2153                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2154                                 errno);
2155                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2156                                 *gp.value);
2157                         bufmgr_gem->available_fences = 0;
2158                 } else {
2159                         /* XXX The kernel reports the total number of fences,
2160                          * including any that may be pinned.
2161                          *
2162                          * We presume that there will be at least one pinned
2163                          * fence for the scanout buffer, but there may be more
2164                          * than one scanout and the user may be manually
2165                          * pinning buffers. Let's move to execbuffer2 and
2166                          * thereby forget the insanity of using fences...
2167                          */
2168                         bufmgr_gem->available_fences -= 2;
2169                         if (bufmgr_gem->available_fences < 0)
2170                                 bufmgr_gem->available_fences = 0;
2171                 }
2172         }
2173
2174         /* Let's go with one relocation per every 2 dwords (but round down a bit
2175          * since a power of two will mean an extra page allocation for the reloc
2176          * buffer).
2177          *
2178          * Every 4 was too few for the blender benchmark.
2179          */
2180         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2181
2182         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2183         bufmgr_gem->bufmgr.bo_alloc_for_render =
2184             drm_intel_gem_bo_alloc_for_render;
2185         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2186         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2187         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2188         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2189         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2190         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2191         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2192         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2193         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2194         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2195         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2196         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2197         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2198         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2199         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2200         /* Use the new one if available */
2201         if (exec2) {
2202                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2203                 if (has_bsd)
2204                         bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2205         } else
2206                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2207         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2208         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2209         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2210         bufmgr_gem->bufmgr.debug = 0;
2211         bufmgr_gem->bufmgr.check_aperture_space =
2212             drm_intel_gem_check_aperture_space;
2213         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2214         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2215         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2216             drm_intel_gem_get_pipe_from_crtc_id;
2217         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2218
2219         init_cache_buckets(bufmgr_gem);
2220
2221         return &bufmgr_gem->bufmgr;
2222 }