intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         char bo_reuse;
 103         char fenced_relocs;
 104 } drm_intel_bufmgr_gem;
 105
 106 #define DRM_INTEL_RELOC_FENCE (1<<0)
 107
 108 typedef struct _drm_intel_reloc_target_info {
 109         drm_intel_bo *bo;
 110         int flags;
 111 } drm_intel_reloc_target;
 112
 113 struct _drm_intel_bo_gem {
 114         drm_intel_bo bo;
 115
 116         atomic_t refcount;
 117         uint32_t gem_handle;
 118         const char *name;
 119
 120         /**
 121          * Kenel-assigned global name for this object
 122          */
 123         unsigned int global_name;
 124
 125         /**
 126          * Index of the buffer within the validation list while preparing a
 127          * batchbuffer execution.
 128          */
 129         int validate_index;
 130
 131         /**
 132          * Current tiling mode
 133          */
 134         uint32_t tiling_mode;
 135         uint32_t swizzle_mode;
 136         unsigned long stride;
 137
 138         time_t free_time;
 139
 140         /** Array passed to the DRM containing relocation information. */
 141         struct drm_i915_gem_relocation_entry *relocs;
 142         /**
 143          * Array of info structs corresponding to relocs[i].target_handle etc
 144          */
 145         drm_intel_reloc_target *reloc_target_info;
 146         /** Number of entries in relocs */
 147         int reloc_count;
 148         /** Mapped address for the buffer, saved across map/unmap cycles */
 149         void *mem_virtual;
 150         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 151         void *gtt_virtual;
 152
 153         /** BO cache list */
 154         drmMMListHead head;
 155
 156         /**
 157          * Boolean of whether this BO and its children have been included in
 158          * the current drm_intel_bufmgr_check_aperture_space() total.
 159          */
 160         char included_in_check_aperture;
 161
 162         /**
 163          * Boolean of whether this buffer has been used as a relocation
 164          * target and had its size accounted for, and thus can't have any
 165          * further relocations added to it.
 166          */
 167         char used_as_reloc_target;
 168
 169         /**
 170          * Boolean of whether we have encountered an error whilst building the relocation tree.
 171          */
 172         char has_error;
 173
 174         /**
 175          * Boolean of whether this buffer can be re-used
 176          */
 177         char reusable;
 178
 179         /**
 180          * Size in bytes of this buffer and its relocation descendents.
 181          *
 182          * Used to avoid costly tree walking in
 183          * drm_intel_bufmgr_check_aperture in the common case.
 184          */
 185         int reloc_tree_size;
 186
 187         /**
 188          * Number of potential fence registers required by this buffer and its
 189          * relocations.
 190          */
 191         int reloc_tree_fences;
 192 };
 193
 194 static unsigned int
 195 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 196
 197 static unsigned int
 198 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 199
 200 static int
 201 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 202                             uint32_t * swizzle_mode);
 203
 204 static int
 205 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 206                                      uint32_t tiling_mode,
 207                                      uint32_t stride);
 208
 209 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 210                                                       time_t time);
 211
 212 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 213
 214 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 215
 216 static unsigned long
 217 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 218                            uint32_t *tiling_mode)
 219 {
 220         unsigned long min_size, max_size;
 221         unsigned long i;
 222
 223         if (*tiling_mode == I915_TILING_NONE)
 224                 return size;
 225
 226         /* 965+ just need multiples of page size for tiling */
 227         if (bufmgr_gem->gen >= 4)
 228                 return ROUND_UP_TO(size, 4096);
 229
 230         /* Older chips need powers of two, of at least 512k or 1M */
 231         if (bufmgr_gem->gen == 3) {
 232                 min_size = 1024*1024;
 233                 max_size = 128*1024*1024;
 234         } else {
 235                 min_size = 512*1024;
 236                 max_size = 64*1024*1024;
 237         }
 238
 239         if (size > max_size) {
 240                 *tiling_mode = I915_TILING_NONE;
 241                 return size;
 242         }
 243
 244         for (i = min_size; i < size; i <<= 1)
 245                 ;
 246
 247         return i;
 248 }
 249
 250 /*
 251  * Round a given pitch up to the minimum required for X tiling on a
 252  * given chip.  We use 512 as the minimum to allow for a later tiling
 253  * change.
 254  */
 255 static unsigned long
 256 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 257                             unsigned long pitch, uint32_t tiling_mode)
 258 {
 259         unsigned long tile_width;
 260         unsigned long i;
 261
 262         /* If untiled, then just align it so that we can do rendering
 263          * to it with the 3D engine.
 264          */
 265         if (tiling_mode == I915_TILING_NONE)
 266                 return ALIGN(pitch, 64);
 267
 268         if (tiling_mode == I915_TILING_X)
 269                 tile_width = 512;
 270         else
 271                 tile_width = 128;
 272
 273         /* 965 is flexible */
 274         if (bufmgr_gem->gen >= 4)
 275                 return ROUND_UP_TO(pitch, tile_width);
 276
 277         /* Pre-965 needs power of two tile width */
 278         for (i = tile_width; i < pitch; i <<= 1)
 279                 ;
 280
 281         return i;
 282 }
 283
 284 static struct drm_intel_gem_bo_bucket *
 285 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 286                                  unsigned long size)
 287 {
 288         int i;
 289
 290         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 291                 struct drm_intel_gem_bo_bucket *bucket =
 292                     &bufmgr_gem->cache_bucket[i];
 293                 if (bucket->size >= size) {
 294                         return bucket;
 295                 }
 296         }
 297
 298         return NULL;
 299 }
 300
 301 static void
 302 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 303 {
 304         int i, j;
 305
 306         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 307                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 308                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 309
 310                 if (bo_gem->relocs == NULL) {
 311                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 312                             bo_gem->name);
 313                         continue;
 314                 }
 315
 316                 for (j = 0; j < bo_gem->reloc_count; j++) {
 317                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 318                         drm_intel_bo_gem *target_gem =
 319                             (drm_intel_bo_gem *) target_bo;
 320
 321                         DBG("%2d: %d (%s)@0x%08llx -> "
 322                             "%d (%s)@0x%08lx + 0x%08x\n",
 323                             i,
 324                             bo_gem->gem_handle, bo_gem->name,
 325                             (unsigned long long)bo_gem->relocs[j].offset,
 326                             target_gem->gem_handle,
 327                             target_gem->name,
 328                             target_bo->offset,
 329                             bo_gem->relocs[j].delta);
 330                 }
 331         }
 332 }
 333
 334 static inline void
 335 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 336 {
 337         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 338
 339         assert(atomic_read(&bo_gem->refcount) > 0);
 340         atomic_inc(&bo_gem->refcount);
 341 }
 342
 343 /**
 344  * Adds the given buffer to the list of buffers to be validated (moved into the
 345  * appropriate memory type) with the next batch submission.
 346  *
 347  * If a buffer is validated multiple times in a batch submission, it ends up
 348  * with the intersection of the memory type flags and the union of the
 349  * access flags.
 350  */
 351 static void
 352 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 353 {
 354         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 355         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 356         int index;
 357
 358         if (bo_gem->validate_index != -1)
 359                 return;
 360
 361         /* Extend the array of validation entries as necessary. */
 362         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 363                 int new_size = bufmgr_gem->exec_size * 2;
 364
 365                 if (new_size == 0)
 366                         new_size = 5;
 367
 368                 bufmgr_gem->exec_objects =
 369                     realloc(bufmgr_gem->exec_objects,
 370                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 371                 bufmgr_gem->exec_bos =
 372                     realloc(bufmgr_gem->exec_bos,
 373                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 374                 bufmgr_gem->exec_size = new_size;
 375         }
 376
 377         index = bufmgr_gem->exec_count;
 378         bo_gem->validate_index = index;
 379         /* Fill in array entry */
 380         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 381         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 382         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 383         bufmgr_gem->exec_objects[index].alignment = 0;
 384         bufmgr_gem->exec_objects[index].offset = 0;
 385         bufmgr_gem->exec_bos[index] = bo;
 386         bufmgr_gem->exec_count++;
 387 }
 388
 389 static void
 390 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 391 {
 392         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 393         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 394         int index;
 395
 396         if (bo_gem->validate_index != -1) {
 397                 if (need_fence)
 398                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 399                                 EXEC_OBJECT_NEEDS_FENCE;
 400                 return;
 401         }
 402
 403         /* Extend the array of validation entries as necessary. */
 404         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 405                 int new_size = bufmgr_gem->exec_size * 2;
 406
 407                 if (new_size == 0)
 408                         new_size = 5;
 409
 410                 bufmgr_gem->exec2_objects =
 411                         realloc(bufmgr_gem->exec2_objects,
 412                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 413                 bufmgr_gem->exec_bos =
 414                         realloc(bufmgr_gem->exec_bos,
 415                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 416                 bufmgr_gem->exec_size = new_size;
 417         }
 418
 419         index = bufmgr_gem->exec_count;
 420         bo_gem->validate_index = index;
 421         /* Fill in array entry */
 422         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 423         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 424         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 425         bufmgr_gem->exec2_objects[index].alignment = 0;
 426         bufmgr_gem->exec2_objects[index].offset = 0;
 427         bufmgr_gem->exec_bos[index] = bo;
 428         bufmgr_gem->exec2_objects[index].flags = 0;
 429         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 430         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 431         if (need_fence) {
 432                 bufmgr_gem->exec2_objects[index].flags |=
 433                         EXEC_OBJECT_NEEDS_FENCE;
 434         }
 435         bufmgr_gem->exec_count++;
 436 }
 437
 438 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 439         sizeof(uint32_t))
 440
 441 static void
 442 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 443                                       drm_intel_bo_gem *bo_gem)
 444 {
 445         int size;
 446
 447         assert(!bo_gem->used_as_reloc_target);
 448
 449         /* The older chipsets are far-less flexible in terms of tiling,
 450          * and require tiled buffer to be size aligned in the aperture.
 451          * This means that in the worst possible case we will need a hole
 452          * twice as large as the object in order for it to fit into the
 453          * aperture. Optimal packing is for wimps.
 454          */
 455         size = bo_gem->bo.size;
 456         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE)
 457                 size *= 2;
 458
 459         bo_gem->reloc_tree_size = size;
 460 }
 461
 462 static int
 463 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 464 {
 465         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 466         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 467         unsigned int max_relocs = bufmgr_gem->max_relocs;
 468
 469         if (bo->size / 4 < max_relocs)
 470                 max_relocs = bo->size / 4;
 471
 472         bo_gem->relocs = malloc(max_relocs *
 473                                 sizeof(struct drm_i915_gem_relocation_entry));
 474         bo_gem->reloc_target_info = malloc(max_relocs *
 475                                            sizeof(drm_intel_reloc_target));
 476         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 477                 bo_gem->has_error = 1;
 478
 479                 free (bo_gem->relocs);
 480                 bo_gem->relocs = NULL;
 481
 482                 free (bo_gem->reloc_target_info);
 483                 bo_gem->reloc_target_info = NULL;
 484
 485                 return 1;
 486         }
 487
 488         return 0;
 489 }
 490
 491 static int
 492 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 493 {
 494         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 495         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 496         struct drm_i915_gem_busy busy;
 497         int ret;
 498
 499         memset(&busy, 0, sizeof(busy));
 500         busy.handle = bo_gem->gem_handle;
 501
 502         do {
 503                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 504         } while (ret == -1 && errno == EINTR);
 505
 506         return (ret == 0 && busy.busy);
 507 }
 508
 509 static int
 510 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 511                                   drm_intel_bo_gem *bo_gem, int state)
 512 {
 513         struct drm_i915_gem_madvise madv;
 514
 515         madv.handle = bo_gem->gem_handle;
 516         madv.madv = state;
 517         madv.retained = 1;
 518         ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 519
 520         return madv.retained;
 521 }
 522
 523 static int
 524 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 525 {
 526         return drm_intel_gem_bo_madvise_internal
 527                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 528                  (drm_intel_bo_gem *) bo,
 529                  madv);
 530 }
 531
 532 /* drop the oldest entries that have been purged by the kernel */
 533 static void
 534 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 535                                     struct drm_intel_gem_bo_bucket *bucket)
 536 {
 537         while (!DRMLISTEMPTY(&bucket->head)) {
 538                 drm_intel_bo_gem *bo_gem;
 539
 540                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 541                                       bucket->head.next, head);
 542                 if (drm_intel_gem_bo_madvise_internal
 543                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 544                         break;
 545
 546                 DRMLISTDEL(&bo_gem->head);
 547                 drm_intel_gem_bo_free(&bo_gem->bo);
 548         }
 549 }
 550
 551 static drm_intel_bo *
 552 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 553                                 const char *name,
 554                                 unsigned long size,
 555                                 unsigned long flags,
 556                                 uint32_t tiling_mode,
 557                                 unsigned long stride)
 558 {
 559         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 560         drm_intel_bo_gem *bo_gem;
 561         unsigned int page_size = getpagesize();
 562         int ret;
 563         struct drm_intel_gem_bo_bucket *bucket;
 564         int alloc_from_cache;
 565         unsigned long bo_size;
 566         int for_render = 0;
 567
 568         if (flags & BO_ALLOC_FOR_RENDER)
 569                 for_render = 1;
 570
 571         /* Round the allocated size up to a power of two number of pages. */
 572         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 573
 574         /* If we don't have caching at this size, don't actually round the
 575          * allocation up.
 576          */
 577         if (bucket == NULL) {
 578                 bo_size = size;
 579                 if (bo_size < page_size)
 580                         bo_size = page_size;
 581         } else {
 582                 bo_size = bucket->size;
 583         }
 584
 585         pthread_mutex_lock(&bufmgr_gem->lock);
 586         /* Get a buffer out of the cache if available */
 587 retry:
 588         alloc_from_cache = 0;
 589         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 590                 if (for_render) {
 591                         /* Allocate new render-target BOs from the tail (MRU)
 592                          * of the list, as it will likely be hot in the GPU
 593                          * cache and in the aperture for us.
 594                          */
 595                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 596                                               bucket->head.prev, head);
 597                         DRMLISTDEL(&bo_gem->head);
 598                         alloc_from_cache = 1;
 599                 } else {
 600                         /* For non-render-target BOs (where we're probably
 601                          * going to map it first thing in order to fill it
 602                          * with data), check if the last BO in the cache is
 603                          * unbusy, and only reuse in that case. Otherwise,
 604                          * allocating a new buffer is probably faster than
 605                          * waiting for the GPU to finish.
 606                          */
 607                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 608                                               bucket->head.next, head);
 609                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 610                                 alloc_from_cache = 1;
 611                                 DRMLISTDEL(&bo_gem->head);
 612                         }
 613                 }
 614
 615                 if (alloc_from_cache) {
 616                         if (!drm_intel_gem_bo_madvise_internal
 617                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 618                                 drm_intel_gem_bo_free(&bo_gem->bo);
 619                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 620                                                                     bucket);
 621                                 goto retry;
 622                         }
 623
 624                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 625                                                                  tiling_mode,
 626                                                                  stride)) {
 627                                 drm_intel_gem_bo_free(&bo_gem->bo);
 628                                 goto retry;
 629                         }
 630                 }
 631         }
 632         pthread_mutex_unlock(&bufmgr_gem->lock);
 633
 634         if (!alloc_from_cache) {
 635                 struct drm_i915_gem_create create;
 636
 637                 bo_gem = calloc(1, sizeof(*bo_gem));
 638                 if (!bo_gem)
 639                         return NULL;
 640
 641                 bo_gem->bo.size = bo_size;
 642                 memset(&create, 0, sizeof(create));
 643                 create.size = bo_size;
 644
 645                 do {
 646                         ret = ioctl(bufmgr_gem->fd,
 647                                     DRM_IOCTL_I915_GEM_CREATE,
 648                                     &create);
 649                 } while (ret == -1 && errno == EINTR);
 650                 bo_gem->gem_handle = create.handle;
 651                 bo_gem->bo.handle = bo_gem->gem_handle;
 652                 if (ret != 0) {
 653                         free(bo_gem);
 654                         return NULL;
 655                 }
 656                 bo_gem->bo.bufmgr = bufmgr;
 657
 658                 bo_gem->tiling_mode = I915_TILING_NONE;
 659                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 660                 bo_gem->stride = 0;
 661
 662                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 663                                                          tiling_mode,
 664                                                          stride)) {
 665                     drm_intel_gem_bo_free(&bo_gem->bo);
 666                     return NULL;
 667                 }
 668         }
 669
 670         bo_gem->name = name;
 671         atomic_set(&bo_gem->refcount, 1);
 672         bo_gem->validate_index = -1;
 673         bo_gem->reloc_tree_fences = 0;
 674         bo_gem->used_as_reloc_target = 0;
 675         bo_gem->has_error = 0;
 676         bo_gem->reusable = 1;
 677
 678         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 679
 680         DBG("bo_create: buf %d (%s) %ldb\n",
 681             bo_gem->gem_handle, bo_gem->name, size);
 682
 683         return &bo_gem->bo;
 684 }
 685
 686 static drm_intel_bo *
 687 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 688                                   const char *name,
 689                                   unsigned long size,
 690                                   unsigned int alignment)
 691 {
 692         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 693                                                BO_ALLOC_FOR_RENDER,
 694                                                I915_TILING_NONE, 0);
 695 }
 696
 697 static drm_intel_bo *
 698 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 699                        const char *name,
 700                        unsigned long size,
 701                        unsigned int alignment)
 702 {
 703         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 704                                                I915_TILING_NONE, 0);
 705 }
 706
 707 static drm_intel_bo *
 708 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 709                              int x, int y, int cpp, uint32_t *tiling_mode,
 710                              unsigned long *pitch, unsigned long flags)
 711 {
 712         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 713         unsigned long size, stride;
 714         uint32_t tiling;
 715
 716         do {
 717                 unsigned long aligned_y;
 718
 719                 tiling = *tiling_mode;
 720
 721                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 722                  * so failure to align our height means that we won't allocate
 723                  * enough pages.
 724                  *
 725                  * If we're untiled, we still have to align to 2 rows high
 726                  * because the data port accesses 2x2 blocks even if the
 727                  * bottom row isn't to be rendered, so failure to align means
 728                  * we could walk off the end of the GTT and fault.  This is
 729                  * documented on 965, and may be the case on older chipsets
 730                  * too so we try to be careful.
 731                  */
 732                 aligned_y = y;
 733                 if (tiling == I915_TILING_NONE)
 734                         aligned_y = ALIGN(y, 2);
 735                 else if (tiling == I915_TILING_X)
 736                         aligned_y = ALIGN(y, 8);
 737                 else if (tiling == I915_TILING_Y)
 738                         aligned_y = ALIGN(y, 32);
 739
 740                 stride = x * cpp;
 741                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling);
 742                 size = stride * aligned_y;
 743                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 744         } while (*tiling_mode != tiling);
 745         *pitch = stride;
 746
 747         if (tiling == I915_TILING_NONE)
 748                 stride = 0;
 749
 750         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 751                                                tiling, stride);
 752 }
 753
 754 /**
 755  * Returns a drm_intel_bo wrapping the given buffer object handle.
 756  *
 757  * This can be used when one application needs to pass a buffer object
 758  * to another.
 759  */
 760 drm_intel_bo *
 761 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 762                                   const char *name,
 763                                   unsigned int handle)
 764 {
 765         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 766         drm_intel_bo_gem *bo_gem;
 767         int ret;
 768         struct drm_gem_open open_arg;
 769         struct drm_i915_gem_get_tiling get_tiling;
 770
 771         bo_gem = calloc(1, sizeof(*bo_gem));
 772         if (!bo_gem)
 773                 return NULL;
 774
 775         memset(&open_arg, 0, sizeof(open_arg));
 776         open_arg.name = handle;
 777         do {
 778                 ret = ioctl(bufmgr_gem->fd,
 779                             DRM_IOCTL_GEM_OPEN,
 780                             &open_arg);
 781         } while (ret == -1 && errno == EINTR);
 782         if (ret != 0) {
 783                 fprintf(stderr, "Couldn't reference %s handle 0x%08x: %s\n",
 784                         name, handle, strerror(errno));
 785                 free(bo_gem);
 786                 return NULL;
 787         }
 788         bo_gem->bo.size = open_arg.size;
 789         bo_gem->bo.offset = 0;
 790         bo_gem->bo.virtual = NULL;
 791         bo_gem->bo.bufmgr = bufmgr;
 792         bo_gem->name = name;
 793         atomic_set(&bo_gem->refcount, 1);
 794         bo_gem->validate_index = -1;
 795         bo_gem->gem_handle = open_arg.handle;
 796         bo_gem->global_name = handle;
 797         bo_gem->reusable = 0;
 798
 799         memset(&get_tiling, 0, sizeof(get_tiling));
 800         get_tiling.handle = bo_gem->gem_handle;
 801         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_TILING, &get_tiling);
 802         if (ret != 0) {
 803                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 804                 return NULL;
 805         }
 806         bo_gem->tiling_mode = get_tiling.tiling_mode;
 807         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 808         /* XXX stride is unknown */
 809         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 810
 811         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 812
 813         return &bo_gem->bo;
 814 }
 815
 816 static void
 817 drm_intel_gem_bo_free(drm_intel_bo *bo)
 818 {
 819         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 820         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 821         struct drm_gem_close close;
 822         int ret;
 823
 824         if (bo_gem->mem_virtual)
 825                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 826         if (bo_gem->gtt_virtual)
 827                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 828
 829         /* Close this object */
 830         memset(&close, 0, sizeof(close));
 831         close.handle = bo_gem->gem_handle;
 832         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 833         if (ret != 0) {
 834                 fprintf(stderr,
 835                         "DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 836                         bo_gem->gem_handle, bo_gem->name, strerror(errno));
 837         }
 838         free(bo);
 839 }
 840
 841 /** Frees all cached buffers significantly older than @time. */
 842 static void
 843 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 844 {
 845         int i;
 846
 847         if (bufmgr_gem->time == time)
 848                 return;
 849
 850         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 851                 struct drm_intel_gem_bo_bucket *bucket =
 852                     &bufmgr_gem->cache_bucket[i];
 853
 854                 while (!DRMLISTEMPTY(&bucket->head)) {
 855                         drm_intel_bo_gem *bo_gem;
 856
 857                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 858                                               bucket->head.next, head);
 859                         if (time - bo_gem->free_time <= 1)
 860                                 break;
 861
 862                         DRMLISTDEL(&bo_gem->head);
 863
 864                         drm_intel_gem_bo_free(&bo_gem->bo);
 865                 }
 866         }
 867
 868         bufmgr_gem->time = time;
 869 }
 870
 871 static void
 872 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 873 {
 874         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 875         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 876         struct drm_intel_gem_bo_bucket *bucket;
 877         int i;
 878
 879         /* Unreference all the target buffers */
 880         for (i = 0; i < bo_gem->reloc_count; i++) {
 881                 if (bo_gem->reloc_target_info[i].bo != bo) {
 882                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 883                                                                   reloc_target_info[i].bo,
 884                                                                   time);
 885                 }
 886         }
 887         bo_gem->reloc_count = 0;
 888         bo_gem->used_as_reloc_target = 0;
 889
 890         DBG("bo_unreference final: %d (%s)\n",
 891             bo_gem->gem_handle, bo_gem->name);
 892
 893         /* release memory associated with this object */
 894         if (bo_gem->reloc_target_info) {
 895                 free(bo_gem->reloc_target_info);
 896                 bo_gem->reloc_target_info = NULL;
 897         }
 898         if (bo_gem->relocs) {
 899                 free(bo_gem->relocs);
 900                 bo_gem->relocs = NULL;
 901         }
 902
 903         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 904         /* Put the buffer into our internal cache for reuse if we can. */
 905         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 906             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 907                                               I915_MADV_DONTNEED)) {
 908                 bo_gem->free_time = time;
 909
 910                 bo_gem->name = NULL;
 911                 bo_gem->validate_index = -1;
 912
 913                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 914         } else {
 915                 drm_intel_gem_bo_free(bo);
 916         }
 917 }
 918
 919 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 920                                                       time_t time)
 921 {
 922         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 923
 924         assert(atomic_read(&bo_gem->refcount) > 0);
 925         if (atomic_dec_and_test(&bo_gem->refcount))
 926                 drm_intel_gem_bo_unreference_final(bo, time);
 927 }
 928
 929 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 930 {
 931         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 932
 933         assert(atomic_read(&bo_gem->refcount) > 0);
 934         if (atomic_dec_and_test(&bo_gem->refcount)) {
 935                 drm_intel_bufmgr_gem *bufmgr_gem =
 936                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 937                 struct timespec time;
 938
 939                 clock_gettime(CLOCK_MONOTONIC, &time);
 940
 941                 pthread_mutex_lock(&bufmgr_gem->lock);
 942                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 943                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 944                 pthread_mutex_unlock(&bufmgr_gem->lock);
 945         }
 946 }
 947
 948 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 949 {
 950         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 951         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 952         struct drm_i915_gem_set_domain set_domain;
 953         int ret;
 954
 955         pthread_mutex_lock(&bufmgr_gem->lock);
 956
 957         /* Allow recursive mapping. Mesa may recursively map buffers with
 958          * nested display loops.
 959          */
 960         if (!bo_gem->mem_virtual) {
 961                 struct drm_i915_gem_mmap mmap_arg;
 962
 963                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 964
 965                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 966                 mmap_arg.handle = bo_gem->gem_handle;
 967                 mmap_arg.offset = 0;
 968                 mmap_arg.size = bo->size;
 969                 do {
 970                         ret = ioctl(bufmgr_gem->fd,
 971                                     DRM_IOCTL_I915_GEM_MMAP,
 972                                     &mmap_arg);
 973                 } while (ret == -1 && errno == EINTR);
 974                 if (ret != 0) {
 975                         ret = -errno;
 976                         fprintf(stderr,
 977                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
 978                                 __FILE__, __LINE__, bo_gem->gem_handle,
 979                                 bo_gem->name, strerror(errno));
 980                         pthread_mutex_unlock(&bufmgr_gem->lock);
 981                         return ret;
 982                 }
 983                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 984         }
 985         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 986             bo_gem->mem_virtual);
 987         bo->virtual = bo_gem->mem_virtual;
 988
 989         set_domain.handle = bo_gem->gem_handle;
 990         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 991         if (write_enable)
 992                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
 993         else
 994                 set_domain.write_domain = 0;
 995         do {
 996                 ret = ioctl(bufmgr_gem->fd,
 997                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
 998                             &set_domain);
 999         } while (ret == -1 && errno == EINTR);
1000         if (ret != 0) {
1001                 ret = -errno;
1002                 fprintf(stderr, "%s:%d: Error setting to CPU domain %d: %s\n",
1003                         __FILE__, __LINE__, bo_gem->gem_handle,
1004                         strerror(errno));
1005                 pthread_mutex_unlock(&bufmgr_gem->lock);
1006                 return ret;
1007         }
1008
1009         pthread_mutex_unlock(&bufmgr_gem->lock);
1010
1011         return 0;
1012 }
1013
1014 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1015 {
1016         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1017         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1018         struct drm_i915_gem_set_domain set_domain;
1019         int ret;
1020
1021         pthread_mutex_lock(&bufmgr_gem->lock);
1022
1023         /* Get a mapping of the buffer if we haven't before. */
1024         if (bo_gem->gtt_virtual == NULL) {
1025                 struct drm_i915_gem_mmap_gtt mmap_arg;
1026
1027                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1028                     bo_gem->name);
1029
1030                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1031                 mmap_arg.handle = bo_gem->gem_handle;
1032
1033                 /* Get the fake offset back... */
1034                 do {
1035                         ret = ioctl(bufmgr_gem->fd,
1036                                     DRM_IOCTL_I915_GEM_MMAP_GTT,
1037                                     &mmap_arg);
1038                 } while (ret == -1 && errno == EINTR);
1039                 if (ret != 0) {
1040                         ret = -errno;
1041                         fprintf(stderr,
1042                                 "%s:%d: Error preparing buffer map %d (%s): %s .\n",
1043                                 __FILE__, __LINE__,
1044                                 bo_gem->gem_handle, bo_gem->name,
1045                                 strerror(errno));
1046                         pthread_mutex_unlock(&bufmgr_gem->lock);
1047                         return ret;
1048                 }
1049
1050                 /* and mmap it */
1051                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1052                                            MAP_SHARED, bufmgr_gem->fd,
1053                                            mmap_arg.offset);
1054                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1055                         bo_gem->gtt_virtual = NULL;
1056                         ret = -errno;
1057                         fprintf(stderr,
1058                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
1059                                 __FILE__, __LINE__,
1060                                 bo_gem->gem_handle, bo_gem->name,
1061                                 strerror(errno));
1062                         pthread_mutex_unlock(&bufmgr_gem->lock);
1063                         return ret;
1064                 }
1065         }
1066
1067         bo->virtual = bo_gem->gtt_virtual;
1068
1069         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1070             bo_gem->gtt_virtual);
1071
1072         /* Now move it to the GTT domain so that the CPU caches are flushed */
1073         set_domain.handle = bo_gem->gem_handle;
1074         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1075         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1076         do {
1077                 ret = ioctl(bufmgr_gem->fd,
1078                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1079                             &set_domain);
1080         } while (ret == -1 && errno == EINTR);
1081
1082         if (ret != 0) {
1083                 ret = -errno;
1084                 fprintf(stderr, "%s:%d: Error setting domain %d: %s\n",
1085                         __FILE__, __LINE__, bo_gem->gem_handle,
1086                         strerror(errno));
1087         }
1088
1089         pthread_mutex_unlock(&bufmgr_gem->lock);
1090
1091         return ret;
1092 }
1093
1094 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1095 {
1096         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1097         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1098         int ret = 0;
1099
1100         if (bo == NULL)
1101                 return 0;
1102
1103         assert(bo_gem->gtt_virtual != NULL);
1104
1105         pthread_mutex_lock(&bufmgr_gem->lock);
1106         bo->virtual = NULL;
1107         pthread_mutex_unlock(&bufmgr_gem->lock);
1108
1109         return ret;
1110 }
1111
1112 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1113 {
1114         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1115         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1116         struct drm_i915_gem_sw_finish sw_finish;
1117         int ret;
1118
1119         if (bo == NULL)
1120                 return 0;
1121
1122         assert(bo_gem->mem_virtual != NULL);
1123
1124         pthread_mutex_lock(&bufmgr_gem->lock);
1125
1126         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1127          * results show up in a timely manner.
1128          */
1129         sw_finish.handle = bo_gem->gem_handle;
1130         do {
1131                 ret = ioctl(bufmgr_gem->fd,
1132                             DRM_IOCTL_I915_GEM_SW_FINISH,
1133                             &sw_finish);
1134         } while (ret == -1 && errno == EINTR);
1135         ret = ret == -1 ? -errno : 0;
1136
1137         bo->virtual = NULL;
1138         pthread_mutex_unlock(&bufmgr_gem->lock);
1139
1140         return ret;
1141 }
1142
1143 static int
1144 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1145                          unsigned long size, const void *data)
1146 {
1147         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1148         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1149         struct drm_i915_gem_pwrite pwrite;
1150         int ret;
1151
1152         memset(&pwrite, 0, sizeof(pwrite));
1153         pwrite.handle = bo_gem->gem_handle;
1154         pwrite.offset = offset;
1155         pwrite.size = size;
1156         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1157         do {
1158                 ret = ioctl(bufmgr_gem->fd,
1159                             DRM_IOCTL_I915_GEM_PWRITE,
1160                             &pwrite);
1161         } while (ret == -1 && errno == EINTR);
1162         if (ret != 0) {
1163                 ret = -errno;
1164                 fprintf(stderr,
1165                         "%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1166                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1167                         (int)size, strerror(errno));
1168         }
1169
1170         return ret;
1171 }
1172
1173 static int
1174 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1175 {
1176         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1177         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1178         int ret;
1179
1180         get_pipe_from_crtc_id.crtc_id = crtc_id;
1181         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1182                     &get_pipe_from_crtc_id);
1183         if (ret != 0) {
1184                 /* We return -1 here to signal that we don't
1185                  * know which pipe is associated with this crtc.
1186                  * This lets the caller know that this information
1187                  * isn't available; using the wrong pipe for
1188                  * vblank waiting can cause the chipset to lock up
1189                  */
1190                 return -1;
1191         }
1192
1193         return get_pipe_from_crtc_id.pipe;
1194 }
1195
1196 static int
1197 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1198                              unsigned long size, void *data)
1199 {
1200         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1201         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1202         struct drm_i915_gem_pread pread;
1203         int ret;
1204
1205         memset(&pread, 0, sizeof(pread));
1206         pread.handle = bo_gem->gem_handle;
1207         pread.offset = offset;
1208         pread.size = size;
1209         pread.data_ptr = (uint64_t) (uintptr_t) data;
1210         do {
1211                 ret = ioctl(bufmgr_gem->fd,
1212                             DRM_IOCTL_I915_GEM_PREAD,
1213                             &pread);
1214         } while (ret == -1 && errno == EINTR);
1215         if (ret != 0) {
1216                 ret = -errno;
1217                 fprintf(stderr,
1218                         "%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1219                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1220                         (int)size, strerror(errno));
1221         }
1222
1223         return ret;
1224 }
1225
1226 /** Waits for all GPU rendering to the object to have completed. */
1227 static void
1228 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1229 {
1230         drm_intel_gem_bo_start_gtt_access(bo, 0);
1231 }
1232
1233 /**
1234  * Sets the object to the GTT read and possibly write domain, used by the X
1235  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1236  *
1237  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1238  * can do tiled pixmaps this way.
1239  */
1240 void
1241 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1242 {
1243         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1244         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1245         struct drm_i915_gem_set_domain set_domain;
1246         int ret;
1247
1248         set_domain.handle = bo_gem->gem_handle;
1249         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1250         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1251         do {
1252                 ret = ioctl(bufmgr_gem->fd,
1253                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1254                             &set_domain);
1255         } while (ret == -1 && errno == EINTR);
1256         if (ret != 0) {
1257                 fprintf(stderr,
1258                         "%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1259                         __FILE__, __LINE__, bo_gem->gem_handle,
1260                         set_domain.read_domains, set_domain.write_domain,
1261                         strerror(errno));
1262         }
1263 }
1264
1265 static void
1266 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1267 {
1268         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1269         int i;
1270
1271         free(bufmgr_gem->exec2_objects);
1272         free(bufmgr_gem->exec_objects);
1273         free(bufmgr_gem->exec_bos);
1274
1275         pthread_mutex_destroy(&bufmgr_gem->lock);
1276
1277         /* Free any cached buffer objects we were going to reuse */
1278         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1279                 struct drm_intel_gem_bo_bucket *bucket =
1280                     &bufmgr_gem->cache_bucket[i];
1281                 drm_intel_bo_gem *bo_gem;
1282
1283                 while (!DRMLISTEMPTY(&bucket->head)) {
1284                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1285                                               bucket->head.next, head);
1286                         DRMLISTDEL(&bo_gem->head);
1287
1288                         drm_intel_gem_bo_free(&bo_gem->bo);
1289                 }
1290         }
1291
1292         free(bufmgr);
1293 }
1294
1295 /**
1296  * Adds the target buffer to the validation list and adds the relocation
1297  * to the reloc_buffer's relocation list.
1298  *
1299  * The relocation entry at the given offset must already contain the
1300  * precomputed relocation value, because the kernel will optimize out
1301  * the relocation entry write when the buffer hasn't moved from the
1302  * last known offset in target_bo.
1303  */
1304 static int
1305 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1306                  drm_intel_bo *target_bo, uint32_t target_offset,
1307                  uint32_t read_domains, uint32_t write_domain,
1308                  int need_fence)
1309 {
1310         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1311         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1312         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1313
1314         if (bo_gem->has_error)
1315                 return -ENOMEM;
1316
1317         if (target_bo_gem->has_error) {
1318                 bo_gem->has_error = 1;
1319                 return -ENOMEM;
1320         }
1321
1322         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1323                 need_fence = 0;
1324
1325         /* We never use HW fences for rendering on 965+ */
1326         if (bufmgr_gem->gen >= 4)
1327                 need_fence = 0;
1328
1329         /* Create a new relocation list if needed */
1330         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1331                 return -ENOMEM;
1332
1333         /* Check overflow */
1334         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1335
1336         /* Check args */
1337         assert(offset <= bo->size - 4);
1338         assert((write_domain & (write_domain - 1)) == 0);
1339
1340         /* Make sure that we're not adding a reloc to something whose size has
1341          * already been accounted for.
1342          */
1343         assert(!bo_gem->used_as_reloc_target);
1344         if (target_bo_gem != bo_gem) {
1345                 target_bo_gem->used_as_reloc_target = 1;
1346                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1347         }
1348         /* An object needing a fence is a tiled buffer, so it won't have
1349          * relocs to other buffers.
1350          */
1351         if (need_fence)
1352                 target_bo_gem->reloc_tree_fences = 1;
1353         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1354
1355         /* Flag the target to disallow further relocations in it. */
1356
1357         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1358         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1359         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1360             target_bo_gem->gem_handle;
1361         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1362         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1363         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1364
1365         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1366         if (target_bo != bo)
1367                 drm_intel_gem_bo_reference(target_bo);
1368         if (need_fence)
1369                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1370                         DRM_INTEL_RELOC_FENCE;
1371         else
1372                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1373
1374         bo_gem->reloc_count++;
1375
1376         return 0;
1377 }
1378
1379 static int
1380 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1381                             drm_intel_bo *target_bo, uint32_t target_offset,
1382                             uint32_t read_domains, uint32_t write_domain)
1383 {
1384         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1385
1386         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1387                                 read_domains, write_domain,
1388                                 !bufmgr_gem->fenced_relocs);
1389 }
1390
1391 static int
1392 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1393                                   drm_intel_bo *target_bo,
1394                                   uint32_t target_offset,
1395                                   uint32_t read_domains, uint32_t write_domain)
1396 {
1397         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1398                                 read_domains, write_domain, 1);
1399 }
1400
1401 /**
1402  * Walk the tree of relocations rooted at BO and accumulate the list of
1403  * validations to be performed and update the relocation buffers with
1404  * index values into the validation list.
1405  */
1406 static void
1407 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1408 {
1409         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1410         int i;
1411
1412         if (bo_gem->relocs == NULL)
1413                 return;
1414
1415         for (i = 0; i < bo_gem->reloc_count; i++) {
1416                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1417
1418                 if (target_bo == bo)
1419                         continue;
1420
1421                 /* Continue walking the tree depth-first. */
1422                 drm_intel_gem_bo_process_reloc(target_bo);
1423
1424                 /* Add the target to the validate list */
1425                 drm_intel_add_validate_buffer(target_bo);
1426         }
1427 }
1428
1429 static void
1430 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1431 {
1432         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1433         int i;
1434
1435         if (bo_gem->relocs == NULL)
1436                 return;
1437
1438         for (i = 0; i < bo_gem->reloc_count; i++) {
1439                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1440                 int need_fence;
1441
1442                 if (target_bo == bo)
1443                         continue;
1444
1445                 /* Continue walking the tree depth-first. */
1446                 drm_intel_gem_bo_process_reloc2(target_bo);
1447
1448                 need_fence = (bo_gem->reloc_target_info[i].flags &
1449                               DRM_INTEL_RELOC_FENCE);
1450
1451                 /* Add the target to the validate list */
1452                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1453         }
1454 }
1455
1456
1457 static void
1458 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1459 {
1460         int i;
1461
1462         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1463                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1464                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1465
1466                 /* Update the buffer offset */
1467                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1468                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1469                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1470                             (unsigned long long)bufmgr_gem->exec_objects[i].
1471                             offset);
1472                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1473                 }
1474         }
1475 }
1476
1477 static void
1478 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1479 {
1480         int i;
1481
1482         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1483                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1484                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1485
1486                 /* Update the buffer offset */
1487                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1488                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1489                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1490                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1491                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1492                 }
1493         }
1494 }
1495
1496 static int
1497 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1498                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1499 {
1500         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1501         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1502         struct drm_i915_gem_execbuffer execbuf;
1503         int ret, i;
1504
1505         if (bo_gem->has_error)
1506                 return -ENOMEM;
1507
1508         pthread_mutex_lock(&bufmgr_gem->lock);
1509         /* Update indices and set up the validate list. */
1510         drm_intel_gem_bo_process_reloc(bo);
1511
1512         /* Add the batch buffer to the validation list.  There are no
1513          * relocations pointing to it.
1514          */
1515         drm_intel_add_validate_buffer(bo);
1516
1517         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1518         execbuf.buffer_count = bufmgr_gem->exec_count;
1519         execbuf.batch_start_offset = 0;
1520         execbuf.batch_len = used;
1521         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1522         execbuf.num_cliprects = num_cliprects;
1523         execbuf.DR1 = 0;
1524         execbuf.DR4 = DR4;
1525
1526         do {
1527                 ret = ioctl(bufmgr_gem->fd,
1528                             DRM_IOCTL_I915_GEM_EXECBUFFER,
1529                             &execbuf);
1530         } while (ret != 0 && errno == EINTR);
1531
1532         if (ret != 0) {
1533                 ret = -errno;
1534                 if (errno == ENOSPC) {
1535                         fprintf(stderr,
1536                                 "Execbuffer fails to pin. "
1537                                 "Estimate: %u. Actual: %u. Available: %u\n",
1538                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1539                                                                    bufmgr_gem->
1540                                                                    exec_count),
1541                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1542                                                                   bufmgr_gem->
1543                                                                   exec_count),
1544                                 (unsigned int)bufmgr_gem->gtt_size);
1545                 }
1546         }
1547         drm_intel_update_buffer_offsets(bufmgr_gem);
1548
1549         if (bufmgr_gem->bufmgr.debug)
1550                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1551
1552         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1553                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1554                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1555
1556                 /* Disconnect the buffer from the validate list */
1557                 bo_gem->validate_index = -1;
1558                 bufmgr_gem->exec_bos[i] = NULL;
1559         }
1560         bufmgr_gem->exec_count = 0;
1561         pthread_mutex_unlock(&bufmgr_gem->lock);
1562
1563         return ret;
1564 }
1565
1566 static int
1567 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1568                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1569                         int ring_flag)
1570 {
1571         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1572         struct drm_i915_gem_execbuffer2 execbuf;
1573         int ret, i;
1574
1575         if ((ring_flag != I915_EXEC_RENDER) && (ring_flag != I915_EXEC_BSD))
1576                 return -EINVAL;
1577
1578         pthread_mutex_lock(&bufmgr_gem->lock);
1579         /* Update indices and set up the validate list. */
1580         drm_intel_gem_bo_process_reloc2(bo);
1581
1582         /* Add the batch buffer to the validation list.  There are no relocations
1583          * pointing to it.
1584          */
1585         drm_intel_add_validate_buffer2(bo, 0);
1586
1587         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1588         execbuf.buffer_count = bufmgr_gem->exec_count;
1589         execbuf.batch_start_offset = 0;
1590         execbuf.batch_len = used;
1591         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1592         execbuf.num_cliprects = num_cliprects;
1593         execbuf.DR1 = 0;
1594         execbuf.DR4 = DR4;
1595         execbuf.flags = ring_flag;
1596         execbuf.rsvd1 = 0;
1597         execbuf.rsvd2 = 0;
1598
1599         do {
1600                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_EXECBUFFER2,
1601                             &execbuf);
1602         } while (ret != 0 && errno == EINTR);
1603
1604         if (ret != 0) {
1605                 ret = -errno;
1606                 if (ret == -ENOSPC) {
1607                         fprintf(stderr,
1608                                 "Execbuffer fails to pin. "
1609                                 "Estimate: %u. Actual: %u. Available: %u\n",
1610                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1611                                                                    bufmgr_gem->exec_count),
1612                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1613                                                                   bufmgr_gem->exec_count),
1614                                 (unsigned int) bufmgr_gem->gtt_size);
1615                 }
1616         }
1617         drm_intel_update_buffer_offsets2(bufmgr_gem);
1618
1619         if (bufmgr_gem->bufmgr.debug)
1620                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1621
1622         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1623                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1624                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1625
1626                 /* Disconnect the buffer from the validate list */
1627                 bo_gem->validate_index = -1;
1628                 bufmgr_gem->exec_bos[i] = NULL;
1629         }
1630         bufmgr_gem->exec_count = 0;
1631         pthread_mutex_unlock(&bufmgr_gem->lock);
1632
1633         return ret;
1634 }
1635
1636 static int
1637 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1638                        drm_clip_rect_t *cliprects, int num_cliprects,
1639                        int DR4)
1640 {
1641         return drm_intel_gem_bo_mrb_exec2(bo, used,
1642                                         cliprects, num_cliprects, DR4,
1643                                         I915_EXEC_RENDER);
1644 }
1645
1646 static int
1647 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1648 {
1649         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1650         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1651         struct drm_i915_gem_pin pin;
1652         int ret;
1653
1654         memset(&pin, 0, sizeof(pin));
1655         pin.handle = bo_gem->gem_handle;
1656         pin.alignment = alignment;
1657
1658         do {
1659                 ret = ioctl(bufmgr_gem->fd,
1660                             DRM_IOCTL_I915_GEM_PIN,
1661                             &pin);
1662         } while (ret == -1 && errno == EINTR);
1663
1664         if (ret != 0)
1665                 return -errno;
1666
1667         bo->offset = pin.offset;
1668         return 0;
1669 }
1670
1671 static int
1672 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1673 {
1674         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1675         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1676         struct drm_i915_gem_unpin unpin;
1677         int ret;
1678
1679         memset(&unpin, 0, sizeof(unpin));
1680         unpin.handle = bo_gem->gem_handle;
1681
1682         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1683         if (ret != 0)
1684                 return -errno;
1685
1686         return 0;
1687 }
1688
1689 static int
1690 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1691                                      uint32_t tiling_mode,
1692                                      uint32_t stride)
1693 {
1694         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1695         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1696         struct drm_i915_gem_set_tiling set_tiling;
1697         int ret;
1698
1699         if (bo_gem->global_name == 0 &&
1700             tiling_mode == bo_gem->tiling_mode &&
1701             stride == bo_gem->stride)
1702                 return 0;
1703
1704         memset(&set_tiling, 0, sizeof(set_tiling));
1705         do {
1706                 set_tiling.handle = bo_gem->gem_handle;
1707                 set_tiling.tiling_mode = tiling_mode;
1708                 set_tiling.stride = stride;
1709
1710                 ret = ioctl(bufmgr_gem->fd,
1711                             DRM_IOCTL_I915_GEM_SET_TILING,
1712                             &set_tiling);
1713         } while (ret == -1 && errno == EINTR);
1714         if (ret == -1)
1715                 return -errno;
1716
1717         bo_gem->tiling_mode = set_tiling.tiling_mode;
1718         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1719         bo_gem->stride = set_tiling.stride;
1720         return 0;
1721 }
1722
1723 static int
1724 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1725                             uint32_t stride)
1726 {
1727         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1728         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1729         int ret;
1730
1731         /* Linear buffers have no stride. By ensuring that we only ever use
1732          * stride 0 with linear buffers, we simplify our code.
1733          */
1734         if (*tiling_mode == I915_TILING_NONE)
1735                 stride = 0;
1736
1737         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1738         if (ret == 0)
1739                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1740
1741         *tiling_mode = bo_gem->tiling_mode;
1742         return ret;
1743 }
1744
1745 static int
1746 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1747                             uint32_t * swizzle_mode)
1748 {
1749         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1750
1751         *tiling_mode = bo_gem->tiling_mode;
1752         *swizzle_mode = bo_gem->swizzle_mode;
1753         return 0;
1754 }
1755
1756 static int
1757 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1758 {
1759         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1760         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1761         struct drm_gem_flink flink;
1762         int ret;
1763
1764         if (!bo_gem->global_name) {
1765                 memset(&flink, 0, sizeof(flink));
1766                 flink.handle = bo_gem->gem_handle;
1767
1768                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1769                 if (ret != 0)
1770                         return -errno;
1771                 bo_gem->global_name = flink.name;
1772                 bo_gem->reusable = 0;
1773         }
1774
1775         *name = bo_gem->global_name;
1776         return 0;
1777 }
1778
1779 /**
1780  * Enables unlimited caching of buffer objects for reuse.
1781  *
1782  * This is potentially very memory expensive, as the cache at each bucket
1783  * size is only bounded by how many buffers of that size we've managed to have
1784  * in flight at once.
1785  */
1786 void
1787 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1788 {
1789         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1790
1791         bufmgr_gem->bo_reuse = 1;
1792 }
1793
1794 /**
1795  * Enable use of fenced reloc type.
1796  *
1797  * New code should enable this to avoid unnecessary fence register
1798  * allocation.  If this option is not enabled, all relocs will have fence
1799  * register allocated.
1800  */
1801 void
1802 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1803 {
1804         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1805
1806         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1807                 bufmgr_gem->fenced_relocs = 1;
1808 }
1809
1810 /**
1811  * Return the additional aperture space required by the tree of buffer objects
1812  * rooted at bo.
1813  */
1814 static int
1815 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1816 {
1817         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1818         int i;
1819         int total = 0;
1820
1821         if (bo == NULL || bo_gem->included_in_check_aperture)
1822                 return 0;
1823
1824         total += bo->size;
1825         bo_gem->included_in_check_aperture = 1;
1826
1827         for (i = 0; i < bo_gem->reloc_count; i++)
1828                 total +=
1829                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1830                                                         reloc_target_info[i].bo);
1831
1832         return total;
1833 }
1834
1835 /**
1836  * Count the number of buffers in this list that need a fence reg
1837  *
1838  * If the count is greater than the number of available regs, we'll have
1839  * to ask the caller to resubmit a batch with fewer tiled buffers.
1840  *
1841  * This function over-counts if the same buffer is used multiple times.
1842  */
1843 static unsigned int
1844 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1845 {
1846         int i;
1847         unsigned int total = 0;
1848
1849         for (i = 0; i < count; i++) {
1850                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1851
1852                 if (bo_gem == NULL)
1853                         continue;
1854
1855                 total += bo_gem->reloc_tree_fences;
1856         }
1857         return total;
1858 }
1859
1860 /**
1861  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1862  * for the next drm_intel_bufmgr_check_aperture_space() call.
1863  */
1864 static void
1865 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1866 {
1867         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1868         int i;
1869
1870         if (bo == NULL || !bo_gem->included_in_check_aperture)
1871                 return;
1872
1873         bo_gem->included_in_check_aperture = 0;
1874
1875         for (i = 0; i < bo_gem->reloc_count; i++)
1876                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1877                                                            reloc_target_info[i].bo);
1878 }
1879
1880 /**
1881  * Return a conservative estimate for the amount of aperture required
1882  * for a collection of buffers. This may double-count some buffers.
1883  */
1884 static unsigned int
1885 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1886 {
1887         int i;
1888         unsigned int total = 0;
1889
1890         for (i = 0; i < count; i++) {
1891                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1892                 if (bo_gem != NULL)
1893                         total += bo_gem->reloc_tree_size;
1894         }
1895         return total;
1896 }
1897
1898 /**
1899  * Return the amount of aperture needed for a collection of buffers.
1900  * This avoids double counting any buffers, at the cost of looking
1901  * at every buffer in the set.
1902  */
1903 static unsigned int
1904 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1905 {
1906         int i;
1907         unsigned int total = 0;
1908
1909         for (i = 0; i < count; i++) {
1910                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1911                 /* For the first buffer object in the array, we get an
1912                  * accurate count back for its reloc_tree size (since nothing
1913                  * had been flagged as being counted yet).  We can save that
1914                  * value out as a more conservative reloc_tree_size that
1915                  * avoids double-counting target buffers.  Since the first
1916                  * buffer happens to usually be the batch buffer in our
1917                  * callers, this can pull us back from doing the tree
1918                  * walk on every new batch emit.
1919                  */
1920                 if (i == 0) {
1921                         drm_intel_bo_gem *bo_gem =
1922                             (drm_intel_bo_gem *) bo_array[i];
1923                         bo_gem->reloc_tree_size = total;
1924                 }
1925         }
1926
1927         for (i = 0; i < count; i++)
1928                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1929         return total;
1930 }
1931
1932 /**
1933  * Return -1 if the batchbuffer should be flushed before attempting to
1934  * emit rendering referencing the buffers pointed to by bo_array.
1935  *
1936  * This is required because if we try to emit a batchbuffer with relocations
1937  * to a tree of buffers that won't simultaneously fit in the aperture,
1938  * the rendering will return an error at a point where the software is not
1939  * prepared to recover from it.
1940  *
1941  * However, we also want to emit the batchbuffer significantly before we reach
1942  * the limit, as a series of batchbuffers each of which references buffers
1943  * covering almost all of the aperture means that at each emit we end up
1944  * waiting to evict a buffer from the last rendering, and we get synchronous
1945  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1946  * get better parallelism.
1947  */
1948 static int
1949 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1950 {
1951         drm_intel_bufmgr_gem *bufmgr_gem =
1952             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1953         unsigned int total = 0;
1954         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1955         int total_fences;
1956
1957         /* Check for fence reg constraints if necessary */
1958         if (bufmgr_gem->available_fences) {
1959                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1960                 if (total_fences > bufmgr_gem->available_fences)
1961                         return -ENOSPC;
1962         }
1963
1964         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1965
1966         if (total > threshold)
1967                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1968
1969         if (total > threshold) {
1970                 DBG("check_space: overflowed available aperture, "
1971                     "%dkb vs %dkb\n",
1972                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1973                 return -ENOSPC;
1974         } else {
1975                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1976                     (int)bufmgr_gem->gtt_size / 1024);
1977                 return 0;
1978         }
1979 }
1980
1981 /*
1982  * Disable buffer reuse for objects which are shared with the kernel
1983  * as scanout buffers
1984  */
1985 static int
1986 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1987 {
1988         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1989
1990         bo_gem->reusable = 0;
1991         return 0;
1992 }
1993
1994 static int
1995 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
1996 {
1997         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1998
1999         return bo_gem->reusable;
2000 }
2001
2002 static int
2003 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2004 {
2005         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2006         int i;
2007
2008         for (i = 0; i < bo_gem->reloc_count; i++) {
2009                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2010                         return 1;
2011                 if (bo == bo_gem->reloc_target_info[i].bo)
2012                         continue;
2013                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2014                                                 target_bo))
2015                         return 1;
2016         }
2017
2018         return 0;
2019 }
2020
2021 /** Return true if target_bo is referenced by bo's relocation tree. */
2022 static int
2023 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2024 {
2025         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2026
2027         if (bo == NULL || target_bo == NULL)
2028                 return 0;
2029         if (target_bo_gem->used_as_reloc_target)
2030                 return _drm_intel_gem_bo_references(bo, target_bo);
2031         return 0;
2032 }
2033
2034 static void
2035 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2036 {
2037         unsigned int i = bufmgr_gem->num_buckets;
2038
2039         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2040
2041         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2042         bufmgr_gem->cache_bucket[i].size = size;
2043         bufmgr_gem->num_buckets++;
2044 }
2045
2046 static void
2047 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2048 {
2049         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2050
2051         /* OK, so power of two buckets was too wasteful of memory.
2052          * Give 3 other sizes between each power of two, to hopefully
2053          * cover things accurately enough.  (The alternative is
2054          * probably to just go for exact matching of sizes, and assume
2055          * that for things like composited window resize the tiled
2056          * width/height alignment and rounding of sizes to pages will
2057          * get us useful cache hit rates anyway)
2058          */
2059         add_bucket(bufmgr_gem, 4096);
2060         add_bucket(bufmgr_gem, 4096 * 2);
2061         add_bucket(bufmgr_gem, 4096 * 3);
2062
2063         /* Initialize the linked lists for BO reuse cache. */
2064         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2065                 add_bucket(bufmgr_gem, size);
2066
2067                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2068                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2069                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2070         }
2071 }
2072
2073 /**
2074  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2075  * and manage map buffer objections.
2076  *
2077  * \param fd File descriptor of the opened DRM device.
2078  */
2079 drm_intel_bufmgr *
2080 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2081 {
2082         drm_intel_bufmgr_gem *bufmgr_gem;
2083         struct drm_i915_gem_get_aperture aperture;
2084         drm_i915_getparam_t gp;
2085         int ret;
2086         int exec2 = 0, has_bsd = 0;
2087
2088         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2089         if (bufmgr_gem == NULL)
2090                 return NULL;
2091
2092         bufmgr_gem->fd = fd;
2093
2094         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2095                 free(bufmgr_gem);
2096                 return NULL;
2097         }
2098
2099         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_APERTURE, &aperture);
2100
2101         if (ret == 0)
2102                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2103         else {
2104                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2105                         strerror(errno));
2106                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2107                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2108                         "May lead to reduced performance or incorrect "
2109                         "rendering.\n",
2110                         (int)bufmgr_gem->gtt_size / 1024);
2111         }
2112
2113         gp.param = I915_PARAM_CHIPSET_ID;
2114         gp.value = &bufmgr_gem->pci_device;
2115         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2116         if (ret) {
2117                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2118                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2119         }
2120
2121         if (IS_GEN2(bufmgr_gem))
2122                 bufmgr_gem->gen = 2;
2123         else if (IS_GEN3(bufmgr_gem))
2124                 bufmgr_gem->gen = 3;
2125         else if (IS_GEN4(bufmgr_gem))
2126                 bufmgr_gem->gen = 4;
2127         else
2128                 bufmgr_gem->gen = 6;
2129
2130         gp.param = I915_PARAM_HAS_EXECBUF2;
2131         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2132         if (!ret)
2133                 exec2 = 1;
2134
2135         gp.param = I915_PARAM_HAS_BSD;
2136         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2137         if (!ret)
2138                 has_bsd = 1;
2139
2140         if (bufmgr_gem->gen < 4) {
2141                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2142                 gp.value = &bufmgr_gem->available_fences;
2143                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2144                 if (ret) {
2145                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2146                                 errno);
2147                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2148                                 *gp.value);
2149                         bufmgr_gem->available_fences = 0;
2150                 } else {
2151                         /* XXX The kernel reports the total number of fences,
2152                          * including any that may be pinned.
2153                          *
2154                          * We presume that there will be at least one pinned
2155                          * fence for the scanout buffer, but there may be more
2156                          * than one scanout and the user may be manually
2157                          * pinning buffers. Let's move to execbuffer2 and
2158                          * thereby forget the insanity of using fences...
2159                          */
2160                         bufmgr_gem->available_fences -= 2;
2161                         if (bufmgr_gem->available_fences < 0)
2162                                 bufmgr_gem->available_fences = 0;
2163                 }
2164         }
2165
2166         /* Let's go with one relocation per every 2 dwords (but round down a bit
2167          * since a power of two will mean an extra page allocation for the reloc
2168          * buffer).
2169          *
2170          * Every 4 was too few for the blender benchmark.
2171          */
2172         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2173
2174         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2175         bufmgr_gem->bufmgr.bo_alloc_for_render =
2176             drm_intel_gem_bo_alloc_for_render;
2177         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2178         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2179         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2180         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2181         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2182         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2183         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2184         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2185         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2186         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2187         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2188         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2189         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2190         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2191         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2192         /* Use the new one if available */
2193         if (exec2) {
2194                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2195                 if (has_bsd)
2196                         bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2197         } else
2198                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2199         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2200         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2201         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2202         bufmgr_gem->bufmgr.debug = 0;
2203         bufmgr_gem->bufmgr.check_aperture_space =
2204             drm_intel_gem_check_aperture_space;
2205         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2206         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2207         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2208             drm_intel_gem_get_pipe_from_crtc_id;
2209         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2210
2211         init_cache_buckets(bufmgr_gem);
2212
2213         return &bufmgr_gem->bufmgr;
2214 }