intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         unsigned int has_bsd : 1;
 103         unsigned int has_blt : 1;
 104         unsigned int has_relaxed_fencing : 1;
 105         unsigned int bo_reuse : 1;
 106         char fenced_relocs;
 107 } drm_intel_bufmgr_gem;
 108
 109 #define DRM_INTEL_RELOC_FENCE (1<<0)
 110
 111 typedef struct _drm_intel_reloc_target_info {
 112         drm_intel_bo *bo;
 113         int flags;
 114 } drm_intel_reloc_target;
 115
 116 struct _drm_intel_bo_gem {
 117         drm_intel_bo bo;
 118
 119         atomic_t refcount;
 120         uint32_t gem_handle;
 121         const char *name;
 122
 123         /**
 124          * Kenel-assigned global name for this object
 125          */
 126         unsigned int global_name;
 127
 128         /**
 129          * Index of the buffer within the validation list while preparing a
 130          * batchbuffer execution.
 131          */
 132         int validate_index;
 133
 134         /**
 135          * Current tiling mode
 136          */
 137         uint32_t tiling_mode;
 138         uint32_t swizzle_mode;
 139         unsigned long stride;
 140
 141         time_t free_time;
 142
 143         /** Array passed to the DRM containing relocation information. */
 144         struct drm_i915_gem_relocation_entry *relocs;
 145         /**
 146          * Array of info structs corresponding to relocs[i].target_handle etc
 147          */
 148         drm_intel_reloc_target *reloc_target_info;
 149         /** Number of entries in relocs */
 150         int reloc_count;
 151         /** Mapped address for the buffer, saved across map/unmap cycles */
 152         void *mem_virtual;
 153         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 154         void *gtt_virtual;
 155
 156         /** BO cache list */
 157         drmMMListHead head;
 158
 159         /**
 160          * Boolean of whether this BO and its children have been included in
 161          * the current drm_intel_bufmgr_check_aperture_space() total.
 162          */
 163         char included_in_check_aperture;
 164
 165         /**
 166          * Boolean of whether this buffer has been used as a relocation
 167          * target and had its size accounted for, and thus can't have any
 168          * further relocations added to it.
 169          */
 170         char used_as_reloc_target;
 171
 172         /**
 173          * Boolean of whether we have encountered an error whilst building the relocation tree.
 174          */
 175         char has_error;
 176
 177         /**
 178          * Boolean of whether this buffer can be re-used
 179          */
 180         char reusable;
 181
 182         /**
 183          * Size in bytes of this buffer and its relocation descendents.
 184          *
 185          * Used to avoid costly tree walking in
 186          * drm_intel_bufmgr_check_aperture in the common case.
 187          */
 188         int reloc_tree_size;
 189
 190         /**
 191          * Number of potential fence registers required by this buffer and its
 192          * relocations.
 193          */
 194         int reloc_tree_fences;
 195 };
 196
 197 static unsigned int
 198 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 199
 200 static unsigned int
 201 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 202
 203 static int
 204 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 205                             uint32_t * swizzle_mode);
 206
 207 static int
 208 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 209                                      uint32_t tiling_mode,
 210                                      uint32_t stride);
 211
 212 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 213                                                       time_t time);
 214
 215 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 216
 217 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 218
 219 static unsigned long
 220 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 221                            uint32_t *tiling_mode)
 222 {
 223         unsigned long min_size, max_size;
 224         unsigned long i;
 225
 226         if (*tiling_mode == I915_TILING_NONE)
 227                 return size;
 228
 229         /* 965+ just need multiples of page size for tiling */
 230         if (bufmgr_gem->gen >= 4)
 231                 return ROUND_UP_TO(size, 4096);
 232
 233         /* Older chips need powers of two, of at least 512k or 1M */
 234         if (bufmgr_gem->gen == 3) {
 235                 min_size = 1024*1024;
 236                 max_size = 128*1024*1024;
 237         } else {
 238                 min_size = 512*1024;
 239                 max_size = 64*1024*1024;
 240         }
 241
 242         if (size > max_size) {
 243                 *tiling_mode = I915_TILING_NONE;
 244                 return size;
 245         }
 246
 247         /* Do we need to allocate every page for the fence? */
 248         if (bufmgr_gem->has_relaxed_fencing)
 249                 return ROUND_UP_TO(size, 4096);
 250
 251         for (i = min_size; i < size; i <<= 1)
 252                 ;
 253
 254         return i;
 255 }
 256
 257 /*
 258  * Round a given pitch up to the minimum required for X tiling on a
 259  * given chip.  We use 512 as the minimum to allow for a later tiling
 260  * change.
 261  */
 262 static unsigned long
 263 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 264                             unsigned long pitch, uint32_t *tiling_mode)
 265 {
 266         unsigned long tile_width;
 267         unsigned long i;
 268
 269         /* If untiled, then just align it so that we can do rendering
 270          * to it with the 3D engine.
 271          */
 272         if (*tiling_mode == I915_TILING_NONE)
 273                 return ALIGN(pitch, 64);
 274
 275         if (*tiling_mode == I915_TILING_X)
 276                 tile_width = 512;
 277         else
 278                 tile_width = 128;
 279
 280         /* 965 is flexible */
 281         if (bufmgr_gem->gen >= 4)
 282                 return ROUND_UP_TO(pitch, tile_width);
 283
 284         /* The older hardware has a maximum pitch of 8192 with tiled
 285          * surfaces, so fallback to untiled if it's too large.
 286          */
 287         if (pitch > 8192) {
 288                 *tiling_mode = I915_TILING_NONE;
 289                 return ALIGN(pitch, 64);
 290         }
 291
 292         /* Pre-965 needs power of two tile width */
 293         for (i = tile_width; i < pitch; i <<= 1)
 294                 ;
 295
 296         return i;
 297 }
 298
 299 static struct drm_intel_gem_bo_bucket *
 300 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 301                                  unsigned long size)
 302 {
 303         int i;
 304
 305         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 306                 struct drm_intel_gem_bo_bucket *bucket =
 307                     &bufmgr_gem->cache_bucket[i];
 308                 if (bucket->size >= size) {
 309                         return bucket;
 310                 }
 311         }
 312
 313         return NULL;
 314 }
 315
 316 static void
 317 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 318 {
 319         int i, j;
 320
 321         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 322                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 323                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 324
 325                 if (bo_gem->relocs == NULL) {
 326                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 327                             bo_gem->name);
 328                         continue;
 329                 }
 330
 331                 for (j = 0; j < bo_gem->reloc_count; j++) {
 332                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 333                         drm_intel_bo_gem *target_gem =
 334                             (drm_intel_bo_gem *) target_bo;
 335
 336                         DBG("%2d: %d (%s)@0x%08llx -> "
 337                             "%d (%s)@0x%08lx + 0x%08x\n",
 338                             i,
 339                             bo_gem->gem_handle, bo_gem->name,
 340                             (unsigned long long)bo_gem->relocs[j].offset,
 341                             target_gem->gem_handle,
 342                             target_gem->name,
 343                             target_bo->offset,
 344                             bo_gem->relocs[j].delta);
 345                 }
 346         }
 347 }
 348
 349 static inline void
 350 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 351 {
 352         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 353
 354         atomic_inc(&bo_gem->refcount);
 355 }
 356
 357 /**
 358  * Adds the given buffer to the list of buffers to be validated (moved into the
 359  * appropriate memory type) with the next batch submission.
 360  *
 361  * If a buffer is validated multiple times in a batch submission, it ends up
 362  * with the intersection of the memory type flags and the union of the
 363  * access flags.
 364  */
 365 static void
 366 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 367 {
 368         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 369         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 370         int index;
 371
 372         if (bo_gem->validate_index != -1)
 373                 return;
 374
 375         /* Extend the array of validation entries as necessary. */
 376         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 377                 int new_size = bufmgr_gem->exec_size * 2;
 378
 379                 if (new_size == 0)
 380                         new_size = 5;
 381
 382                 bufmgr_gem->exec_objects =
 383                     realloc(bufmgr_gem->exec_objects,
 384                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 385                 bufmgr_gem->exec_bos =
 386                     realloc(bufmgr_gem->exec_bos,
 387                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 388                 bufmgr_gem->exec_size = new_size;
 389         }
 390
 391         index = bufmgr_gem->exec_count;
 392         bo_gem->validate_index = index;
 393         /* Fill in array entry */
 394         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 395         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 396         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 397         bufmgr_gem->exec_objects[index].alignment = 0;
 398         bufmgr_gem->exec_objects[index].offset = 0;
 399         bufmgr_gem->exec_bos[index] = bo;
 400         bufmgr_gem->exec_count++;
 401 }
 402
 403 static void
 404 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 405 {
 406         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 407         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 408         int index;
 409
 410         if (bo_gem->validate_index != -1) {
 411                 if (need_fence)
 412                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 413                                 EXEC_OBJECT_NEEDS_FENCE;
 414                 return;
 415         }
 416
 417         /* Extend the array of validation entries as necessary. */
 418         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 419                 int new_size = bufmgr_gem->exec_size * 2;
 420
 421                 if (new_size == 0)
 422                         new_size = 5;
 423
 424                 bufmgr_gem->exec2_objects =
 425                         realloc(bufmgr_gem->exec2_objects,
 426                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 427                 bufmgr_gem->exec_bos =
 428                         realloc(bufmgr_gem->exec_bos,
 429                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 430                 bufmgr_gem->exec_size = new_size;
 431         }
 432
 433         index = bufmgr_gem->exec_count;
 434         bo_gem->validate_index = index;
 435         /* Fill in array entry */
 436         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 437         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 438         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 439         bufmgr_gem->exec2_objects[index].alignment = 0;
 440         bufmgr_gem->exec2_objects[index].offset = 0;
 441         bufmgr_gem->exec_bos[index] = bo;
 442         bufmgr_gem->exec2_objects[index].flags = 0;
 443         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 444         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 445         if (need_fence) {
 446                 bufmgr_gem->exec2_objects[index].flags |=
 447                         EXEC_OBJECT_NEEDS_FENCE;
 448         }
 449         bufmgr_gem->exec_count++;
 450 }
 451
 452 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 453         sizeof(uint32_t))
 454
 455 static void
 456 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 457                                       drm_intel_bo_gem *bo_gem)
 458 {
 459         int size;
 460
 461         assert(!bo_gem->used_as_reloc_target);
 462
 463         /* The older chipsets are far-less flexible in terms of tiling,
 464          * and require tiled buffer to be size aligned in the aperture.
 465          * This means that in the worst possible case we will need a hole
 466          * twice as large as the object in order for it to fit into the
 467          * aperture. Optimal packing is for wimps.
 468          */
 469         size = bo_gem->bo.size;
 470         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 471                 int min_size;
 472
 473                 if (bufmgr_gem->has_relaxed_fencing) {
 474                         if (bufmgr_gem->gen == 3)
 475                                 min_size = 1024*1024;
 476                         else
 477                                 min_size = 512*1024;
 478
 479                         while (min_size < size)
 480                                 min_size *= 2;
 481                 } else
 482                         min_size = size;
 483
 484                 /* Account for worst-case alignment. */
 485                 size = 2 * min_size;
 486         }
 487
 488         bo_gem->reloc_tree_size = size;
 489 }
 490
 491 static int
 492 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 493 {
 494         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 495         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 496         unsigned int max_relocs = bufmgr_gem->max_relocs;
 497
 498         if (bo->size / 4 < max_relocs)
 499                 max_relocs = bo->size / 4;
 500
 501         bo_gem->relocs = malloc(max_relocs *
 502                                 sizeof(struct drm_i915_gem_relocation_entry));
 503         bo_gem->reloc_target_info = malloc(max_relocs *
 504                                            sizeof(drm_intel_reloc_target));
 505         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 506                 bo_gem->has_error = 1;
 507
 508                 free (bo_gem->relocs);
 509                 bo_gem->relocs = NULL;
 510
 511                 free (bo_gem->reloc_target_info);
 512                 bo_gem->reloc_target_info = NULL;
 513
 514                 return 1;
 515         }
 516
 517         return 0;
 518 }
 519
 520 static int
 521 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 522 {
 523         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 524         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 525         struct drm_i915_gem_busy busy;
 526         int ret;
 527
 528         memset(&busy, 0, sizeof(busy));
 529         busy.handle = bo_gem->gem_handle;
 530
 531         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 532
 533         return (ret == 0 && busy.busy);
 534 }
 535
 536 static int
 537 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 538                                   drm_intel_bo_gem *bo_gem, int state)
 539 {
 540         struct drm_i915_gem_madvise madv;
 541
 542         madv.handle = bo_gem->gem_handle;
 543         madv.madv = state;
 544         madv.retained = 1;
 545         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 546
 547         return madv.retained;
 548 }
 549
 550 static int
 551 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 552 {
 553         return drm_intel_gem_bo_madvise_internal
 554                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 555                  (drm_intel_bo_gem *) bo,
 556                  madv);
 557 }
 558
 559 /* drop the oldest entries that have been purged by the kernel */
 560 static void
 561 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 562                                     struct drm_intel_gem_bo_bucket *bucket)
 563 {
 564         while (!DRMLISTEMPTY(&bucket->head)) {
 565                 drm_intel_bo_gem *bo_gem;
 566
 567                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 568                                       bucket->head.next, head);
 569                 if (drm_intel_gem_bo_madvise_internal
 570                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 571                         break;
 572
 573                 DRMLISTDEL(&bo_gem->head);
 574                 drm_intel_gem_bo_free(&bo_gem->bo);
 575         }
 576 }
 577
 578 static drm_intel_bo *
 579 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 580                                 const char *name,
 581                                 unsigned long size,
 582                                 unsigned long flags,
 583                                 uint32_t tiling_mode,
 584                                 unsigned long stride)
 585 {
 586         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 587         drm_intel_bo_gem *bo_gem;
 588         unsigned int page_size = getpagesize();
 589         int ret;
 590         struct drm_intel_gem_bo_bucket *bucket;
 591         int alloc_from_cache;
 592         unsigned long bo_size;
 593         int for_render = 0;
 594
 595         if (flags & BO_ALLOC_FOR_RENDER)
 596                 for_render = 1;
 597
 598         /* Round the allocated size up to a power of two number of pages. */
 599         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 600
 601         /* If we don't have caching at this size, don't actually round the
 602          * allocation up.
 603          */
 604         if (bucket == NULL) {
 605                 bo_size = size;
 606                 if (bo_size < page_size)
 607                         bo_size = page_size;
 608         } else {
 609                 bo_size = bucket->size;
 610         }
 611
 612         pthread_mutex_lock(&bufmgr_gem->lock);
 613         /* Get a buffer out of the cache if available */
 614 retry:
 615         alloc_from_cache = 0;
 616         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 617                 if (for_render) {
 618                         /* Allocate new render-target BOs from the tail (MRU)
 619                          * of the list, as it will likely be hot in the GPU
 620                          * cache and in the aperture for us.
 621                          */
 622                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 623                                               bucket->head.prev, head);
 624                         DRMLISTDEL(&bo_gem->head);
 625                         alloc_from_cache = 1;
 626                 } else {
 627                         /* For non-render-target BOs (where we're probably
 628                          * going to map it first thing in order to fill it
 629                          * with data), check if the last BO in the cache is
 630                          * unbusy, and only reuse in that case. Otherwise,
 631                          * allocating a new buffer is probably faster than
 632                          * waiting for the GPU to finish.
 633                          */
 634                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 635                                               bucket->head.next, head);
 636                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 637                                 alloc_from_cache = 1;
 638                                 DRMLISTDEL(&bo_gem->head);
 639                         }
 640                 }
 641
 642                 if (alloc_from_cache) {
 643                         if (!drm_intel_gem_bo_madvise_internal
 644                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 645                                 drm_intel_gem_bo_free(&bo_gem->bo);
 646                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 647                                                                     bucket);
 648                                 goto retry;
 649                         }
 650
 651                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 652                                                                  tiling_mode,
 653                                                                  stride)) {
 654                                 drm_intel_gem_bo_free(&bo_gem->bo);
 655                                 goto retry;
 656                         }
 657                 }
 658         }
 659         pthread_mutex_unlock(&bufmgr_gem->lock);
 660
 661         if (!alloc_from_cache) {
 662                 struct drm_i915_gem_create create;
 663
 664                 bo_gem = calloc(1, sizeof(*bo_gem));
 665                 if (!bo_gem)
 666                         return NULL;
 667
 668                 bo_gem->bo.size = bo_size;
 669                 memset(&create, 0, sizeof(create));
 670                 create.size = bo_size;
 671
 672                 ret = drmIoctl(bufmgr_gem->fd,
 673                                DRM_IOCTL_I915_GEM_CREATE,
 674                                &create);
 675                 bo_gem->gem_handle = create.handle;
 676                 bo_gem->bo.handle = bo_gem->gem_handle;
 677                 if (ret != 0) {
 678                         free(bo_gem);
 679                         return NULL;
 680                 }
 681                 bo_gem->bo.bufmgr = bufmgr;
 682
 683                 bo_gem->tiling_mode = I915_TILING_NONE;
 684                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 685                 bo_gem->stride = 0;
 686
 687                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 688                                                          tiling_mode,
 689                                                          stride)) {
 690                     drm_intel_gem_bo_free(&bo_gem->bo);
 691                     return NULL;
 692                 }
 693         }
 694
 695         bo_gem->name = name;
 696         atomic_set(&bo_gem->refcount, 1);
 697         bo_gem->validate_index = -1;
 698         bo_gem->reloc_tree_fences = 0;
 699         bo_gem->used_as_reloc_target = 0;
 700         bo_gem->has_error = 0;
 701         bo_gem->reusable = 1;
 702
 703         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 704
 705         DBG("bo_create: buf %d (%s) %ldb\n",
 706             bo_gem->gem_handle, bo_gem->name, size);
 707
 708         return &bo_gem->bo;
 709 }
 710
 711 static drm_intel_bo *
 712 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 713                                   const char *name,
 714                                   unsigned long size,
 715                                   unsigned int alignment)
 716 {
 717         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 718                                                BO_ALLOC_FOR_RENDER,
 719                                                I915_TILING_NONE, 0);
 720 }
 721
 722 static drm_intel_bo *
 723 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 724                        const char *name,
 725                        unsigned long size,
 726                        unsigned int alignment)
 727 {
 728         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 729                                                I915_TILING_NONE, 0);
 730 }
 731
 732 static drm_intel_bo *
 733 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 734                              int x, int y, int cpp, uint32_t *tiling_mode,
 735                              unsigned long *pitch, unsigned long flags)
 736 {
 737         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 738         unsigned long size, stride;
 739         uint32_t tiling;
 740
 741         do {
 742                 unsigned long aligned_y;
 743
 744                 tiling = *tiling_mode;
 745
 746                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 747                  * so failure to align our height means that we won't allocate
 748                  * enough pages.
 749                  *
 750                  * If we're untiled, we still have to align to 2 rows high
 751                  * because the data port accesses 2x2 blocks even if the
 752                  * bottom row isn't to be rendered, so failure to align means
 753                  * we could walk off the end of the GTT and fault.  This is
 754                  * documented on 965, and may be the case on older chipsets
 755                  * too so we try to be careful.
 756                  */
 757                 aligned_y = y;
 758                 if (tiling == I915_TILING_NONE)
 759                         aligned_y = ALIGN(y, 2);
 760                 else if (tiling == I915_TILING_X)
 761                         aligned_y = ALIGN(y, 8);
 762                 else if (tiling == I915_TILING_Y)
 763                         aligned_y = ALIGN(y, 32);
 764
 765                 stride = x * cpp;
 766                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 767                 size = stride * aligned_y;
 768                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 769         } while (*tiling_mode != tiling);
 770         *pitch = stride;
 771
 772         if (tiling == I915_TILING_NONE)
 773                 stride = 0;
 774
 775         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 776                                                tiling, stride);
 777 }
 778
 779 /**
 780  * Returns a drm_intel_bo wrapping the given buffer object handle.
 781  *
 782  * This can be used when one application needs to pass a buffer object
 783  * to another.
 784  */
 785 drm_intel_bo *
 786 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 787                                   const char *name,
 788                                   unsigned int handle)
 789 {
 790         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 791         drm_intel_bo_gem *bo_gem;
 792         int ret;
 793         struct drm_gem_open open_arg;
 794         struct drm_i915_gem_get_tiling get_tiling;
 795
 796         bo_gem = calloc(1, sizeof(*bo_gem));
 797         if (!bo_gem)
 798                 return NULL;
 799
 800         memset(&open_arg, 0, sizeof(open_arg));
 801         open_arg.name = handle;
 802         ret = drmIoctl(bufmgr_gem->fd,
 803                        DRM_IOCTL_GEM_OPEN,
 804                        &open_arg);
 805         if (ret != 0) {
 806                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 807                     name, handle, strerror(errno));
 808                 free(bo_gem);
 809                 return NULL;
 810         }
 811         bo_gem->bo.size = open_arg.size;
 812         bo_gem->bo.offset = 0;
 813         bo_gem->bo.virtual = NULL;
 814         bo_gem->bo.bufmgr = bufmgr;
 815         bo_gem->name = name;
 816         atomic_set(&bo_gem->refcount, 1);
 817         bo_gem->validate_index = -1;
 818         bo_gem->gem_handle = open_arg.handle;
 819         bo_gem->global_name = handle;
 820         bo_gem->reusable = 0;
 821
 822         memset(&get_tiling, 0, sizeof(get_tiling));
 823         get_tiling.handle = bo_gem->gem_handle;
 824         ret = drmIoctl(bufmgr_gem->fd,
 825                        DRM_IOCTL_I915_GEM_GET_TILING,
 826                        &get_tiling);
 827         if (ret != 0) {
 828                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 829                 return NULL;
 830         }
 831         bo_gem->tiling_mode = get_tiling.tiling_mode;
 832         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 833         /* XXX stride is unknown */
 834         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 835
 836         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 837
 838         return &bo_gem->bo;
 839 }
 840
 841 static void
 842 drm_intel_gem_bo_free(drm_intel_bo *bo)
 843 {
 844         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 845         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 846         struct drm_gem_close close;
 847         int ret;
 848
 849         if (bo_gem->mem_virtual)
 850                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 851         if (bo_gem->gtt_virtual)
 852                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 853
 854         /* Close this object */
 855         memset(&close, 0, sizeof(close));
 856         close.handle = bo_gem->gem_handle;
 857         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 858         if (ret != 0) {
 859                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 860                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 861         }
 862         free(bo);
 863 }
 864
 865 /** Frees all cached buffers significantly older than @time. */
 866 static void
 867 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 868 {
 869         int i;
 870
 871         if (bufmgr_gem->time == time)
 872                 return;
 873
 874         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 875                 struct drm_intel_gem_bo_bucket *bucket =
 876                     &bufmgr_gem->cache_bucket[i];
 877
 878                 while (!DRMLISTEMPTY(&bucket->head)) {
 879                         drm_intel_bo_gem *bo_gem;
 880
 881                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 882                                               bucket->head.next, head);
 883                         if (time - bo_gem->free_time <= 1)
 884                                 break;
 885
 886                         DRMLISTDEL(&bo_gem->head);
 887
 888                         drm_intel_gem_bo_free(&bo_gem->bo);
 889                 }
 890         }
 891
 892         bufmgr_gem->time = time;
 893 }
 894
 895 static void
 896 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 897 {
 898         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 899         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 900         struct drm_intel_gem_bo_bucket *bucket;
 901         int i;
 902
 903         /* Unreference all the target buffers */
 904         for (i = 0; i < bo_gem->reloc_count; i++) {
 905                 if (bo_gem->reloc_target_info[i].bo != bo) {
 906                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 907                                                                   reloc_target_info[i].bo,
 908                                                                   time);
 909                 }
 910         }
 911         bo_gem->reloc_count = 0;
 912         bo_gem->used_as_reloc_target = 0;
 913
 914         DBG("bo_unreference final: %d (%s)\n",
 915             bo_gem->gem_handle, bo_gem->name);
 916
 917         /* release memory associated with this object */
 918         if (bo_gem->reloc_target_info) {
 919                 free(bo_gem->reloc_target_info);
 920                 bo_gem->reloc_target_info = NULL;
 921         }
 922         if (bo_gem->relocs) {
 923                 free(bo_gem->relocs);
 924                 bo_gem->relocs = NULL;
 925         }
 926
 927         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 928         /* Put the buffer into our internal cache for reuse if we can. */
 929         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 930             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 931                                               I915_MADV_DONTNEED)) {
 932                 bo_gem->free_time = time;
 933
 934                 bo_gem->name = NULL;
 935                 bo_gem->validate_index = -1;
 936
 937                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 938         } else {
 939                 drm_intel_gem_bo_free(bo);
 940         }
 941 }
 942
 943 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 944                                                       time_t time)
 945 {
 946         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 947
 948         assert(atomic_read(&bo_gem->refcount) > 0);
 949         if (atomic_dec_and_test(&bo_gem->refcount))
 950                 drm_intel_gem_bo_unreference_final(bo, time);
 951 }
 952
 953 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 954 {
 955         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 956
 957         assert(atomic_read(&bo_gem->refcount) > 0);
 958         if (atomic_dec_and_test(&bo_gem->refcount)) {
 959                 drm_intel_bufmgr_gem *bufmgr_gem =
 960                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 961                 struct timespec time;
 962
 963                 clock_gettime(CLOCK_MONOTONIC, &time);
 964
 965                 pthread_mutex_lock(&bufmgr_gem->lock);
 966                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 967                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 968                 pthread_mutex_unlock(&bufmgr_gem->lock);
 969         }
 970 }
 971
 972 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 973 {
 974         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 975         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 976         struct drm_i915_gem_set_domain set_domain;
 977         int ret;
 978
 979         pthread_mutex_lock(&bufmgr_gem->lock);
 980
 981         /* Allow recursive mapping. Mesa may recursively map buffers with
 982          * nested display loops.
 983          */
 984         if (!bo_gem->mem_virtual) {
 985                 struct drm_i915_gem_mmap mmap_arg;
 986
 987                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 988
 989                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 990                 mmap_arg.handle = bo_gem->gem_handle;
 991                 mmap_arg.offset = 0;
 992                 mmap_arg.size = bo->size;
 993                 ret = drmIoctl(bufmgr_gem->fd,
 994                                DRM_IOCTL_I915_GEM_MMAP,
 995                                &mmap_arg);
 996                 if (ret != 0) {
 997                         ret = -errno;
 998                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
 999                             __FILE__, __LINE__, bo_gem->gem_handle,
1000                             bo_gem->name, strerror(errno));
1001                         pthread_mutex_unlock(&bufmgr_gem->lock);
1002                         return ret;
1003                 }
1004                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1005         }
1006         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1007             bo_gem->mem_virtual);
1008         bo->virtual = bo_gem->mem_virtual;
1009
1010         set_domain.handle = bo_gem->gem_handle;
1011         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1012         if (write_enable)
1013                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1014         else
1015                 set_domain.write_domain = 0;
1016         ret = drmIoctl(bufmgr_gem->fd,
1017                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1018                        &set_domain);
1019         if (ret != 0) {
1020                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1021                     __FILE__, __LINE__, bo_gem->gem_handle,
1022                     strerror(errno));
1023         }
1024
1025         pthread_mutex_unlock(&bufmgr_gem->lock);
1026
1027         return 0;
1028 }
1029
1030 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1031 {
1032         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1033         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1034         struct drm_i915_gem_set_domain set_domain;
1035         int ret;
1036
1037         pthread_mutex_lock(&bufmgr_gem->lock);
1038
1039         /* Get a mapping of the buffer if we haven't before. */
1040         if (bo_gem->gtt_virtual == NULL) {
1041                 struct drm_i915_gem_mmap_gtt mmap_arg;
1042
1043                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1044                     bo_gem->name);
1045
1046                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1047                 mmap_arg.handle = bo_gem->gem_handle;
1048
1049                 /* Get the fake offset back... */
1050                 ret = drmIoctl(bufmgr_gem->fd,
1051                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1052                                &mmap_arg);
1053                 if (ret != 0) {
1054                         ret = -errno;
1055                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1056                             __FILE__, __LINE__,
1057                             bo_gem->gem_handle, bo_gem->name,
1058                             strerror(errno));
1059                         pthread_mutex_unlock(&bufmgr_gem->lock);
1060                         return ret;
1061                 }
1062
1063                 /* and mmap it */
1064                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1065                                            MAP_SHARED, bufmgr_gem->fd,
1066                                            mmap_arg.offset);
1067                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1068                         bo_gem->gtt_virtual = NULL;
1069                         ret = -errno;
1070                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1071                             __FILE__, __LINE__,
1072                             bo_gem->gem_handle, bo_gem->name,
1073                             strerror(errno));
1074                         pthread_mutex_unlock(&bufmgr_gem->lock);
1075                         return ret;
1076                 }
1077         }
1078
1079         bo->virtual = bo_gem->gtt_virtual;
1080
1081         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1082             bo_gem->gtt_virtual);
1083
1084         /* Now move it to the GTT domain so that the CPU caches are flushed */
1085         set_domain.handle = bo_gem->gem_handle;
1086         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1087         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1088         ret = drmIoctl(bufmgr_gem->fd,
1089                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1090                        &set_domain);
1091         if (ret != 0) {
1092                 DBG("%s:%d: Error setting domain %d: %s\n",
1093                     __FILE__, __LINE__, bo_gem->gem_handle,
1094                     strerror(errno));
1095         }
1096
1097         pthread_mutex_unlock(&bufmgr_gem->lock);
1098
1099         return 0;
1100 }
1101
1102 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1103 {
1104         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1105         int ret = 0;
1106
1107         if (bo == NULL)
1108                 return 0;
1109
1110         pthread_mutex_lock(&bufmgr_gem->lock);
1111         bo->virtual = NULL;
1112         pthread_mutex_unlock(&bufmgr_gem->lock);
1113
1114         return ret;
1115 }
1116
1117 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1118 {
1119         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1120         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1121         struct drm_i915_gem_sw_finish sw_finish;
1122         int ret;
1123
1124         if (bo == NULL)
1125                 return 0;
1126
1127         pthread_mutex_lock(&bufmgr_gem->lock);
1128
1129         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1130          * results show up in a timely manner.
1131          */
1132         sw_finish.handle = bo_gem->gem_handle;
1133         ret = drmIoctl(bufmgr_gem->fd,
1134                        DRM_IOCTL_I915_GEM_SW_FINISH,
1135                        &sw_finish);
1136         ret = ret == -1 ? -errno : 0;
1137
1138         bo->virtual = NULL;
1139         pthread_mutex_unlock(&bufmgr_gem->lock);
1140
1141         return ret;
1142 }
1143
1144 static int
1145 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1146                          unsigned long size, const void *data)
1147 {
1148         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1149         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1150         struct drm_i915_gem_pwrite pwrite;
1151         int ret;
1152
1153         memset(&pwrite, 0, sizeof(pwrite));
1154         pwrite.handle = bo_gem->gem_handle;
1155         pwrite.offset = offset;
1156         pwrite.size = size;
1157         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1158         ret = drmIoctl(bufmgr_gem->fd,
1159                        DRM_IOCTL_I915_GEM_PWRITE,
1160                        &pwrite);
1161         if (ret != 0) {
1162                 ret = -errno;
1163                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1164                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1165                     (int)size, strerror(errno));
1166         }
1167
1168         return ret;
1169 }
1170
1171 static int
1172 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1173 {
1174         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1175         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1176         int ret;
1177
1178         get_pipe_from_crtc_id.crtc_id = crtc_id;
1179         ret = drmIoctl(bufmgr_gem->fd,
1180                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1181                        &get_pipe_from_crtc_id);
1182         if (ret != 0) {
1183                 /* We return -1 here to signal that we don't
1184                  * know which pipe is associated with this crtc.
1185                  * This lets the caller know that this information
1186                  * isn't available; using the wrong pipe for
1187                  * vblank waiting can cause the chipset to lock up
1188                  */
1189                 return -1;
1190         }
1191
1192         return get_pipe_from_crtc_id.pipe;
1193 }
1194
1195 static int
1196 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1197                              unsigned long size, void *data)
1198 {
1199         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1200         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1201         struct drm_i915_gem_pread pread;
1202         int ret;
1203
1204         memset(&pread, 0, sizeof(pread));
1205         pread.handle = bo_gem->gem_handle;
1206         pread.offset = offset;
1207         pread.size = size;
1208         pread.data_ptr = (uint64_t) (uintptr_t) data;
1209         ret = drmIoctl(bufmgr_gem->fd,
1210                        DRM_IOCTL_I915_GEM_PREAD,
1211                        &pread);
1212         if (ret != 0) {
1213                 ret = -errno;
1214                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1215                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1216                     (int)size, strerror(errno));
1217         }
1218
1219         return ret;
1220 }
1221
1222 /** Waits for all GPU rendering with the object to have completed. */
1223 static void
1224 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1225 {
1226         drm_intel_gem_bo_start_gtt_access(bo, 1);
1227 }
1228
1229 /**
1230  * Sets the object to the GTT read and possibly write domain, used by the X
1231  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1232  *
1233  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1234  * can do tiled pixmaps this way.
1235  */
1236 void
1237 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1238 {
1239         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1240         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1241         struct drm_i915_gem_set_domain set_domain;
1242         int ret;
1243
1244         set_domain.handle = bo_gem->gem_handle;
1245         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1246         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1247         ret = drmIoctl(bufmgr_gem->fd,
1248                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1249                        &set_domain);
1250         if (ret != 0) {
1251                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1252                     __FILE__, __LINE__, bo_gem->gem_handle,
1253                     set_domain.read_domains, set_domain.write_domain,
1254                     strerror(errno));
1255         }
1256 }
1257
1258 static void
1259 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1260 {
1261         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1262         int i;
1263
1264         free(bufmgr_gem->exec2_objects);
1265         free(bufmgr_gem->exec_objects);
1266         free(bufmgr_gem->exec_bos);
1267
1268         pthread_mutex_destroy(&bufmgr_gem->lock);
1269
1270         /* Free any cached buffer objects we were going to reuse */
1271         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1272                 struct drm_intel_gem_bo_bucket *bucket =
1273                     &bufmgr_gem->cache_bucket[i];
1274                 drm_intel_bo_gem *bo_gem;
1275
1276                 while (!DRMLISTEMPTY(&bucket->head)) {
1277                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1278                                               bucket->head.next, head);
1279                         DRMLISTDEL(&bo_gem->head);
1280
1281                         drm_intel_gem_bo_free(&bo_gem->bo);
1282                 }
1283         }
1284
1285         free(bufmgr);
1286 }
1287
1288 /**
1289  * Adds the target buffer to the validation list and adds the relocation
1290  * to the reloc_buffer's relocation list.
1291  *
1292  * The relocation entry at the given offset must already contain the
1293  * precomputed relocation value, because the kernel will optimize out
1294  * the relocation entry write when the buffer hasn't moved from the
1295  * last known offset in target_bo.
1296  */
1297 static int
1298 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1299                  drm_intel_bo *target_bo, uint32_t target_offset,
1300                  uint32_t read_domains, uint32_t write_domain,
1301                  int need_fence)
1302 {
1303         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1304         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1305         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1306
1307         if (bo_gem->has_error)
1308                 return -ENOMEM;
1309
1310         if (target_bo_gem->has_error) {
1311                 bo_gem->has_error = 1;
1312                 return -ENOMEM;
1313         }
1314
1315         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1316                 need_fence = 0;
1317
1318         /* We never use HW fences for rendering on 965+ */
1319         if (bufmgr_gem->gen >= 4)
1320                 need_fence = 0;
1321
1322         /* Create a new relocation list if needed */
1323         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1324                 return -ENOMEM;
1325
1326         /* Check overflow */
1327         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1328
1329         /* Check args */
1330         assert(offset <= bo->size - 4);
1331         assert((write_domain & (write_domain - 1)) == 0);
1332
1333         /* Make sure that we're not adding a reloc to something whose size has
1334          * already been accounted for.
1335          */
1336         assert(!bo_gem->used_as_reloc_target);
1337         if (target_bo_gem != bo_gem) {
1338                 target_bo_gem->used_as_reloc_target = 1;
1339                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1340         }
1341         /* An object needing a fence is a tiled buffer, so it won't have
1342          * relocs to other buffers.
1343          */
1344         if (need_fence)
1345                 target_bo_gem->reloc_tree_fences = 1;
1346         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1347
1348         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1349         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1350         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1351             target_bo_gem->gem_handle;
1352         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1353         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1354         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1355
1356         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1357         if (target_bo != bo)
1358                 drm_intel_gem_bo_reference(target_bo);
1359         if (need_fence)
1360                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1361                         DRM_INTEL_RELOC_FENCE;
1362         else
1363                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1364
1365         bo_gem->reloc_count++;
1366
1367         return 0;
1368 }
1369
1370 static int
1371 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1372                             drm_intel_bo *target_bo, uint32_t target_offset,
1373                             uint32_t read_domains, uint32_t write_domain)
1374 {
1375         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1376
1377         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1378                                 read_domains, write_domain,
1379                                 !bufmgr_gem->fenced_relocs);
1380 }
1381
1382 static int
1383 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1384                                   drm_intel_bo *target_bo,
1385                                   uint32_t target_offset,
1386                                   uint32_t read_domains, uint32_t write_domain)
1387 {
1388         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1389                                 read_domains, write_domain, 1);
1390 }
1391
1392 /**
1393  * Walk the tree of relocations rooted at BO and accumulate the list of
1394  * validations to be performed and update the relocation buffers with
1395  * index values into the validation list.
1396  */
1397 static void
1398 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1399 {
1400         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1401         int i;
1402
1403         if (bo_gem->relocs == NULL)
1404                 return;
1405
1406         for (i = 0; i < bo_gem->reloc_count; i++) {
1407                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1408
1409                 if (target_bo == bo)
1410                         continue;
1411
1412                 /* Continue walking the tree depth-first. */
1413                 drm_intel_gem_bo_process_reloc(target_bo);
1414
1415                 /* Add the target to the validate list */
1416                 drm_intel_add_validate_buffer(target_bo);
1417         }
1418 }
1419
1420 static void
1421 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1422 {
1423         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1424         int i;
1425
1426         if (bo_gem->relocs == NULL)
1427                 return;
1428
1429         for (i = 0; i < bo_gem->reloc_count; i++) {
1430                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1431                 int need_fence;
1432
1433                 if (target_bo == bo)
1434                         continue;
1435
1436                 /* Continue walking the tree depth-first. */
1437                 drm_intel_gem_bo_process_reloc2(target_bo);
1438
1439                 need_fence = (bo_gem->reloc_target_info[i].flags &
1440                               DRM_INTEL_RELOC_FENCE);
1441
1442                 /* Add the target to the validate list */
1443                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1444         }
1445 }
1446
1447
1448 static void
1449 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1450 {
1451         int i;
1452
1453         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1454                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1455                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1456
1457                 /* Update the buffer offset */
1458                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1459                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1460                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1461                             (unsigned long long)bufmgr_gem->exec_objects[i].
1462                             offset);
1463                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1464                 }
1465         }
1466 }
1467
1468 static void
1469 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1470 {
1471         int i;
1472
1473         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1474                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1475                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1476
1477                 /* Update the buffer offset */
1478                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1479                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1480                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1481                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1482                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1483                 }
1484         }
1485 }
1486
1487 static int
1488 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1489                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1490 {
1491         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1492         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1493         struct drm_i915_gem_execbuffer execbuf;
1494         int ret, i;
1495
1496         if (bo_gem->has_error)
1497                 return -ENOMEM;
1498
1499         pthread_mutex_lock(&bufmgr_gem->lock);
1500         /* Update indices and set up the validate list. */
1501         drm_intel_gem_bo_process_reloc(bo);
1502
1503         /* Add the batch buffer to the validation list.  There are no
1504          * relocations pointing to it.
1505          */
1506         drm_intel_add_validate_buffer(bo);
1507
1508         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1509         execbuf.buffer_count = bufmgr_gem->exec_count;
1510         execbuf.batch_start_offset = 0;
1511         execbuf.batch_len = used;
1512         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1513         execbuf.num_cliprects = num_cliprects;
1514         execbuf.DR1 = 0;
1515         execbuf.DR4 = DR4;
1516
1517         ret = drmIoctl(bufmgr_gem->fd,
1518                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1519                        &execbuf);
1520         if (ret != 0) {
1521                 ret = -errno;
1522                 if (errno == ENOSPC) {
1523                         DBG("Execbuffer fails to pin. "
1524                             "Estimate: %u. Actual: %u. Available: %u\n",
1525                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1526                                                                bufmgr_gem->
1527                                                                exec_count),
1528                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1529                                                               bufmgr_gem->
1530                                                               exec_count),
1531                             (unsigned int)bufmgr_gem->gtt_size);
1532                 }
1533         }
1534         drm_intel_update_buffer_offsets(bufmgr_gem);
1535
1536         if (bufmgr_gem->bufmgr.debug)
1537                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1538
1539         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1540                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1541                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1542
1543                 /* Disconnect the buffer from the validate list */
1544                 bo_gem->validate_index = -1;
1545                 bufmgr_gem->exec_bos[i] = NULL;
1546         }
1547         bufmgr_gem->exec_count = 0;
1548         pthread_mutex_unlock(&bufmgr_gem->lock);
1549
1550         return ret;
1551 }
1552
1553 static int
1554 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1555                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1556                         int ring_flag)
1557 {
1558         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1559         struct drm_i915_gem_execbuffer2 execbuf;
1560         int ret, i;
1561
1562         switch (ring_flag) {
1563         default:
1564                 return -EINVAL;
1565         case I915_EXEC_BLT:
1566                 if (!bufmgr_gem->has_blt)
1567                         return -EINVAL;
1568                 break;
1569         case I915_EXEC_BSD:
1570                 if (!bufmgr_gem->has_bsd)
1571                         return -EINVAL;
1572                 break;
1573         case I915_EXEC_RENDER:
1574         case I915_EXEC_DEFAULT:
1575                 break;
1576         }
1577
1578         pthread_mutex_lock(&bufmgr_gem->lock);
1579         /* Update indices and set up the validate list. */
1580         drm_intel_gem_bo_process_reloc2(bo);
1581
1582         /* Add the batch buffer to the validation list.  There are no relocations
1583          * pointing to it.
1584          */
1585         drm_intel_add_validate_buffer2(bo, 0);
1586
1587         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1588         execbuf.buffer_count = bufmgr_gem->exec_count;
1589         execbuf.batch_start_offset = 0;
1590         execbuf.batch_len = used;
1591         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1592         execbuf.num_cliprects = num_cliprects;
1593         execbuf.DR1 = 0;
1594         execbuf.DR4 = DR4;
1595         execbuf.flags = ring_flag;
1596         execbuf.rsvd1 = 0;
1597         execbuf.rsvd2 = 0;
1598
1599         ret = drmIoctl(bufmgr_gem->fd,
1600                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1601                        &execbuf);
1602         if (ret != 0) {
1603                 ret = -errno;
1604                 if (ret == -ENOSPC) {
1605                         DBG("Execbuffer fails to pin. "
1606                             "Estimate: %u. Actual: %u. Available: %u\n",
1607                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1608                                                                bufmgr_gem->exec_count),
1609                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1610                                                               bufmgr_gem->exec_count),
1611                             (unsigned int) bufmgr_gem->gtt_size);
1612                 }
1613         }
1614         drm_intel_update_buffer_offsets2(bufmgr_gem);
1615
1616         if (bufmgr_gem->bufmgr.debug)
1617                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1618
1619         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1620                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1621                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1622
1623                 /* Disconnect the buffer from the validate list */
1624                 bo_gem->validate_index = -1;
1625                 bufmgr_gem->exec_bos[i] = NULL;
1626         }
1627         bufmgr_gem->exec_count = 0;
1628         pthread_mutex_unlock(&bufmgr_gem->lock);
1629
1630         return ret;
1631 }
1632
1633 static int
1634 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1635                        drm_clip_rect_t *cliprects, int num_cliprects,
1636                        int DR4)
1637 {
1638         return drm_intel_gem_bo_mrb_exec2(bo, used,
1639                                         cliprects, num_cliprects, DR4,
1640                                         I915_EXEC_RENDER);
1641 }
1642
1643 static int
1644 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1645 {
1646         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1647         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1648         struct drm_i915_gem_pin pin;
1649         int ret;
1650
1651         memset(&pin, 0, sizeof(pin));
1652         pin.handle = bo_gem->gem_handle;
1653         pin.alignment = alignment;
1654
1655         ret = drmIoctl(bufmgr_gem->fd,
1656                        DRM_IOCTL_I915_GEM_PIN,
1657                        &pin);
1658         if (ret != 0)
1659                 return -errno;
1660
1661         bo->offset = pin.offset;
1662         return 0;
1663 }
1664
1665 static int
1666 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1667 {
1668         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1669         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1670         struct drm_i915_gem_unpin unpin;
1671         int ret;
1672
1673         memset(&unpin, 0, sizeof(unpin));
1674         unpin.handle = bo_gem->gem_handle;
1675
1676         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1677         if (ret != 0)
1678                 return -errno;
1679
1680         return 0;
1681 }
1682
1683 static int
1684 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1685                                      uint32_t tiling_mode,
1686                                      uint32_t stride)
1687 {
1688         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1689         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1690         struct drm_i915_gem_set_tiling set_tiling;
1691         int ret;
1692
1693         if (bo_gem->global_name == 0 &&
1694             tiling_mode == bo_gem->tiling_mode &&
1695             stride == bo_gem->stride)
1696                 return 0;
1697
1698         memset(&set_tiling, 0, sizeof(set_tiling));
1699         do {
1700                 /* set_tiling is slightly broken and overwrites the
1701                  * input on the error path, so we have to open code
1702                  * rmIoctl.
1703                  */
1704                 set_tiling.handle = bo_gem->gem_handle;
1705                 set_tiling.tiling_mode = tiling_mode;
1706                 set_tiling.stride = stride;
1707
1708                 ret = ioctl(bufmgr_gem->fd,
1709                             DRM_IOCTL_I915_GEM_SET_TILING,
1710                             &set_tiling);
1711         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1712         if (ret == -1)
1713                 return -errno;
1714
1715         bo_gem->tiling_mode = set_tiling.tiling_mode;
1716         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1717         bo_gem->stride = set_tiling.stride;
1718         return 0;
1719 }
1720
1721 static int
1722 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1723                             uint32_t stride)
1724 {
1725         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1726         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1727         int ret;
1728
1729         /* Linear buffers have no stride. By ensuring that we only ever use
1730          * stride 0 with linear buffers, we simplify our code.
1731          */
1732         if (*tiling_mode == I915_TILING_NONE)
1733                 stride = 0;
1734
1735         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1736         if (ret == 0)
1737                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1738
1739         *tiling_mode = bo_gem->tiling_mode;
1740         return ret;
1741 }
1742
1743 static int
1744 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1745                             uint32_t * swizzle_mode)
1746 {
1747         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1748
1749         *tiling_mode = bo_gem->tiling_mode;
1750         *swizzle_mode = bo_gem->swizzle_mode;
1751         return 0;
1752 }
1753
1754 static int
1755 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1756 {
1757         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1758         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1759         struct drm_gem_flink flink;
1760         int ret;
1761
1762         if (!bo_gem->global_name) {
1763                 memset(&flink, 0, sizeof(flink));
1764                 flink.handle = bo_gem->gem_handle;
1765
1766                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1767                 if (ret != 0)
1768                         return -errno;
1769                 bo_gem->global_name = flink.name;
1770                 bo_gem->reusable = 0;
1771         }
1772
1773         *name = bo_gem->global_name;
1774         return 0;
1775 }
1776
1777 /**
1778  * Enables unlimited caching of buffer objects for reuse.
1779  *
1780  * This is potentially very memory expensive, as the cache at each bucket
1781  * size is only bounded by how many buffers of that size we've managed to have
1782  * in flight at once.
1783  */
1784 void
1785 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1786 {
1787         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1788
1789         bufmgr_gem->bo_reuse = 1;
1790 }
1791
1792 /**
1793  * Enable use of fenced reloc type.
1794  *
1795  * New code should enable this to avoid unnecessary fence register
1796  * allocation.  If this option is not enabled, all relocs will have fence
1797  * register allocated.
1798  */
1799 void
1800 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1801 {
1802         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1803
1804         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1805                 bufmgr_gem->fenced_relocs = 1;
1806 }
1807
1808 /**
1809  * Return the additional aperture space required by the tree of buffer objects
1810  * rooted at bo.
1811  */
1812 static int
1813 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1814 {
1815         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1816         int i;
1817         int total = 0;
1818
1819         if (bo == NULL || bo_gem->included_in_check_aperture)
1820                 return 0;
1821
1822         total += bo->size;
1823         bo_gem->included_in_check_aperture = 1;
1824
1825         for (i = 0; i < bo_gem->reloc_count; i++)
1826                 total +=
1827                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1828                                                         reloc_target_info[i].bo);
1829
1830         return total;
1831 }
1832
1833 /**
1834  * Count the number of buffers in this list that need a fence reg
1835  *
1836  * If the count is greater than the number of available regs, we'll have
1837  * to ask the caller to resubmit a batch with fewer tiled buffers.
1838  *
1839  * This function over-counts if the same buffer is used multiple times.
1840  */
1841 static unsigned int
1842 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1843 {
1844         int i;
1845         unsigned int total = 0;
1846
1847         for (i = 0; i < count; i++) {
1848                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1849
1850                 if (bo_gem == NULL)
1851                         continue;
1852
1853                 total += bo_gem->reloc_tree_fences;
1854         }
1855         return total;
1856 }
1857
1858 /**
1859  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1860  * for the next drm_intel_bufmgr_check_aperture_space() call.
1861  */
1862 static void
1863 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1864 {
1865         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1866         int i;
1867
1868         if (bo == NULL || !bo_gem->included_in_check_aperture)
1869                 return;
1870
1871         bo_gem->included_in_check_aperture = 0;
1872
1873         for (i = 0; i < bo_gem->reloc_count; i++)
1874                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1875                                                            reloc_target_info[i].bo);
1876 }
1877
1878 /**
1879  * Return a conservative estimate for the amount of aperture required
1880  * for a collection of buffers. This may double-count some buffers.
1881  */
1882 static unsigned int
1883 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1884 {
1885         int i;
1886         unsigned int total = 0;
1887
1888         for (i = 0; i < count; i++) {
1889                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1890                 if (bo_gem != NULL)
1891                         total += bo_gem->reloc_tree_size;
1892         }
1893         return total;
1894 }
1895
1896 /**
1897  * Return the amount of aperture needed for a collection of buffers.
1898  * This avoids double counting any buffers, at the cost of looking
1899  * at every buffer in the set.
1900  */
1901 static unsigned int
1902 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1903 {
1904         int i;
1905         unsigned int total = 0;
1906
1907         for (i = 0; i < count; i++) {
1908                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1909                 /* For the first buffer object in the array, we get an
1910                  * accurate count back for its reloc_tree size (since nothing
1911                  * had been flagged as being counted yet).  We can save that
1912                  * value out as a more conservative reloc_tree_size that
1913                  * avoids double-counting target buffers.  Since the first
1914                  * buffer happens to usually be the batch buffer in our
1915                  * callers, this can pull us back from doing the tree
1916                  * walk on every new batch emit.
1917                  */
1918                 if (i == 0) {
1919                         drm_intel_bo_gem *bo_gem =
1920                             (drm_intel_bo_gem *) bo_array[i];
1921                         bo_gem->reloc_tree_size = total;
1922                 }
1923         }
1924
1925         for (i = 0; i < count; i++)
1926                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1927         return total;
1928 }
1929
1930 /**
1931  * Return -1 if the batchbuffer should be flushed before attempting to
1932  * emit rendering referencing the buffers pointed to by bo_array.
1933  *
1934  * This is required because if we try to emit a batchbuffer with relocations
1935  * to a tree of buffers that won't simultaneously fit in the aperture,
1936  * the rendering will return an error at a point where the software is not
1937  * prepared to recover from it.
1938  *
1939  * However, we also want to emit the batchbuffer significantly before we reach
1940  * the limit, as a series of batchbuffers each of which references buffers
1941  * covering almost all of the aperture means that at each emit we end up
1942  * waiting to evict a buffer from the last rendering, and we get synchronous
1943  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1944  * get better parallelism.
1945  */
1946 static int
1947 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1948 {
1949         drm_intel_bufmgr_gem *bufmgr_gem =
1950             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1951         unsigned int total = 0;
1952         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1953         int total_fences;
1954
1955         /* Check for fence reg constraints if necessary */
1956         if (bufmgr_gem->available_fences) {
1957                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1958                 if (total_fences > bufmgr_gem->available_fences)
1959                         return -ENOSPC;
1960         }
1961
1962         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1963
1964         if (total > threshold)
1965                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1966
1967         if (total > threshold) {
1968                 DBG("check_space: overflowed available aperture, "
1969                     "%dkb vs %dkb\n",
1970                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1971                 return -ENOSPC;
1972         } else {
1973                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1974                     (int)bufmgr_gem->gtt_size / 1024);
1975                 return 0;
1976         }
1977 }
1978
1979 /*
1980  * Disable buffer reuse for objects which are shared with the kernel
1981  * as scanout buffers
1982  */
1983 static int
1984 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1985 {
1986         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1987
1988         bo_gem->reusable = 0;
1989         return 0;
1990 }
1991
1992 static int
1993 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
1994 {
1995         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1996
1997         return bo_gem->reusable;
1998 }
1999
2000 static int
2001 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2002 {
2003         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2004         int i;
2005
2006         for (i = 0; i < bo_gem->reloc_count; i++) {
2007                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2008                         return 1;
2009                 if (bo == bo_gem->reloc_target_info[i].bo)
2010                         continue;
2011                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2012                                                 target_bo))
2013                         return 1;
2014         }
2015
2016         return 0;
2017 }
2018
2019 /** Return true if target_bo is referenced by bo's relocation tree. */
2020 static int
2021 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2022 {
2023         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2024
2025         if (bo == NULL || target_bo == NULL)
2026                 return 0;
2027         if (target_bo_gem->used_as_reloc_target)
2028                 return _drm_intel_gem_bo_references(bo, target_bo);
2029         return 0;
2030 }
2031
2032 static void
2033 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2034 {
2035         unsigned int i = bufmgr_gem->num_buckets;
2036
2037         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2038
2039         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2040         bufmgr_gem->cache_bucket[i].size = size;
2041         bufmgr_gem->num_buckets++;
2042 }
2043
2044 static void
2045 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2046 {
2047         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2048
2049         /* OK, so power of two buckets was too wasteful of memory.
2050          * Give 3 other sizes between each power of two, to hopefully
2051          * cover things accurately enough.  (The alternative is
2052          * probably to just go for exact matching of sizes, and assume
2053          * that for things like composited window resize the tiled
2054          * width/height alignment and rounding of sizes to pages will
2055          * get us useful cache hit rates anyway)
2056          */
2057         add_bucket(bufmgr_gem, 4096);
2058         add_bucket(bufmgr_gem, 4096 * 2);
2059         add_bucket(bufmgr_gem, 4096 * 3);
2060
2061         /* Initialize the linked lists for BO reuse cache. */
2062         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2063                 add_bucket(bufmgr_gem, size);
2064
2065                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2066                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2067                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2068         }
2069 }
2070
2071 /**
2072  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2073  * and manage map buffer objections.
2074  *
2075  * \param fd File descriptor of the opened DRM device.
2076  */
2077 drm_intel_bufmgr *
2078 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2079 {
2080         drm_intel_bufmgr_gem *bufmgr_gem;
2081         struct drm_i915_gem_get_aperture aperture;
2082         drm_i915_getparam_t gp;
2083         int ret;
2084         int exec2 = 0;
2085
2086         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2087         if (bufmgr_gem == NULL)
2088                 return NULL;
2089
2090         bufmgr_gem->fd = fd;
2091
2092         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2093                 free(bufmgr_gem);
2094                 return NULL;
2095         }
2096
2097         ret = drmIoctl(bufmgr_gem->fd,
2098                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2099                        &aperture);
2100
2101         if (ret == 0)
2102                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2103         else {
2104                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2105                         strerror(errno));
2106                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2107                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2108                         "May lead to reduced performance or incorrect "
2109                         "rendering.\n",
2110                         (int)bufmgr_gem->gtt_size / 1024);
2111         }
2112
2113         gp.param = I915_PARAM_CHIPSET_ID;
2114         gp.value = &bufmgr_gem->pci_device;
2115         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2116         if (ret) {
2117                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2118                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2119         }
2120
2121         if (IS_GEN2(bufmgr_gem))
2122                 bufmgr_gem->gen = 2;
2123         else if (IS_GEN3(bufmgr_gem))
2124                 bufmgr_gem->gen = 3;
2125         else if (IS_GEN4(bufmgr_gem))
2126                 bufmgr_gem->gen = 4;
2127         else
2128                 bufmgr_gem->gen = 6;
2129
2130         gp.param = I915_PARAM_HAS_EXECBUF2;
2131         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2132         if (!ret)
2133                 exec2 = 1;
2134
2135         gp.param = I915_PARAM_HAS_BSD;
2136         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2137         bufmgr_gem->has_bsd = ret == 0;
2138
2139         gp.param = I915_PARAM_HAS_BLT;
2140         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2141         bufmgr_gem->has_blt = ret == 0;
2142
2143         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
2144         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2145         bufmgr_gem->has_relaxed_fencing = ret == 0;
2146
2147         if (bufmgr_gem->gen < 4) {
2148                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2149                 gp.value = &bufmgr_gem->available_fences;
2150                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2151                 if (ret) {
2152                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2153                                 errno);
2154                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2155                                 *gp.value);
2156                         bufmgr_gem->available_fences = 0;
2157                 } else {
2158                         /* XXX The kernel reports the total number of fences,
2159                          * including any that may be pinned.
2160                          *
2161                          * We presume that there will be at least one pinned
2162                          * fence for the scanout buffer, but there may be more
2163                          * than one scanout and the user may be manually
2164                          * pinning buffers. Let's move to execbuffer2 and
2165                          * thereby forget the insanity of using fences...
2166                          */
2167                         bufmgr_gem->available_fences -= 2;
2168                         if (bufmgr_gem->available_fences < 0)
2169                                 bufmgr_gem->available_fences = 0;
2170                 }
2171         }
2172
2173         /* Let's go with one relocation per every 2 dwords (but round down a bit
2174          * since a power of two will mean an extra page allocation for the reloc
2175          * buffer).
2176          *
2177          * Every 4 was too few for the blender benchmark.
2178          */
2179         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2180
2181         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2182         bufmgr_gem->bufmgr.bo_alloc_for_render =
2183             drm_intel_gem_bo_alloc_for_render;
2184         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2185         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2186         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2187         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2188         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2189         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2190         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2191         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2192         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2193         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2194         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2195         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2196         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2197         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2198         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2199         /* Use the new one if available */
2200         if (exec2) {
2201                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2202                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2203         } else
2204                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2205         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2206         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2207         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2208         bufmgr_gem->bufmgr.debug = 0;
2209         bufmgr_gem->bufmgr.check_aperture_space =
2210             drm_intel_gem_check_aperture_space;
2211         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2212         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2213         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2214             drm_intel_gem_get_pipe_from_crtc_id;
2215         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2216
2217         init_cache_buckets(bufmgr_gem);
2218
2219         return &bufmgr_gem->bufmgr;
2220 }