intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         drmMMListHead named;
  99
 100         uint64_t gtt_size;
 101         int available_fences;
 102         int pci_device;
 103         int gen;
 104         unsigned int has_bsd : 1;
 105         unsigned int has_blt : 1;
 106         unsigned int has_relaxed_fencing : 1;
 107         unsigned int bo_reuse : 1;
 108         char fenced_relocs;
 109 } drm_intel_bufmgr_gem;
 110
 111 #define DRM_INTEL_RELOC_FENCE (1<<0)
 112
 113 typedef struct _drm_intel_reloc_target_info {
 114         drm_intel_bo *bo;
 115         int flags;
 116 } drm_intel_reloc_target;
 117
 118 struct _drm_intel_bo_gem {
 119         drm_intel_bo bo;
 120
 121         atomic_t refcount;
 122         uint32_t gem_handle;
 123         const char *name;
 124
 125         /**
 126          * Kenel-assigned global name for this object
 127          */
 128         unsigned int global_name;
 129         drmMMListHead name_list;
 130
 131         /**
 132          * Index of the buffer within the validation list while preparing a
 133          * batchbuffer execution.
 134          */
 135         int validate_index;
 136
 137         /**
 138          * Current tiling mode
 139          */
 140         uint32_t tiling_mode;
 141         uint32_t swizzle_mode;
 142         unsigned long stride;
 143
 144         time_t free_time;
 145
 146         /** Array passed to the DRM containing relocation information. */
 147         struct drm_i915_gem_relocation_entry *relocs;
 148         /**
 149          * Array of info structs corresponding to relocs[i].target_handle etc
 150          */
 151         drm_intel_reloc_target *reloc_target_info;
 152         /** Number of entries in relocs */
 153         int reloc_count;
 154         /** Mapped address for the buffer, saved across map/unmap cycles */
 155         void *mem_virtual;
 156         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 157         void *gtt_virtual;
 158
 159         /** BO cache list */
 160         drmMMListHead head;
 161
 162         /**
 163          * Boolean of whether this BO and its children have been included in
 164          * the current drm_intel_bufmgr_check_aperture_space() total.
 165          */
 166         char included_in_check_aperture;
 167
 168         /**
 169          * Boolean of whether this buffer has been used as a relocation
 170          * target and had its size accounted for, and thus can't have any
 171          * further relocations added to it.
 172          */
 173         char used_as_reloc_target;
 174
 175         /**
 176          * Boolean of whether we have encountered an error whilst building the relocation tree.
 177          */
 178         char has_error;
 179
 180         /**
 181          * Boolean of whether this buffer can be re-used
 182          */
 183         char reusable;
 184
 185         /**
 186          * Size in bytes of this buffer and its relocation descendents.
 187          *
 188          * Used to avoid costly tree walking in
 189          * drm_intel_bufmgr_check_aperture in the common case.
 190          */
 191         int reloc_tree_size;
 192
 193         /**
 194          * Number of potential fence registers required by this buffer and its
 195          * relocations.
 196          */
 197         int reloc_tree_fences;
 198 };
 199
 200 static unsigned int
 201 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 202
 203 static unsigned int
 204 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 205
 206 static int
 207 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 208                             uint32_t * swizzle_mode);
 209
 210 static int
 211 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 212                                      uint32_t tiling_mode,
 213                                      uint32_t stride);
 214
 215 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 216                                                       time_t time);
 217
 218 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 219
 220 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 221
 222 static unsigned long
 223 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 224                            uint32_t *tiling_mode)
 225 {
 226         unsigned long min_size, max_size;
 227         unsigned long i;
 228
 229         if (*tiling_mode == I915_TILING_NONE)
 230                 return size;
 231
 232         /* 965+ just need multiples of page size for tiling */
 233         if (bufmgr_gem->gen >= 4)
 234                 return ROUND_UP_TO(size, 4096);
 235
 236         /* Older chips need powers of two, of at least 512k or 1M */
 237         if (bufmgr_gem->gen == 3) {
 238                 min_size = 1024*1024;
 239                 max_size = 128*1024*1024;
 240         } else {
 241                 min_size = 512*1024;
 242                 max_size = 64*1024*1024;
 243         }
 244
 245         if (size > max_size) {
 246                 *tiling_mode = I915_TILING_NONE;
 247                 return size;
 248         }
 249
 250         /* Do we need to allocate every page for the fence? */
 251         if (bufmgr_gem->has_relaxed_fencing)
 252                 return ROUND_UP_TO(size, 4096);
 253
 254         for (i = min_size; i < size; i <<= 1)
 255                 ;
 256
 257         return i;
 258 }
 259
 260 /*
 261  * Round a given pitch up to the minimum required for X tiling on a
 262  * given chip.  We use 512 as the minimum to allow for a later tiling
 263  * change.
 264  */
 265 static unsigned long
 266 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 267                             unsigned long pitch, uint32_t *tiling_mode)
 268 {
 269         unsigned long tile_width;
 270         unsigned long i;
 271
 272         /* If untiled, then just align it so that we can do rendering
 273          * to it with the 3D engine.
 274          */
 275         if (*tiling_mode == I915_TILING_NONE)
 276                 return ALIGN(pitch, 64);
 277
 278         if (*tiling_mode == I915_TILING_X)
 279                 tile_width = 512;
 280         else
 281                 tile_width = 128;
 282
 283         /* 965 is flexible */
 284         if (bufmgr_gem->gen >= 4)
 285                 return ROUND_UP_TO(pitch, tile_width);
 286
 287         /* The older hardware has a maximum pitch of 8192 with tiled
 288          * surfaces, so fallback to untiled if it's too large.
 289          */
 290         if (pitch > 8192) {
 291                 *tiling_mode = I915_TILING_NONE;
 292                 return ALIGN(pitch, 64);
 293         }
 294
 295         /* Pre-965 needs power of two tile width */
 296         for (i = tile_width; i < pitch; i <<= 1)
 297                 ;
 298
 299         return i;
 300 }
 301
 302 static struct drm_intel_gem_bo_bucket *
 303 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 304                                  unsigned long size)
 305 {
 306         int i;
 307
 308         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 309                 struct drm_intel_gem_bo_bucket *bucket =
 310                     &bufmgr_gem->cache_bucket[i];
 311                 if (bucket->size >= size) {
 312                         return bucket;
 313                 }
 314         }
 315
 316         return NULL;
 317 }
 318
 319 static void
 320 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 321 {
 322         int i, j;
 323
 324         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 325                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 326                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 327
 328                 if (bo_gem->relocs == NULL) {
 329                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 330                             bo_gem->name);
 331                         continue;
 332                 }
 333
 334                 for (j = 0; j < bo_gem->reloc_count; j++) {
 335                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 336                         drm_intel_bo_gem *target_gem =
 337                             (drm_intel_bo_gem *) target_bo;
 338
 339                         DBG("%2d: %d (%s)@0x%08llx -> "
 340                             "%d (%s)@0x%08lx + 0x%08x\n",
 341                             i,
 342                             bo_gem->gem_handle, bo_gem->name,
 343                             (unsigned long long)bo_gem->relocs[j].offset,
 344                             target_gem->gem_handle,
 345                             target_gem->name,
 346                             target_bo->offset,
 347                             bo_gem->relocs[j].delta);
 348                 }
 349         }
 350 }
 351
 352 static inline void
 353 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 354 {
 355         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 356
 357         atomic_inc(&bo_gem->refcount);
 358 }
 359
 360 /**
 361  * Adds the given buffer to the list of buffers to be validated (moved into the
 362  * appropriate memory type) with the next batch submission.
 363  *
 364  * If a buffer is validated multiple times in a batch submission, it ends up
 365  * with the intersection of the memory type flags and the union of the
 366  * access flags.
 367  */
 368 static void
 369 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 370 {
 371         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 372         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 373         int index;
 374
 375         if (bo_gem->validate_index != -1)
 376                 return;
 377
 378         /* Extend the array of validation entries as necessary. */
 379         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 380                 int new_size = bufmgr_gem->exec_size * 2;
 381
 382                 if (new_size == 0)
 383                         new_size = 5;
 384
 385                 bufmgr_gem->exec_objects =
 386                     realloc(bufmgr_gem->exec_objects,
 387                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 388                 bufmgr_gem->exec_bos =
 389                     realloc(bufmgr_gem->exec_bos,
 390                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 391                 bufmgr_gem->exec_size = new_size;
 392         }
 393
 394         index = bufmgr_gem->exec_count;
 395         bo_gem->validate_index = index;
 396         /* Fill in array entry */
 397         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 398         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 399         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 400         bufmgr_gem->exec_objects[index].alignment = 0;
 401         bufmgr_gem->exec_objects[index].offset = 0;
 402         bufmgr_gem->exec_bos[index] = bo;
 403         bufmgr_gem->exec_count++;
 404 }
 405
 406 static void
 407 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 408 {
 409         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 410         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 411         int index;
 412
 413         if (bo_gem->validate_index != -1) {
 414                 if (need_fence)
 415                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 416                                 EXEC_OBJECT_NEEDS_FENCE;
 417                 return;
 418         }
 419
 420         /* Extend the array of validation entries as necessary. */
 421         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 422                 int new_size = bufmgr_gem->exec_size * 2;
 423
 424                 if (new_size == 0)
 425                         new_size = 5;
 426
 427                 bufmgr_gem->exec2_objects =
 428                         realloc(bufmgr_gem->exec2_objects,
 429                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 430                 bufmgr_gem->exec_bos =
 431                         realloc(bufmgr_gem->exec_bos,
 432                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 433                 bufmgr_gem->exec_size = new_size;
 434         }
 435
 436         index = bufmgr_gem->exec_count;
 437         bo_gem->validate_index = index;
 438         /* Fill in array entry */
 439         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 440         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 441         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 442         bufmgr_gem->exec2_objects[index].alignment = 0;
 443         bufmgr_gem->exec2_objects[index].offset = 0;
 444         bufmgr_gem->exec_bos[index] = bo;
 445         bufmgr_gem->exec2_objects[index].flags = 0;
 446         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 447         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 448         if (need_fence) {
 449                 bufmgr_gem->exec2_objects[index].flags |=
 450                         EXEC_OBJECT_NEEDS_FENCE;
 451         }
 452         bufmgr_gem->exec_count++;
 453 }
 454
 455 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 456         sizeof(uint32_t))
 457
 458 static void
 459 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 460                                       drm_intel_bo_gem *bo_gem)
 461 {
 462         int size;
 463
 464         assert(!bo_gem->used_as_reloc_target);
 465
 466         /* The older chipsets are far-less flexible in terms of tiling,
 467          * and require tiled buffer to be size aligned in the aperture.
 468          * This means that in the worst possible case we will need a hole
 469          * twice as large as the object in order for it to fit into the
 470          * aperture. Optimal packing is for wimps.
 471          */
 472         size = bo_gem->bo.size;
 473         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 474                 int min_size;
 475
 476                 if (bufmgr_gem->has_relaxed_fencing) {
 477                         if (bufmgr_gem->gen == 3)
 478                                 min_size = 1024*1024;
 479                         else
 480                                 min_size = 512*1024;
 481
 482                         while (min_size < size)
 483                                 min_size *= 2;
 484                 } else
 485                         min_size = size;
 486
 487                 /* Account for worst-case alignment. */
 488                 size = 2 * min_size;
 489         }
 490
 491         bo_gem->reloc_tree_size = size;
 492 }
 493
 494 static int
 495 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 496 {
 497         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 498         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 499         unsigned int max_relocs = bufmgr_gem->max_relocs;
 500
 501         if (bo->size / 4 < max_relocs)
 502                 max_relocs = bo->size / 4;
 503
 504         bo_gem->relocs = malloc(max_relocs *
 505                                 sizeof(struct drm_i915_gem_relocation_entry));
 506         bo_gem->reloc_target_info = malloc(max_relocs *
 507                                            sizeof(drm_intel_reloc_target));
 508         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 509                 bo_gem->has_error = 1;
 510
 511                 free (bo_gem->relocs);
 512                 bo_gem->relocs = NULL;
 513
 514                 free (bo_gem->reloc_target_info);
 515                 bo_gem->reloc_target_info = NULL;
 516
 517                 return 1;
 518         }
 519
 520         return 0;
 521 }
 522
 523 static int
 524 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 525 {
 526         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 527         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 528         struct drm_i915_gem_busy busy;
 529         int ret;
 530
 531         memset(&busy, 0, sizeof(busy));
 532         busy.handle = bo_gem->gem_handle;
 533
 534         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 535
 536         return (ret == 0 && busy.busy);
 537 }
 538
 539 static int
 540 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 541                                   drm_intel_bo_gem *bo_gem, int state)
 542 {
 543         struct drm_i915_gem_madvise madv;
 544
 545         madv.handle = bo_gem->gem_handle;
 546         madv.madv = state;
 547         madv.retained = 1;
 548         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 549
 550         return madv.retained;
 551 }
 552
 553 static int
 554 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 555 {
 556         return drm_intel_gem_bo_madvise_internal
 557                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 558                  (drm_intel_bo_gem *) bo,
 559                  madv);
 560 }
 561
 562 /* drop the oldest entries that have been purged by the kernel */
 563 static void
 564 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 565                                     struct drm_intel_gem_bo_bucket *bucket)
 566 {
 567         while (!DRMLISTEMPTY(&bucket->head)) {
 568                 drm_intel_bo_gem *bo_gem;
 569
 570                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 571                                       bucket->head.next, head);
 572                 if (drm_intel_gem_bo_madvise_internal
 573                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 574                         break;
 575
 576                 DRMLISTDEL(&bo_gem->head);
 577                 drm_intel_gem_bo_free(&bo_gem->bo);
 578         }
 579 }
 580
 581 static drm_intel_bo *
 582 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 583                                 const char *name,
 584                                 unsigned long size,
 585                                 unsigned long flags,
 586                                 uint32_t tiling_mode,
 587                                 unsigned long stride)
 588 {
 589         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 590         drm_intel_bo_gem *bo_gem;
 591         unsigned int page_size = getpagesize();
 592         int ret;
 593         struct drm_intel_gem_bo_bucket *bucket;
 594         int alloc_from_cache;
 595         unsigned long bo_size;
 596         int for_render = 0;
 597
 598         if (flags & BO_ALLOC_FOR_RENDER)
 599                 for_render = 1;
 600
 601         /* Round the allocated size up to a power of two number of pages. */
 602         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 603
 604         /* If we don't have caching at this size, don't actually round the
 605          * allocation up.
 606          */
 607         if (bucket == NULL) {
 608                 bo_size = size;
 609                 if (bo_size < page_size)
 610                         bo_size = page_size;
 611         } else {
 612                 bo_size = bucket->size;
 613         }
 614
 615         pthread_mutex_lock(&bufmgr_gem->lock);
 616         /* Get a buffer out of the cache if available */
 617 retry:
 618         alloc_from_cache = 0;
 619         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 620                 if (for_render) {
 621                         /* Allocate new render-target BOs from the tail (MRU)
 622                          * of the list, as it will likely be hot in the GPU
 623                          * cache and in the aperture for us.
 624                          */
 625                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 626                                               bucket->head.prev, head);
 627                         DRMLISTDEL(&bo_gem->head);
 628                         alloc_from_cache = 1;
 629                 } else {
 630                         /* For non-render-target BOs (where we're probably
 631                          * going to map it first thing in order to fill it
 632                          * with data), check if the last BO in the cache is
 633                          * unbusy, and only reuse in that case. Otherwise,
 634                          * allocating a new buffer is probably faster than
 635                          * waiting for the GPU to finish.
 636                          */
 637                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 638                                               bucket->head.next, head);
 639                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 640                                 alloc_from_cache = 1;
 641                                 DRMLISTDEL(&bo_gem->head);
 642                         }
 643                 }
 644
 645                 if (alloc_from_cache) {
 646                         if (!drm_intel_gem_bo_madvise_internal
 647                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 648                                 drm_intel_gem_bo_free(&bo_gem->bo);
 649                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 650                                                                     bucket);
 651                                 goto retry;
 652                         }
 653
 654                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 655                                                                  tiling_mode,
 656                                                                  stride)) {
 657                                 drm_intel_gem_bo_free(&bo_gem->bo);
 658                                 goto retry;
 659                         }
 660                 }
 661         }
 662         pthread_mutex_unlock(&bufmgr_gem->lock);
 663
 664         if (!alloc_from_cache) {
 665                 struct drm_i915_gem_create create;
 666
 667                 bo_gem = calloc(1, sizeof(*bo_gem));
 668                 if (!bo_gem)
 669                         return NULL;
 670
 671                 bo_gem->bo.size = bo_size;
 672                 memset(&create, 0, sizeof(create));
 673                 create.size = bo_size;
 674
 675                 ret = drmIoctl(bufmgr_gem->fd,
 676                                DRM_IOCTL_I915_GEM_CREATE,
 677                                &create);
 678                 bo_gem->gem_handle = create.handle;
 679                 bo_gem->bo.handle = bo_gem->gem_handle;
 680                 if (ret != 0) {
 681                         free(bo_gem);
 682                         return NULL;
 683                 }
 684                 bo_gem->bo.bufmgr = bufmgr;
 685
 686                 bo_gem->tiling_mode = I915_TILING_NONE;
 687                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 688                 bo_gem->stride = 0;
 689
 690                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 691                                                          tiling_mode,
 692                                                          stride)) {
 693                     drm_intel_gem_bo_free(&bo_gem->bo);
 694                     return NULL;
 695                 }
 696
 697                 DRMINITLISTHEAD(&bo_gem->name_list);
 698         }
 699
 700         bo_gem->name = name;
 701         atomic_set(&bo_gem->refcount, 1);
 702         bo_gem->validate_index = -1;
 703         bo_gem->reloc_tree_fences = 0;
 704         bo_gem->used_as_reloc_target = 0;
 705         bo_gem->has_error = 0;
 706         bo_gem->reusable = 1;
 707
 708         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 709
 710         DBG("bo_create: buf %d (%s) %ldb\n",
 711             bo_gem->gem_handle, bo_gem->name, size);
 712
 713         return &bo_gem->bo;
 714 }
 715
 716 static drm_intel_bo *
 717 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 718                                   const char *name,
 719                                   unsigned long size,
 720                                   unsigned int alignment)
 721 {
 722         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 723                                                BO_ALLOC_FOR_RENDER,
 724                                                I915_TILING_NONE, 0);
 725 }
 726
 727 static drm_intel_bo *
 728 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 729                        const char *name,
 730                        unsigned long size,
 731                        unsigned int alignment)
 732 {
 733         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 734                                                I915_TILING_NONE, 0);
 735 }
 736
 737 static drm_intel_bo *
 738 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 739                              int x, int y, int cpp, uint32_t *tiling_mode,
 740                              unsigned long *pitch, unsigned long flags)
 741 {
 742         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 743         unsigned long size, stride;
 744         uint32_t tiling;
 745
 746         do {
 747                 unsigned long aligned_y;
 748
 749                 tiling = *tiling_mode;
 750
 751                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 752                  * so failure to align our height means that we won't allocate
 753                  * enough pages.
 754                  *
 755                  * If we're untiled, we still have to align to 2 rows high
 756                  * because the data port accesses 2x2 blocks even if the
 757                  * bottom row isn't to be rendered, so failure to align means
 758                  * we could walk off the end of the GTT and fault.  This is
 759                  * documented on 965, and may be the case on older chipsets
 760                  * too so we try to be careful.
 761                  */
 762                 aligned_y = y;
 763                 if (tiling == I915_TILING_NONE)
 764                         aligned_y = ALIGN(y, 2);
 765                 else if (tiling == I915_TILING_X)
 766                         aligned_y = ALIGN(y, 8);
 767                 else if (tiling == I915_TILING_Y)
 768                         aligned_y = ALIGN(y, 32);
 769
 770                 stride = x * cpp;
 771                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 772                 size = stride * aligned_y;
 773                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 774         } while (*tiling_mode != tiling);
 775         *pitch = stride;
 776
 777         if (tiling == I915_TILING_NONE)
 778                 stride = 0;
 779
 780         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 781                                                tiling, stride);
 782 }
 783
 784 /**
 785  * Returns a drm_intel_bo wrapping the given buffer object handle.
 786  *
 787  * This can be used when one application needs to pass a buffer object
 788  * to another.
 789  */
 790 drm_intel_bo *
 791 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 792                                   const char *name,
 793                                   unsigned int handle)
 794 {
 795         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 796         drm_intel_bo_gem *bo_gem;
 797         int ret;
 798         struct drm_gem_open open_arg;
 799         struct drm_i915_gem_get_tiling get_tiling;
 800         drmMMListHead *list;
 801
 802         /* At the moment most applications only have a few named bo.
 803          * For instance, in a DRI client only the render buffers passed
 804          * between X and the client are named. And since X returns the
 805          * alternating names for the front/back buffer a linear search
 806          * provides a sufficiently fast match.
 807          */
 808         for (list = bufmgr_gem->named.next;
 809              list != &bufmgr_gem->named;
 810              list = list->next) {
 811                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 812                 if (bo_gem->global_name == handle) {
 813                         drm_intel_gem_bo_reference(&bo_gem->bo);
 814                         return &bo_gem->bo;
 815                 }
 816         }
 817
 818         bo_gem = calloc(1, sizeof(*bo_gem));
 819         if (!bo_gem)
 820                 return NULL;
 821
 822         memset(&open_arg, 0, sizeof(open_arg));
 823         open_arg.name = handle;
 824         ret = drmIoctl(bufmgr_gem->fd,
 825                        DRM_IOCTL_GEM_OPEN,
 826                        &open_arg);
 827         if (ret != 0) {
 828                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 829                     name, handle, strerror(errno));
 830                 free(bo_gem);
 831                 return NULL;
 832         }
 833         bo_gem->bo.size = open_arg.size;
 834         bo_gem->bo.offset = 0;
 835         bo_gem->bo.virtual = NULL;
 836         bo_gem->bo.bufmgr = bufmgr;
 837         bo_gem->name = name;
 838         atomic_set(&bo_gem->refcount, 1);
 839         bo_gem->validate_index = -1;
 840         bo_gem->gem_handle = open_arg.handle;
 841         bo_gem->bo.handle = open_arg.handle;
 842         bo_gem->global_name = handle;
 843         bo_gem->reusable = 0;
 844
 845         memset(&get_tiling, 0, sizeof(get_tiling));
 846         get_tiling.handle = bo_gem->gem_handle;
 847         ret = drmIoctl(bufmgr_gem->fd,
 848                        DRM_IOCTL_I915_GEM_GET_TILING,
 849                        &get_tiling);
 850         if (ret != 0) {
 851                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 852                 return NULL;
 853         }
 854         bo_gem->tiling_mode = get_tiling.tiling_mode;
 855         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 856         /* XXX stride is unknown */
 857         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 858
 859         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
 860         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 861
 862         return &bo_gem->bo;
 863 }
 864
 865 static void
 866 drm_intel_gem_bo_free(drm_intel_bo *bo)
 867 {
 868         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 869         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 870         struct drm_gem_close close;
 871         int ret;
 872
 873         if (bo_gem->mem_virtual)
 874                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 875         if (bo_gem->gtt_virtual)
 876                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 877
 878         /* Close this object */
 879         memset(&close, 0, sizeof(close));
 880         close.handle = bo_gem->gem_handle;
 881         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 882         if (ret != 0) {
 883                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 884                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 885         }
 886         free(bo);
 887 }
 888
 889 /** Frees all cached buffers significantly older than @time. */
 890 static void
 891 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 892 {
 893         int i;
 894
 895         if (bufmgr_gem->time == time)
 896                 return;
 897
 898         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 899                 struct drm_intel_gem_bo_bucket *bucket =
 900                     &bufmgr_gem->cache_bucket[i];
 901
 902                 while (!DRMLISTEMPTY(&bucket->head)) {
 903                         drm_intel_bo_gem *bo_gem;
 904
 905                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 906                                               bucket->head.next, head);
 907                         if (time - bo_gem->free_time <= 1)
 908                                 break;
 909
 910                         DRMLISTDEL(&bo_gem->head);
 911
 912                         drm_intel_gem_bo_free(&bo_gem->bo);
 913                 }
 914         }
 915
 916         bufmgr_gem->time = time;
 917 }
 918
 919 static void
 920 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 921 {
 922         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 923         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 924         struct drm_intel_gem_bo_bucket *bucket;
 925         int i;
 926
 927         /* Unreference all the target buffers */
 928         for (i = 0; i < bo_gem->reloc_count; i++) {
 929                 if (bo_gem->reloc_target_info[i].bo != bo) {
 930                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 931                                                                   reloc_target_info[i].bo,
 932                                                                   time);
 933                 }
 934         }
 935         bo_gem->reloc_count = 0;
 936         bo_gem->used_as_reloc_target = 0;
 937
 938         DBG("bo_unreference final: %d (%s)\n",
 939             bo_gem->gem_handle, bo_gem->name);
 940
 941         /* release memory associated with this object */
 942         if (bo_gem->reloc_target_info) {
 943                 free(bo_gem->reloc_target_info);
 944                 bo_gem->reloc_target_info = NULL;
 945         }
 946         if (bo_gem->relocs) {
 947                 free(bo_gem->relocs);
 948                 bo_gem->relocs = NULL;
 949         }
 950
 951         DRMLISTDEL(&bo_gem->name_list);
 952
 953         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 954         /* Put the buffer into our internal cache for reuse if we can. */
 955         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 956             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 957                                               I915_MADV_DONTNEED)) {
 958                 bo_gem->free_time = time;
 959
 960                 bo_gem->name = NULL;
 961                 bo_gem->validate_index = -1;
 962
 963                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 964         } else {
 965                 drm_intel_gem_bo_free(bo);
 966         }
 967 }
 968
 969 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 970                                                       time_t time)
 971 {
 972         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 973
 974         assert(atomic_read(&bo_gem->refcount) > 0);
 975         if (atomic_dec_and_test(&bo_gem->refcount))
 976                 drm_intel_gem_bo_unreference_final(bo, time);
 977 }
 978
 979 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 980 {
 981         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 982
 983         assert(atomic_read(&bo_gem->refcount) > 0);
 984         if (atomic_dec_and_test(&bo_gem->refcount)) {
 985                 drm_intel_bufmgr_gem *bufmgr_gem =
 986                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 987                 struct timespec time;
 988
 989                 clock_gettime(CLOCK_MONOTONIC, &time);
 990
 991                 pthread_mutex_lock(&bufmgr_gem->lock);
 992                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 993                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 994                 pthread_mutex_unlock(&bufmgr_gem->lock);
 995         }
 996 }
 997
 998 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 999 {
1000         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1001         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1002         struct drm_i915_gem_set_domain set_domain;
1003         int ret;
1004
1005         pthread_mutex_lock(&bufmgr_gem->lock);
1006
1007         /* Allow recursive mapping. Mesa may recursively map buffers with
1008          * nested display loops.
1009          */
1010         if (!bo_gem->mem_virtual) {
1011                 struct drm_i915_gem_mmap mmap_arg;
1012
1013                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
1014
1015                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1016                 mmap_arg.handle = bo_gem->gem_handle;
1017                 mmap_arg.offset = 0;
1018                 mmap_arg.size = bo->size;
1019                 ret = drmIoctl(bufmgr_gem->fd,
1020                                DRM_IOCTL_I915_GEM_MMAP,
1021                                &mmap_arg);
1022                 if (ret != 0) {
1023                         ret = -errno;
1024                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1025                             __FILE__, __LINE__, bo_gem->gem_handle,
1026                             bo_gem->name, strerror(errno));
1027                         pthread_mutex_unlock(&bufmgr_gem->lock);
1028                         return ret;
1029                 }
1030                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1031         }
1032         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1033             bo_gem->mem_virtual);
1034         bo->virtual = bo_gem->mem_virtual;
1035
1036         set_domain.handle = bo_gem->gem_handle;
1037         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1038         if (write_enable)
1039                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1040         else
1041                 set_domain.write_domain = 0;
1042         ret = drmIoctl(bufmgr_gem->fd,
1043                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1044                        &set_domain);
1045         if (ret != 0) {
1046                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1047                     __FILE__, __LINE__, bo_gem->gem_handle,
1048                     strerror(errno));
1049         }
1050
1051         pthread_mutex_unlock(&bufmgr_gem->lock);
1052
1053         return 0;
1054 }
1055
1056 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1057 {
1058         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1059         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1060         struct drm_i915_gem_set_domain set_domain;
1061         int ret;
1062
1063         pthread_mutex_lock(&bufmgr_gem->lock);
1064
1065         /* Get a mapping of the buffer if we haven't before. */
1066         if (bo_gem->gtt_virtual == NULL) {
1067                 struct drm_i915_gem_mmap_gtt mmap_arg;
1068
1069                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1070                     bo_gem->name);
1071
1072                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1073                 mmap_arg.handle = bo_gem->gem_handle;
1074
1075                 /* Get the fake offset back... */
1076                 ret = drmIoctl(bufmgr_gem->fd,
1077                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1078                                &mmap_arg);
1079                 if (ret != 0) {
1080                         ret = -errno;
1081                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1082                             __FILE__, __LINE__,
1083                             bo_gem->gem_handle, bo_gem->name,
1084                             strerror(errno));
1085                         pthread_mutex_unlock(&bufmgr_gem->lock);
1086                         return ret;
1087                 }
1088
1089                 /* and mmap it */
1090                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1091                                            MAP_SHARED, bufmgr_gem->fd,
1092                                            mmap_arg.offset);
1093                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1094                         bo_gem->gtt_virtual = NULL;
1095                         ret = -errno;
1096                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1097                             __FILE__, __LINE__,
1098                             bo_gem->gem_handle, bo_gem->name,
1099                             strerror(errno));
1100                         pthread_mutex_unlock(&bufmgr_gem->lock);
1101                         return ret;
1102                 }
1103         }
1104
1105         bo->virtual = bo_gem->gtt_virtual;
1106
1107         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1108             bo_gem->gtt_virtual);
1109
1110         /* Now move it to the GTT domain so that the CPU caches are flushed */
1111         set_domain.handle = bo_gem->gem_handle;
1112         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1113         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1114         ret = drmIoctl(bufmgr_gem->fd,
1115                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1116                        &set_domain);
1117         if (ret != 0) {
1118                 DBG("%s:%d: Error setting domain %d: %s\n",
1119                     __FILE__, __LINE__, bo_gem->gem_handle,
1120                     strerror(errno));
1121         }
1122
1123         pthread_mutex_unlock(&bufmgr_gem->lock);
1124
1125         return 0;
1126 }
1127
1128 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1129 {
1130         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1131         int ret = 0;
1132
1133         if (bo == NULL)
1134                 return 0;
1135
1136         pthread_mutex_lock(&bufmgr_gem->lock);
1137         bo->virtual = NULL;
1138         pthread_mutex_unlock(&bufmgr_gem->lock);
1139
1140         return ret;
1141 }
1142
1143 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1144 {
1145         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1146         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1147         struct drm_i915_gem_sw_finish sw_finish;
1148         int ret;
1149
1150         if (bo == NULL)
1151                 return 0;
1152
1153         pthread_mutex_lock(&bufmgr_gem->lock);
1154
1155         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1156          * results show up in a timely manner.
1157          */
1158         sw_finish.handle = bo_gem->gem_handle;
1159         ret = drmIoctl(bufmgr_gem->fd,
1160                        DRM_IOCTL_I915_GEM_SW_FINISH,
1161                        &sw_finish);
1162         ret = ret == -1 ? -errno : 0;
1163
1164         bo->virtual = NULL;
1165         pthread_mutex_unlock(&bufmgr_gem->lock);
1166
1167         return ret;
1168 }
1169
1170 static int
1171 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1172                          unsigned long size, const void *data)
1173 {
1174         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1175         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1176         struct drm_i915_gem_pwrite pwrite;
1177         int ret;
1178
1179         memset(&pwrite, 0, sizeof(pwrite));
1180         pwrite.handle = bo_gem->gem_handle;
1181         pwrite.offset = offset;
1182         pwrite.size = size;
1183         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1184         ret = drmIoctl(bufmgr_gem->fd,
1185                        DRM_IOCTL_I915_GEM_PWRITE,
1186                        &pwrite);
1187         if (ret != 0) {
1188                 ret = -errno;
1189                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1190                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1191                     (int)size, strerror(errno));
1192         }
1193
1194         return ret;
1195 }
1196
1197 static int
1198 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1199 {
1200         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1201         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1202         int ret;
1203
1204         get_pipe_from_crtc_id.crtc_id = crtc_id;
1205         ret = drmIoctl(bufmgr_gem->fd,
1206                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1207                        &get_pipe_from_crtc_id);
1208         if (ret != 0) {
1209                 /* We return -1 here to signal that we don't
1210                  * know which pipe is associated with this crtc.
1211                  * This lets the caller know that this information
1212                  * isn't available; using the wrong pipe for
1213                  * vblank waiting can cause the chipset to lock up
1214                  */
1215                 return -1;
1216         }
1217
1218         return get_pipe_from_crtc_id.pipe;
1219 }
1220
1221 static int
1222 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1223                              unsigned long size, void *data)
1224 {
1225         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1226         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1227         struct drm_i915_gem_pread pread;
1228         int ret;
1229
1230         memset(&pread, 0, sizeof(pread));
1231         pread.handle = bo_gem->gem_handle;
1232         pread.offset = offset;
1233         pread.size = size;
1234         pread.data_ptr = (uint64_t) (uintptr_t) data;
1235         ret = drmIoctl(bufmgr_gem->fd,
1236                        DRM_IOCTL_I915_GEM_PREAD,
1237                        &pread);
1238         if (ret != 0) {
1239                 ret = -errno;
1240                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1241                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1242                     (int)size, strerror(errno));
1243         }
1244
1245         return ret;
1246 }
1247
1248 /** Waits for all GPU rendering with the object to have completed. */
1249 static void
1250 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1251 {
1252         drm_intel_gem_bo_start_gtt_access(bo, 1);
1253 }
1254
1255 /**
1256  * Sets the object to the GTT read and possibly write domain, used by the X
1257  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1258  *
1259  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1260  * can do tiled pixmaps this way.
1261  */
1262 void
1263 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1264 {
1265         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1266         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1267         struct drm_i915_gem_set_domain set_domain;
1268         int ret;
1269
1270         set_domain.handle = bo_gem->gem_handle;
1271         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1272         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1273         ret = drmIoctl(bufmgr_gem->fd,
1274                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1275                        &set_domain);
1276         if (ret != 0) {
1277                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1278                     __FILE__, __LINE__, bo_gem->gem_handle,
1279                     set_domain.read_domains, set_domain.write_domain,
1280                     strerror(errno));
1281         }
1282 }
1283
1284 static void
1285 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1286 {
1287         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1288         int i;
1289
1290         free(bufmgr_gem->exec2_objects);
1291         free(bufmgr_gem->exec_objects);
1292         free(bufmgr_gem->exec_bos);
1293
1294         pthread_mutex_destroy(&bufmgr_gem->lock);
1295
1296         /* Free any cached buffer objects we were going to reuse */
1297         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1298                 struct drm_intel_gem_bo_bucket *bucket =
1299                     &bufmgr_gem->cache_bucket[i];
1300                 drm_intel_bo_gem *bo_gem;
1301
1302                 while (!DRMLISTEMPTY(&bucket->head)) {
1303                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1304                                               bucket->head.next, head);
1305                         DRMLISTDEL(&bo_gem->head);
1306
1307                         drm_intel_gem_bo_free(&bo_gem->bo);
1308                 }
1309         }
1310
1311         free(bufmgr);
1312 }
1313
1314 /**
1315  * Adds the target buffer to the validation list and adds the relocation
1316  * to the reloc_buffer's relocation list.
1317  *
1318  * The relocation entry at the given offset must already contain the
1319  * precomputed relocation value, because the kernel will optimize out
1320  * the relocation entry write when the buffer hasn't moved from the
1321  * last known offset in target_bo.
1322  */
1323 static int
1324 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1325                  drm_intel_bo *target_bo, uint32_t target_offset,
1326                  uint32_t read_domains, uint32_t write_domain,
1327                  int need_fence)
1328 {
1329         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1330         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1331         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1332         int fenced_command;
1333
1334         if (bo_gem->has_error)
1335                 return -ENOMEM;
1336
1337         if (target_bo_gem->has_error) {
1338                 bo_gem->has_error = 1;
1339                 return -ENOMEM;
1340         }
1341
1342         /* We never use HW fences for rendering on 965+ */
1343         if (bufmgr_gem->gen >= 4)
1344                 need_fence = 0;
1345
1346         fenced_command = need_fence;
1347         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1348                 need_fence = 0;
1349
1350         /* Create a new relocation list if needed */
1351         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1352                 return -ENOMEM;
1353
1354         /* Check overflow */
1355         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1356
1357         /* Check args */
1358         assert(offset <= bo->size - 4);
1359         assert((write_domain & (write_domain - 1)) == 0);
1360
1361         /* Make sure that we're not adding a reloc to something whose size has
1362          * already been accounted for.
1363          */
1364         assert(!bo_gem->used_as_reloc_target);
1365         if (target_bo_gem != bo_gem) {
1366                 target_bo_gem->used_as_reloc_target = 1;
1367                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1368         }
1369         /* An object needing a fence is a tiled buffer, so it won't have
1370          * relocs to other buffers.
1371          */
1372         if (need_fence)
1373                 target_bo_gem->reloc_tree_fences = 1;
1374         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1375
1376         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1377         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1378         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1379             target_bo_gem->gem_handle;
1380         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1381         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1382         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1383
1384         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1385         if (target_bo != bo)
1386                 drm_intel_gem_bo_reference(target_bo);
1387         if (fenced_command)
1388                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1389                         DRM_INTEL_RELOC_FENCE;
1390         else
1391                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1392
1393         bo_gem->reloc_count++;
1394
1395         return 0;
1396 }
1397
1398 static int
1399 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1400                             drm_intel_bo *target_bo, uint32_t target_offset,
1401                             uint32_t read_domains, uint32_t write_domain)
1402 {
1403         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1404
1405         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1406                                 read_domains, write_domain,
1407                                 !bufmgr_gem->fenced_relocs);
1408 }
1409
1410 static int
1411 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1412                                   drm_intel_bo *target_bo,
1413                                   uint32_t target_offset,
1414                                   uint32_t read_domains, uint32_t write_domain)
1415 {
1416         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1417                                 read_domains, write_domain, 1);
1418 }
1419
1420 /**
1421  * Walk the tree of relocations rooted at BO and accumulate the list of
1422  * validations to be performed and update the relocation buffers with
1423  * index values into the validation list.
1424  */
1425 static void
1426 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1427 {
1428         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1429         int i;
1430
1431         if (bo_gem->relocs == NULL)
1432                 return;
1433
1434         for (i = 0; i < bo_gem->reloc_count; i++) {
1435                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1436
1437                 if (target_bo == bo)
1438                         continue;
1439
1440                 /* Continue walking the tree depth-first. */
1441                 drm_intel_gem_bo_process_reloc(target_bo);
1442
1443                 /* Add the target to the validate list */
1444                 drm_intel_add_validate_buffer(target_bo);
1445         }
1446 }
1447
1448 static void
1449 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1450 {
1451         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1452         int i;
1453
1454         if (bo_gem->relocs == NULL)
1455                 return;
1456
1457         for (i = 0; i < bo_gem->reloc_count; i++) {
1458                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1459                 int need_fence;
1460
1461                 if (target_bo == bo)
1462                         continue;
1463
1464                 /* Continue walking the tree depth-first. */
1465                 drm_intel_gem_bo_process_reloc2(target_bo);
1466
1467                 need_fence = (bo_gem->reloc_target_info[i].flags &
1468                               DRM_INTEL_RELOC_FENCE);
1469
1470                 /* Add the target to the validate list */
1471                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1472         }
1473 }
1474
1475
1476 static void
1477 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1478 {
1479         int i;
1480
1481         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1482                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1483                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1484
1485                 /* Update the buffer offset */
1486                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1487                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1488                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1489                             (unsigned long long)bufmgr_gem->exec_objects[i].
1490                             offset);
1491                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1492                 }
1493         }
1494 }
1495
1496 static void
1497 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1498 {
1499         int i;
1500
1501         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1502                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1503                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1504
1505                 /* Update the buffer offset */
1506                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1507                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1508                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1509                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1510                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1511                 }
1512         }
1513 }
1514
1515 static int
1516 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1517                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1518 {
1519         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1520         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1521         struct drm_i915_gem_execbuffer execbuf;
1522         int ret, i;
1523
1524         if (bo_gem->has_error)
1525                 return -ENOMEM;
1526
1527         pthread_mutex_lock(&bufmgr_gem->lock);
1528         /* Update indices and set up the validate list. */
1529         drm_intel_gem_bo_process_reloc(bo);
1530
1531         /* Add the batch buffer to the validation list.  There are no
1532          * relocations pointing to it.
1533          */
1534         drm_intel_add_validate_buffer(bo);
1535
1536         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1537         execbuf.buffer_count = bufmgr_gem->exec_count;
1538         execbuf.batch_start_offset = 0;
1539         execbuf.batch_len = used;
1540         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1541         execbuf.num_cliprects = num_cliprects;
1542         execbuf.DR1 = 0;
1543         execbuf.DR4 = DR4;
1544
1545         ret = drmIoctl(bufmgr_gem->fd,
1546                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1547                        &execbuf);
1548         if (ret != 0) {
1549                 ret = -errno;
1550                 if (errno == ENOSPC) {
1551                         DBG("Execbuffer fails to pin. "
1552                             "Estimate: %u. Actual: %u. Available: %u\n",
1553                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1554                                                                bufmgr_gem->
1555                                                                exec_count),
1556                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1557                                                               bufmgr_gem->
1558                                                               exec_count),
1559                             (unsigned int)bufmgr_gem->gtt_size);
1560                 }
1561         }
1562         drm_intel_update_buffer_offsets(bufmgr_gem);
1563
1564         if (bufmgr_gem->bufmgr.debug)
1565                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1566
1567         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1568                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1569                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1570
1571                 /* Disconnect the buffer from the validate list */
1572                 bo_gem->validate_index = -1;
1573                 bufmgr_gem->exec_bos[i] = NULL;
1574         }
1575         bufmgr_gem->exec_count = 0;
1576         pthread_mutex_unlock(&bufmgr_gem->lock);
1577
1578         return ret;
1579 }
1580
1581 static int
1582 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1583                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1584                         unsigned int flags)
1585 {
1586         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1587         struct drm_i915_gem_execbuffer2 execbuf;
1588         int ret, i;
1589
1590         switch (flags & 0x7) {
1591         default:
1592                 return -EINVAL;
1593         case I915_EXEC_BLT:
1594                 if (!bufmgr_gem->has_blt)
1595                         return -EINVAL;
1596                 break;
1597         case I915_EXEC_BSD:
1598                 if (!bufmgr_gem->has_bsd)
1599                         return -EINVAL;
1600                 break;
1601         case I915_EXEC_RENDER:
1602         case I915_EXEC_DEFAULT:
1603                 break;
1604         }
1605
1606         pthread_mutex_lock(&bufmgr_gem->lock);
1607         /* Update indices and set up the validate list. */
1608         drm_intel_gem_bo_process_reloc2(bo);
1609
1610         /* Add the batch buffer to the validation list.  There are no relocations
1611          * pointing to it.
1612          */
1613         drm_intel_add_validate_buffer2(bo, 0);
1614
1615         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1616         execbuf.buffer_count = bufmgr_gem->exec_count;
1617         execbuf.batch_start_offset = 0;
1618         execbuf.batch_len = used;
1619         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1620         execbuf.num_cliprects = num_cliprects;
1621         execbuf.DR1 = 0;
1622         execbuf.DR4 = DR4;
1623         execbuf.flags = flags;
1624         execbuf.rsvd1 = 0;
1625         execbuf.rsvd2 = 0;
1626
1627         ret = drmIoctl(bufmgr_gem->fd,
1628                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1629                        &execbuf);
1630         if (ret != 0) {
1631                 ret = -errno;
1632                 if (ret == -ENOSPC) {
1633                         DBG("Execbuffer fails to pin. "
1634                             "Estimate: %u. Actual: %u. Available: %u\n",
1635                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1636                                                                bufmgr_gem->exec_count),
1637                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1638                                                               bufmgr_gem->exec_count),
1639                             (unsigned int) bufmgr_gem->gtt_size);
1640                 }
1641         }
1642         drm_intel_update_buffer_offsets2(bufmgr_gem);
1643
1644         if (bufmgr_gem->bufmgr.debug)
1645                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1646
1647         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1648                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1649                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1650
1651                 /* Disconnect the buffer from the validate list */
1652                 bo_gem->validate_index = -1;
1653                 bufmgr_gem->exec_bos[i] = NULL;
1654         }
1655         bufmgr_gem->exec_count = 0;
1656         pthread_mutex_unlock(&bufmgr_gem->lock);
1657
1658         return ret;
1659 }
1660
1661 static int
1662 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1663                        drm_clip_rect_t *cliprects, int num_cliprects,
1664                        int DR4)
1665 {
1666         return drm_intel_gem_bo_mrb_exec2(bo, used,
1667                                         cliprects, num_cliprects, DR4,
1668                                         I915_EXEC_RENDER);
1669 }
1670
1671 static int
1672 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1673 {
1674         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1675         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1676         struct drm_i915_gem_pin pin;
1677         int ret;
1678
1679         memset(&pin, 0, sizeof(pin));
1680         pin.handle = bo_gem->gem_handle;
1681         pin.alignment = alignment;
1682
1683         ret = drmIoctl(bufmgr_gem->fd,
1684                        DRM_IOCTL_I915_GEM_PIN,
1685                        &pin);
1686         if (ret != 0)
1687                 return -errno;
1688
1689         bo->offset = pin.offset;
1690         return 0;
1691 }
1692
1693 static int
1694 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1695 {
1696         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1697         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1698         struct drm_i915_gem_unpin unpin;
1699         int ret;
1700
1701         memset(&unpin, 0, sizeof(unpin));
1702         unpin.handle = bo_gem->gem_handle;
1703
1704         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1705         if (ret != 0)
1706                 return -errno;
1707
1708         return 0;
1709 }
1710
1711 static int
1712 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1713                                      uint32_t tiling_mode,
1714                                      uint32_t stride)
1715 {
1716         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1717         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1718         struct drm_i915_gem_set_tiling set_tiling;
1719         int ret;
1720
1721         if (bo_gem->global_name == 0 &&
1722             tiling_mode == bo_gem->tiling_mode &&
1723             stride == bo_gem->stride)
1724                 return 0;
1725
1726         memset(&set_tiling, 0, sizeof(set_tiling));
1727         do {
1728                 /* set_tiling is slightly broken and overwrites the
1729                  * input on the error path, so we have to open code
1730                  * rmIoctl.
1731                  */
1732                 set_tiling.handle = bo_gem->gem_handle;
1733                 set_tiling.tiling_mode = tiling_mode;
1734                 set_tiling.stride = stride;
1735
1736                 ret = ioctl(bufmgr_gem->fd,
1737                             DRM_IOCTL_I915_GEM_SET_TILING,
1738                             &set_tiling);
1739         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1740         if (ret == -1)
1741                 return -errno;
1742
1743         bo_gem->tiling_mode = set_tiling.tiling_mode;
1744         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1745         bo_gem->stride = set_tiling.stride;
1746         return 0;
1747 }
1748
1749 static int
1750 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1751                             uint32_t stride)
1752 {
1753         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1754         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1755         int ret;
1756
1757         /* Linear buffers have no stride. By ensuring that we only ever use
1758          * stride 0 with linear buffers, we simplify our code.
1759          */
1760         if (*tiling_mode == I915_TILING_NONE)
1761                 stride = 0;
1762
1763         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1764         if (ret == 0)
1765                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1766
1767         *tiling_mode = bo_gem->tiling_mode;
1768         return ret;
1769 }
1770
1771 static int
1772 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1773                             uint32_t * swizzle_mode)
1774 {
1775         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1776
1777         *tiling_mode = bo_gem->tiling_mode;
1778         *swizzle_mode = bo_gem->swizzle_mode;
1779         return 0;
1780 }
1781
1782 static int
1783 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1784 {
1785         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1786         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1787         struct drm_gem_flink flink;
1788         int ret;
1789
1790         if (!bo_gem->global_name) {
1791                 memset(&flink, 0, sizeof(flink));
1792                 flink.handle = bo_gem->gem_handle;
1793
1794                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1795                 if (ret != 0)
1796                         return -errno;
1797                 bo_gem->global_name = flink.name;
1798                 bo_gem->reusable = 0;
1799
1800                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1801         }
1802
1803         *name = bo_gem->global_name;
1804         return 0;
1805 }
1806
1807 /**
1808  * Enables unlimited caching of buffer objects for reuse.
1809  *
1810  * This is potentially very memory expensive, as the cache at each bucket
1811  * size is only bounded by how many buffers of that size we've managed to have
1812  * in flight at once.
1813  */
1814 void
1815 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1816 {
1817         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1818
1819         bufmgr_gem->bo_reuse = 1;
1820 }
1821
1822 /**
1823  * Enable use of fenced reloc type.
1824  *
1825  * New code should enable this to avoid unnecessary fence register
1826  * allocation.  If this option is not enabled, all relocs will have fence
1827  * register allocated.
1828  */
1829 void
1830 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1831 {
1832         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1833
1834         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1835                 bufmgr_gem->fenced_relocs = 1;
1836 }
1837
1838 /**
1839  * Return the additional aperture space required by the tree of buffer objects
1840  * rooted at bo.
1841  */
1842 static int
1843 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1844 {
1845         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1846         int i;
1847         int total = 0;
1848
1849         if (bo == NULL || bo_gem->included_in_check_aperture)
1850                 return 0;
1851
1852         total += bo->size;
1853         bo_gem->included_in_check_aperture = 1;
1854
1855         for (i = 0; i < bo_gem->reloc_count; i++)
1856                 total +=
1857                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1858                                                         reloc_target_info[i].bo);
1859
1860         return total;
1861 }
1862
1863 /**
1864  * Count the number of buffers in this list that need a fence reg
1865  *
1866  * If the count is greater than the number of available regs, we'll have
1867  * to ask the caller to resubmit a batch with fewer tiled buffers.
1868  *
1869  * This function over-counts if the same buffer is used multiple times.
1870  */
1871 static unsigned int
1872 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1873 {
1874         int i;
1875         unsigned int total = 0;
1876
1877         for (i = 0; i < count; i++) {
1878                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1879
1880                 if (bo_gem == NULL)
1881                         continue;
1882
1883                 total += bo_gem->reloc_tree_fences;
1884         }
1885         return total;
1886 }
1887
1888 /**
1889  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1890  * for the next drm_intel_bufmgr_check_aperture_space() call.
1891  */
1892 static void
1893 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1894 {
1895         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1896         int i;
1897
1898         if (bo == NULL || !bo_gem->included_in_check_aperture)
1899                 return;
1900
1901         bo_gem->included_in_check_aperture = 0;
1902
1903         for (i = 0; i < bo_gem->reloc_count; i++)
1904                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1905                                                            reloc_target_info[i].bo);
1906 }
1907
1908 /**
1909  * Return a conservative estimate for the amount of aperture required
1910  * for a collection of buffers. This may double-count some buffers.
1911  */
1912 static unsigned int
1913 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1914 {
1915         int i;
1916         unsigned int total = 0;
1917
1918         for (i = 0; i < count; i++) {
1919                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1920                 if (bo_gem != NULL)
1921                         total += bo_gem->reloc_tree_size;
1922         }
1923         return total;
1924 }
1925
1926 /**
1927  * Return the amount of aperture needed for a collection of buffers.
1928  * This avoids double counting any buffers, at the cost of looking
1929  * at every buffer in the set.
1930  */
1931 static unsigned int
1932 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1933 {
1934         int i;
1935         unsigned int total = 0;
1936
1937         for (i = 0; i < count; i++) {
1938                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1939                 /* For the first buffer object in the array, we get an
1940                  * accurate count back for its reloc_tree size (since nothing
1941                  * had been flagged as being counted yet).  We can save that
1942                  * value out as a more conservative reloc_tree_size that
1943                  * avoids double-counting target buffers.  Since the first
1944                  * buffer happens to usually be the batch buffer in our
1945                  * callers, this can pull us back from doing the tree
1946                  * walk on every new batch emit.
1947                  */
1948                 if (i == 0) {
1949                         drm_intel_bo_gem *bo_gem =
1950                             (drm_intel_bo_gem *) bo_array[i];
1951                         bo_gem->reloc_tree_size = total;
1952                 }
1953         }
1954
1955         for (i = 0; i < count; i++)
1956                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1957         return total;
1958 }
1959
1960 /**
1961  * Return -1 if the batchbuffer should be flushed before attempting to
1962  * emit rendering referencing the buffers pointed to by bo_array.
1963  *
1964  * This is required because if we try to emit a batchbuffer with relocations
1965  * to a tree of buffers that won't simultaneously fit in the aperture,
1966  * the rendering will return an error at a point where the software is not
1967  * prepared to recover from it.
1968  *
1969  * However, we also want to emit the batchbuffer significantly before we reach
1970  * the limit, as a series of batchbuffers each of which references buffers
1971  * covering almost all of the aperture means that at each emit we end up
1972  * waiting to evict a buffer from the last rendering, and we get synchronous
1973  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1974  * get better parallelism.
1975  */
1976 static int
1977 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1978 {
1979         drm_intel_bufmgr_gem *bufmgr_gem =
1980             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1981         unsigned int total = 0;
1982         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1983         int total_fences;
1984
1985         /* Check for fence reg constraints if necessary */
1986         if (bufmgr_gem->available_fences) {
1987                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1988                 if (total_fences > bufmgr_gem->available_fences)
1989                         return -ENOSPC;
1990         }
1991
1992         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1993
1994         if (total > threshold)
1995                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1996
1997         if (total > threshold) {
1998                 DBG("check_space: overflowed available aperture, "
1999                     "%dkb vs %dkb\n",
2000                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2001                 return -ENOSPC;
2002         } else {
2003                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2004                     (int)bufmgr_gem->gtt_size / 1024);
2005                 return 0;
2006         }
2007 }
2008
2009 /*
2010  * Disable buffer reuse for objects which are shared with the kernel
2011  * as scanout buffers
2012  */
2013 static int
2014 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2015 {
2016         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2017
2018         bo_gem->reusable = 0;
2019         return 0;
2020 }
2021
2022 static int
2023 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2024 {
2025         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2026
2027         return bo_gem->reusable;
2028 }
2029
2030 static int
2031 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2032 {
2033         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2034         int i;
2035
2036         for (i = 0; i < bo_gem->reloc_count; i++) {
2037                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2038                         return 1;
2039                 if (bo == bo_gem->reloc_target_info[i].bo)
2040                         continue;
2041                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2042                                                 target_bo))
2043                         return 1;
2044         }
2045
2046         return 0;
2047 }
2048
2049 /** Return true if target_bo is referenced by bo's relocation tree. */
2050 static int
2051 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2052 {
2053         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2054
2055         if (bo == NULL || target_bo == NULL)
2056                 return 0;
2057         if (target_bo_gem->used_as_reloc_target)
2058                 return _drm_intel_gem_bo_references(bo, target_bo);
2059         return 0;
2060 }
2061
2062 static void
2063 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2064 {
2065         unsigned int i = bufmgr_gem->num_buckets;
2066
2067         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2068
2069         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2070         bufmgr_gem->cache_bucket[i].size = size;
2071         bufmgr_gem->num_buckets++;
2072 }
2073
2074 static void
2075 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2076 {
2077         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2078
2079         /* OK, so power of two buckets was too wasteful of memory.
2080          * Give 3 other sizes between each power of two, to hopefully
2081          * cover things accurately enough.  (The alternative is
2082          * probably to just go for exact matching of sizes, and assume
2083          * that for things like composited window resize the tiled
2084          * width/height alignment and rounding of sizes to pages will
2085          * get us useful cache hit rates anyway)
2086          */
2087         add_bucket(bufmgr_gem, 4096);
2088         add_bucket(bufmgr_gem, 4096 * 2);
2089         add_bucket(bufmgr_gem, 4096 * 3);
2090
2091         /* Initialize the linked lists for BO reuse cache. */
2092         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2093                 add_bucket(bufmgr_gem, size);
2094
2095                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2096                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2097                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2098         }
2099 }
2100
2101 /**
2102  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2103  * and manage map buffer objections.
2104  *
2105  * \param fd File descriptor of the opened DRM device.
2106  */
2107 drm_intel_bufmgr *
2108 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2109 {
2110         drm_intel_bufmgr_gem *bufmgr_gem;
2111         struct drm_i915_gem_get_aperture aperture;
2112         drm_i915_getparam_t gp;
2113         int ret;
2114         int exec2 = 0;
2115
2116         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2117         if (bufmgr_gem == NULL)
2118                 return NULL;
2119
2120         bufmgr_gem->fd = fd;
2121
2122         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2123                 free(bufmgr_gem);
2124                 return NULL;
2125         }
2126
2127         ret = drmIoctl(bufmgr_gem->fd,
2128                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2129                        &aperture);
2130
2131         if (ret == 0)
2132                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2133         else {
2134                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2135                         strerror(errno));
2136                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2137                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2138                         "May lead to reduced performance or incorrect "
2139                         "rendering.\n",
2140                         (int)bufmgr_gem->gtt_size / 1024);
2141         }
2142
2143         gp.param = I915_PARAM_CHIPSET_ID;
2144         gp.value = &bufmgr_gem->pci_device;
2145         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2146         if (ret) {
2147                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2148                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2149         }
2150
2151         if (IS_GEN2(bufmgr_gem))
2152                 bufmgr_gem->gen = 2;
2153         else if (IS_GEN3(bufmgr_gem))
2154                 bufmgr_gem->gen = 3;
2155         else if (IS_GEN4(bufmgr_gem))
2156                 bufmgr_gem->gen = 4;
2157         else
2158                 bufmgr_gem->gen = 6;
2159
2160         gp.param = I915_PARAM_HAS_EXECBUF2;
2161         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2162         if (!ret)
2163                 exec2 = 1;
2164
2165         gp.param = I915_PARAM_HAS_BSD;
2166         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2167         bufmgr_gem->has_bsd = ret == 0;
2168
2169         gp.param = I915_PARAM_HAS_BLT;
2170         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2171         bufmgr_gem->has_blt = ret == 0;
2172
2173         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
2174         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2175         bufmgr_gem->has_relaxed_fencing = ret == 0;
2176
2177         if (bufmgr_gem->gen < 4) {
2178                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2179                 gp.value = &bufmgr_gem->available_fences;
2180                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2181                 if (ret) {
2182                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2183                                 errno);
2184                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2185                                 *gp.value);
2186                         bufmgr_gem->available_fences = 0;
2187                 } else {
2188                         /* XXX The kernel reports the total number of fences,
2189                          * including any that may be pinned.
2190                          *
2191                          * We presume that there will be at least one pinned
2192                          * fence for the scanout buffer, but there may be more
2193                          * than one scanout and the user may be manually
2194                          * pinning buffers. Let's move to execbuffer2 and
2195                          * thereby forget the insanity of using fences...
2196                          */
2197                         bufmgr_gem->available_fences -= 2;
2198                         if (bufmgr_gem->available_fences < 0)
2199                                 bufmgr_gem->available_fences = 0;
2200                 }
2201         }
2202
2203         /* Let's go with one relocation per every 2 dwords (but round down a bit
2204          * since a power of two will mean an extra page allocation for the reloc
2205          * buffer).
2206          *
2207          * Every 4 was too few for the blender benchmark.
2208          */
2209         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2210
2211         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2212         bufmgr_gem->bufmgr.bo_alloc_for_render =
2213             drm_intel_gem_bo_alloc_for_render;
2214         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2215         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2216         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2217         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2218         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2219         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2220         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2221         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2222         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2223         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2224         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2225         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2226         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2227         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2228         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2229         /* Use the new one if available */
2230         if (exec2) {
2231                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2232                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2233         } else
2234                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2235         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2236         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2237         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2238         bufmgr_gem->bufmgr.debug = 0;
2239         bufmgr_gem->bufmgr.check_aperture_space =
2240             drm_intel_gem_check_aperture_space;
2241         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2242         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2243         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2244             drm_intel_gem_get_pipe_from_crtc_id;
2245         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2246
2247         DRMINITLISTHEAD(&bufmgr_gem->named);
2248         init_cache_buckets(bufmgr_gem);
2249
2250         return &bufmgr_gem->bufmgr;
2251 }