intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007-2012 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/stat.h>
  52 #include <sys/types.h>
  53 #include <stdbool.h>
  54
  55 #include "errno.h"
  56 #ifndef ETIME
  57 #define ETIME ETIMEDOUT
  58 #endif
  59 #include "libdrm_macros.h"
  60 #include "libdrm_lists.h"
  61 #include "intel_bufmgr.h"
  62 #include "intel_bufmgr_priv.h"
  63 #include "intel_chipset.h"
  64 #include "string.h"
  65
  66 #include "i915_drm.h"
  67
  68 #ifdef HAVE_VALGRIND
  69 #include <valgrind.h>
  70 #include <memcheck.h>
  71 #define VG(x) x
  72 #else
  73 #define VG(x)
  74 #endif
  75
  76 #define memclear(s) memset(&s, 0, sizeof(s))
  77
  78 #define DBG(...) do {                                   \
  79         if (bufmgr_gem->bufmgr.debug)                   \
  80                 fprintf(stderr, __VA_ARGS__);           \
  81 } while (0)
  82
  83 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  84 #define MAX2(A, B) ((A) > (B) ? (A) : (B))
  85
  86 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  87
  88 struct drm_intel_gem_bo_bucket {
  89         drmMMListHead head;
  90         unsigned long size;
  91 };
  92
  93 typedef struct _drm_intel_bufmgr_gem {
  94         drm_intel_bufmgr bufmgr;
  95
  96         atomic_t refcount;
  97
  98         int fd;
  99
 100         int max_relocs;
 101
 102         pthread_mutex_t lock;
 103
 104         struct drm_i915_gem_exec_object *exec_objects;
 105         struct drm_i915_gem_exec_object2 *exec2_objects;
 106         drm_intel_bo **exec_bos;
 107         int exec_size;
 108         int exec_count;
 109
 110         /** Array of lists of cached gem objects of power-of-two sizes */
 111         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
 112         int num_buckets;
 113         time_t time;
 114
 115         drmMMListHead managers;
 116
 117         drmMMListHead named;
 118         drmMMListHead vma_cache;
 119         int vma_count, vma_open, vma_max;
 120
 121         uint64_t gtt_size;
 122         int available_fences;
 123         int pci_device;
 124         int gen;
 125         unsigned int has_bsd : 1;
 126         unsigned int has_blt : 1;
 127         unsigned int has_relaxed_fencing : 1;
 128         unsigned int has_llc : 1;
 129         unsigned int has_wait_timeout : 1;
 130         unsigned int bo_reuse : 1;
 131         unsigned int no_exec : 1;
 132         unsigned int has_vebox : 1;
 133         bool fenced_relocs;
 134
 135         struct {
 136                 void *ptr;
 137                 uint32_t handle;
 138         } userptr_active;
 139
 140 } drm_intel_bufmgr_gem;
 141
 142 #define DRM_INTEL_RELOC_FENCE (1<<0)
 143
 144 typedef struct _drm_intel_reloc_target_info {
 145         drm_intel_bo *bo;
 146         int flags;
 147 } drm_intel_reloc_target;
 148
 149 struct _drm_intel_bo_gem {
 150         drm_intel_bo bo;
 151
 152         atomic_t refcount;
 153         uint32_t gem_handle;
 154         const char *name;
 155
 156         /**
 157          * Kenel-assigned global name for this object
 158          *
 159          * List contains both flink named and prime fd'd objects
 160          */
 161         unsigned int global_name;
 162         drmMMListHead name_list;
 163
 164         /**
 165          * Index of the buffer within the validation list while preparing a
 166          * batchbuffer execution.
 167          */
 168         int validate_index;
 169
 170         /**
 171          * Current tiling mode
 172          */
 173         uint32_t tiling_mode;
 174         uint32_t swizzle_mode;
 175         unsigned long stride;
 176
 177         time_t free_time;
 178
 179         /** Array passed to the DRM containing relocation information. */
 180         struct drm_i915_gem_relocation_entry *relocs;
 181         /**
 182          * Array of info structs corresponding to relocs[i].target_handle etc
 183          */
 184         drm_intel_reloc_target *reloc_target_info;
 185         /** Number of entries in relocs */
 186         int reloc_count;
 187         /** Mapped address for the buffer, saved across map/unmap cycles */
 188         void *mem_virtual;
 189         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 190         void *gtt_virtual;
 191         /**
 192          * Virtual address of the buffer allocated by user, used for userptr
 193          * objects only.
 194          */
 195         void *user_virtual;
 196         int map_count;
 197         drmMMListHead vma_list;
 198
 199         /** BO cache list */
 200         drmMMListHead head;
 201
 202         /**
 203          * Boolean of whether this BO and its children have been included in
 204          * the current drm_intel_bufmgr_check_aperture_space() total.
 205          */
 206         bool included_in_check_aperture;
 207
 208         /**
 209          * Boolean of whether this buffer has been used as a relocation
 210          * target and had its size accounted for, and thus can't have any
 211          * further relocations added to it.
 212          */
 213         bool used_as_reloc_target;
 214
 215         /**
 216          * Boolean of whether we have encountered an error whilst building the relocation tree.
 217          */
 218         bool has_error;
 219
 220         /**
 221          * Boolean of whether this buffer can be re-used
 222          */
 223         bool reusable;
 224
 225         /**
 226          * Boolean of whether the GPU is definitely not accessing the buffer.
 227          *
 228          * This is only valid when reusable, since non-reusable
 229          * buffers are those that have been shared wth other
 230          * processes, so we don't know their state.
 231          */
 232         bool idle;
 233
 234         /**
 235          * Boolean of whether this buffer was allocated with userptr
 236          */
 237         bool is_userptr;
 238
 239         /**
 240          * Size in bytes of this buffer and its relocation descendents.
 241          *
 242          * Used to avoid costly tree walking in
 243          * drm_intel_bufmgr_check_aperture in the common case.
 244          */
 245         int reloc_tree_size;
 246
 247         /**
 248          * Number of potential fence registers required by this buffer and its
 249          * relocations.
 250          */
 251         int reloc_tree_fences;
 252
 253         /** Flags that we may need to do the SW_FINSIH ioctl on unmap. */
 254         bool mapped_cpu_write;
 255 };
 256
 257 static unsigned int
 258 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 259
 260 static unsigned int
 261 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 262
 263 static int
 264 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 265                             uint32_t * swizzle_mode);
 266
 267 static int
 268 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 269                                      uint32_t tiling_mode,
 270                                      uint32_t stride);
 271
 272 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 273                                                       time_t time);
 274
 275 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 276
 277 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 278
 279 static inline drm_intel_bo_gem *to_bo_gem(drm_intel_bo *bo)
 280 {
 281         return (drm_intel_bo_gem *)bo;
 282 }
 283
 284 static unsigned long
 285 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 286                            uint32_t *tiling_mode)
 287 {
 288         unsigned long min_size, max_size;
 289         unsigned long i;
 290
 291         if (*tiling_mode == I915_TILING_NONE)
 292                 return size;
 293
 294         /* 965+ just need multiples of page size for tiling */
 295         if (bufmgr_gem->gen >= 4)
 296                 return ROUND_UP_TO(size, 4096);
 297
 298         /* Older chips need powers of two, of at least 512k or 1M */
 299         if (bufmgr_gem->gen == 3) {
 300                 min_size = 1024*1024;
 301                 max_size = 128*1024*1024;
 302         } else {
 303                 min_size = 512*1024;
 304                 max_size = 64*1024*1024;
 305         }
 306
 307         if (size > max_size) {
 308                 *tiling_mode = I915_TILING_NONE;
 309                 return size;
 310         }
 311
 312         /* Do we need to allocate every page for the fence? */
 313         if (bufmgr_gem->has_relaxed_fencing)
 314                 return ROUND_UP_TO(size, 4096);
 315
 316         for (i = min_size; i < size; i <<= 1)
 317                 ;
 318
 319         return i;
 320 }
 321
 322 /*
 323  * Round a given pitch up to the minimum required for X tiling on a
 324  * given chip.  We use 512 as the minimum to allow for a later tiling
 325  * change.
 326  */
 327 static unsigned long
 328 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 329                             unsigned long pitch, uint32_t *tiling_mode)
 330 {
 331         unsigned long tile_width;
 332         unsigned long i;
 333
 334         /* If untiled, then just align it so that we can do rendering
 335          * to it with the 3D engine.
 336          */
 337         if (*tiling_mode == I915_TILING_NONE)
 338                 return ALIGN(pitch, 64);
 339
 340         if (*tiling_mode == I915_TILING_X
 341                         || (IS_915(bufmgr_gem->pci_device)
 342                             && *tiling_mode == I915_TILING_Y))
 343                 tile_width = 512;
 344         else
 345                 tile_width = 128;
 346
 347         /* 965 is flexible */
 348         if (bufmgr_gem->gen >= 4)
 349                 return ROUND_UP_TO(pitch, tile_width);
 350
 351         /* The older hardware has a maximum pitch of 8192 with tiled
 352          * surfaces, so fallback to untiled if it's too large.
 353          */
 354         if (pitch > 8192) {
 355                 *tiling_mode = I915_TILING_NONE;
 356                 return ALIGN(pitch, 64);
 357         }
 358
 359         /* Pre-965 needs power of two tile width */
 360         for (i = tile_width; i < pitch; i <<= 1)
 361                 ;
 362
 363         return i;
 364 }
 365
 366 static struct drm_intel_gem_bo_bucket *
 367 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 368                                  unsigned long size)
 369 {
 370         int i;
 371
 372         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 373                 struct drm_intel_gem_bo_bucket *bucket =
 374                     &bufmgr_gem->cache_bucket[i];
 375                 if (bucket->size >= size) {
 376                         return bucket;
 377                 }
 378         }
 379
 380         return NULL;
 381 }
 382
 383 static void
 384 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 385 {
 386         int i, j;
 387
 388         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 389                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 390                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 391
 392                 if (bo_gem->relocs == NULL) {
 393                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 394                             bo_gem->name);
 395                         continue;
 396                 }
 397
 398                 for (j = 0; j < bo_gem->reloc_count; j++) {
 399                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 400                         drm_intel_bo_gem *target_gem =
 401                             (drm_intel_bo_gem *) target_bo;
 402
 403                         DBG("%2d: %d (%s)@0x%08llx -> "
 404                             "%d (%s)@0x%08lx + 0x%08x\n",
 405                             i,
 406                             bo_gem->gem_handle, bo_gem->name,
 407                             (unsigned long long)bo_gem->relocs[j].offset,
 408                             target_gem->gem_handle,
 409                             target_gem->name,
 410                             target_bo->offset64,
 411                             bo_gem->relocs[j].delta);
 412                 }
 413         }
 414 }
 415
 416 static inline void
 417 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 418 {
 419         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 420
 421         atomic_inc(&bo_gem->refcount);
 422 }
 423
 424 /**
 425  * Adds the given buffer to the list of buffers to be validated (moved into the
 426  * appropriate memory type) with the next batch submission.
 427  *
 428  * If a buffer is validated multiple times in a batch submission, it ends up
 429  * with the intersection of the memory type flags and the union of the
 430  * access flags.
 431  */
 432 static void
 433 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 434 {
 435         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 436         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 437         int index;
 438
 439         if (bo_gem->validate_index != -1)
 440                 return;
 441
 442         /* Extend the array of validation entries as necessary. */
 443         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 444                 int new_size = bufmgr_gem->exec_size * 2;
 445
 446                 if (new_size == 0)
 447                         new_size = 5;
 448
 449                 bufmgr_gem->exec_objects =
 450                     realloc(bufmgr_gem->exec_objects,
 451                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 452                 bufmgr_gem->exec_bos =
 453                     realloc(bufmgr_gem->exec_bos,
 454                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 455                 bufmgr_gem->exec_size = new_size;
 456         }
 457
 458         index = bufmgr_gem->exec_count;
 459         bo_gem->validate_index = index;
 460         /* Fill in array entry */
 461         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 462         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 463         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 464         bufmgr_gem->exec_objects[index].alignment = bo->align;
 465         bufmgr_gem->exec_objects[index].offset = 0;
 466         bufmgr_gem->exec_bos[index] = bo;
 467         bufmgr_gem->exec_count++;
 468 }
 469
 470 static void
 471 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 472 {
 473         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 474         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 475         int index;
 476
 477         if (bo_gem->validate_index != -1) {
 478                 if (need_fence)
 479                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 480                                 EXEC_OBJECT_NEEDS_FENCE;
 481                 return;
 482         }
 483
 484         /* Extend the array of validation entries as necessary. */
 485         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 486                 int new_size = bufmgr_gem->exec_size * 2;
 487
 488                 if (new_size == 0)
 489                         new_size = 5;
 490
 491                 bufmgr_gem->exec2_objects =
 492                         realloc(bufmgr_gem->exec2_objects,
 493                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 494                 bufmgr_gem->exec_bos =
 495                         realloc(bufmgr_gem->exec_bos,
 496                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 497                 bufmgr_gem->exec_size = new_size;
 498         }
 499
 500         index = bufmgr_gem->exec_count;
 501         bo_gem->validate_index = index;
 502         /* Fill in array entry */
 503         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 504         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 505         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 506         bufmgr_gem->exec2_objects[index].alignment = bo->align;
 507         bufmgr_gem->exec2_objects[index].offset = 0;
 508         bufmgr_gem->exec_bos[index] = bo;
 509         bufmgr_gem->exec2_objects[index].flags = 0;
 510         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 511         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 512         if (need_fence) {
 513                 bufmgr_gem->exec2_objects[index].flags |=
 514                         EXEC_OBJECT_NEEDS_FENCE;
 515         }
 516         bufmgr_gem->exec_count++;
 517 }
 518
 519 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 520         sizeof(uint32_t))
 521
 522 static void
 523 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 524                                       drm_intel_bo_gem *bo_gem,
 525                                       unsigned int alignment)
 526 {
 527         unsigned int size;
 528
 529         assert(!bo_gem->used_as_reloc_target);
 530
 531         /* The older chipsets are far-less flexible in terms of tiling,
 532          * and require tiled buffer to be size aligned in the aperture.
 533          * This means that in the worst possible case we will need a hole
 534          * twice as large as the object in order for it to fit into the
 535          * aperture. Optimal packing is for wimps.
 536          */
 537         size = bo_gem->bo.size;
 538         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 539                 unsigned int min_size;
 540
 541                 if (bufmgr_gem->has_relaxed_fencing) {
 542                         if (bufmgr_gem->gen == 3)
 543                                 min_size = 1024*1024;
 544                         else
 545                                 min_size = 512*1024;
 546
 547                         while (min_size < size)
 548                                 min_size *= 2;
 549                 } else
 550                         min_size = size;
 551
 552                 /* Account for worst-case alignment. */
 553                 alignment = MAX2(alignment, min_size);
 554         }
 555
 556         bo_gem->reloc_tree_size = size + alignment;
 557 }
 558
 559 static int
 560 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 561 {
 562         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 563         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 564         unsigned int max_relocs = bufmgr_gem->max_relocs;
 565
 566         if (bo->size / 4 < max_relocs)
 567                 max_relocs = bo->size / 4;
 568
 569         bo_gem->relocs = malloc(max_relocs *
 570                                 sizeof(struct drm_i915_gem_relocation_entry));
 571         bo_gem->reloc_target_info = malloc(max_relocs *
 572                                            sizeof(drm_intel_reloc_target));
 573         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 574                 bo_gem->has_error = true;
 575
 576                 free (bo_gem->relocs);
 577                 bo_gem->relocs = NULL;
 578
 579                 free (bo_gem->reloc_target_info);
 580                 bo_gem->reloc_target_info = NULL;
 581
 582                 return 1;
 583         }
 584
 585         return 0;
 586 }
 587
 588 static int
 589 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 590 {
 591         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 592         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 593         struct drm_i915_gem_busy busy;
 594         int ret;
 595
 596         if (bo_gem->reusable && bo_gem->idle)
 597                 return false;
 598
 599         memclear(busy);
 600         busy.handle = bo_gem->gem_handle;
 601
 602         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 603         if (ret == 0) {
 604                 bo_gem->idle = !busy.busy;
 605                 return busy.busy;
 606         } else {
 607                 return false;
 608         }
 609         return (ret == 0 && busy.busy);
 610 }
 611
 612 static int
 613 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 614                                   drm_intel_bo_gem *bo_gem, int state)
 615 {
 616         struct drm_i915_gem_madvise madv;
 617
 618         memclear(madv);
 619         madv.handle = bo_gem->gem_handle;
 620         madv.madv = state;
 621         madv.retained = 1;
 622         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 623
 624         return madv.retained;
 625 }
 626
 627 static int
 628 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 629 {
 630         return drm_intel_gem_bo_madvise_internal
 631                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 632                  (drm_intel_bo_gem *) bo,
 633                  madv);
 634 }
 635
 636 /* drop the oldest entries that have been purged by the kernel */
 637 static void
 638 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 639                                     struct drm_intel_gem_bo_bucket *bucket)
 640 {
 641         while (!DRMLISTEMPTY(&bucket->head)) {
 642                 drm_intel_bo_gem *bo_gem;
 643
 644                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 645                                       bucket->head.next, head);
 646                 if (drm_intel_gem_bo_madvise_internal
 647                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 648                         break;
 649
 650                 DRMLISTDEL(&bo_gem->head);
 651                 drm_intel_gem_bo_free(&bo_gem->bo);
 652         }
 653 }
 654
 655 static drm_intel_bo *
 656 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 657                                 const char *name,
 658                                 unsigned long size,
 659                                 unsigned long flags,
 660                                 uint32_t tiling_mode,
 661                                 unsigned long stride,
 662                                 unsigned int alignment)
 663 {
 664         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 665         drm_intel_bo_gem *bo_gem;
 666         unsigned int page_size = getpagesize();
 667         int ret;
 668         struct drm_intel_gem_bo_bucket *bucket;
 669         bool alloc_from_cache;
 670         unsigned long bo_size;
 671         bool for_render = false;
 672
 673         if (flags & BO_ALLOC_FOR_RENDER)
 674                 for_render = true;
 675
 676         /* Round the allocated size up to a power of two number of pages. */
 677         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 678
 679         /* If we don't have caching at this size, don't actually round the
 680          * allocation up.
 681          */
 682         if (bucket == NULL) {
 683                 bo_size = size;
 684                 if (bo_size < page_size)
 685                         bo_size = page_size;
 686         } else {
 687                 bo_size = bucket->size;
 688         }
 689
 690         pthread_mutex_lock(&bufmgr_gem->lock);
 691         /* Get a buffer out of the cache if available */
 692 retry:
 693         alloc_from_cache = false;
 694         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 695                 if (for_render) {
 696                         /* Allocate new render-target BOs from the tail (MRU)
 697                          * of the list, as it will likely be hot in the GPU
 698                          * cache and in the aperture for us.
 699                          */
 700                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 701                                               bucket->head.prev, head);
 702                         DRMLISTDEL(&bo_gem->head);
 703                         alloc_from_cache = true;
 704                         bo_gem->bo.align = alignment;
 705                 } else {
 706                         assert(alignment == 0);
 707                         /* For non-render-target BOs (where we're probably
 708                          * going to map it first thing in order to fill it
 709                          * with data), check if the last BO in the cache is
 710                          * unbusy, and only reuse in that case. Otherwise,
 711                          * allocating a new buffer is probably faster than
 712                          * waiting for the GPU to finish.
 713                          */
 714                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 715                                               bucket->head.next, head);
 716                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 717                                 alloc_from_cache = true;
 718                                 DRMLISTDEL(&bo_gem->head);
 719                         }
 720                 }
 721
 722                 if (alloc_from_cache) {
 723                         if (!drm_intel_gem_bo_madvise_internal
 724                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 725                                 drm_intel_gem_bo_free(&bo_gem->bo);
 726                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 727                                                                     bucket);
 728                                 goto retry;
 729                         }
 730
 731                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 732                                                                  tiling_mode,
 733                                                                  stride)) {
 734                                 drm_intel_gem_bo_free(&bo_gem->bo);
 735                                 goto retry;
 736                         }
 737                 }
 738         }
 739         pthread_mutex_unlock(&bufmgr_gem->lock);
 740
 741         if (!alloc_from_cache) {
 742                 struct drm_i915_gem_create create;
 743
 744                 bo_gem = calloc(1, sizeof(*bo_gem));
 745                 if (!bo_gem)
 746                         return NULL;
 747
 748                 bo_gem->bo.size = bo_size;
 749
 750                 memclear(create);
 751                 create.size = bo_size;
 752
 753                 ret = drmIoctl(bufmgr_gem->fd,
 754                                DRM_IOCTL_I915_GEM_CREATE,
 755                                &create);
 756                 bo_gem->gem_handle = create.handle;
 757                 bo_gem->bo.handle = bo_gem->gem_handle;
 758                 if (ret != 0) {
 759                         free(bo_gem);
 760                         return NULL;
 761                 }
 762                 bo_gem->bo.bufmgr = bufmgr;
 763                 bo_gem->bo.align = alignment;
 764
 765                 bo_gem->tiling_mode = I915_TILING_NONE;
 766                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 767                 bo_gem->stride = 0;
 768
 769                 /* drm_intel_gem_bo_free calls DRMLISTDEL() for an uninitialized
 770                    list (vma_list), so better set the list head here */
 771                 DRMINITLISTHEAD(&bo_gem->name_list);
 772                 DRMINITLISTHEAD(&bo_gem->vma_list);
 773                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 774                                                          tiling_mode,
 775                                                          stride)) {
 776                     drm_intel_gem_bo_free(&bo_gem->bo);
 777                     return NULL;
 778                 }
 779         }
 780
 781         bo_gem->name = name;
 782         atomic_set(&bo_gem->refcount, 1);
 783         bo_gem->validate_index = -1;
 784         bo_gem->reloc_tree_fences = 0;
 785         bo_gem->used_as_reloc_target = false;
 786         bo_gem->has_error = false;
 787         bo_gem->reusable = true;
 788
 789         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem, alignment);
 790
 791         DBG("bo_create: buf %d (%s) %ldb\n",
 792             bo_gem->gem_handle, bo_gem->name, size);
 793
 794         return &bo_gem->bo;
 795 }
 796
 797 static drm_intel_bo *
 798 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 799                                   const char *name,
 800                                   unsigned long size,
 801                                   unsigned int alignment)
 802 {
 803         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 804                                                BO_ALLOC_FOR_RENDER,
 805                                                I915_TILING_NONE, 0,
 806                                                alignment);
 807 }
 808
 809 static drm_intel_bo *
 810 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 811                        const char *name,
 812                        unsigned long size,
 813                        unsigned int alignment)
 814 {
 815         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 816                                                I915_TILING_NONE, 0, 0);
 817 }
 818
 819 static drm_intel_bo *
 820 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 821                              int x, int y, int cpp, uint32_t *tiling_mode,
 822                              unsigned long *pitch, unsigned long flags)
 823 {
 824         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 825         unsigned long size, stride;
 826         uint32_t tiling;
 827
 828         do {
 829                 unsigned long aligned_y, height_alignment;
 830
 831                 tiling = *tiling_mode;
 832
 833                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 834                  * so failure to align our height means that we won't allocate
 835                  * enough pages.
 836                  *
 837                  * If we're untiled, we still have to align to 2 rows high
 838                  * because the data port accesses 2x2 blocks even if the
 839                  * bottom row isn't to be rendered, so failure to align means
 840                  * we could walk off the end of the GTT and fault.  This is
 841                  * documented on 965, and may be the case on older chipsets
 842                  * too so we try to be careful.
 843                  */
 844                 aligned_y = y;
 845                 height_alignment = 2;
 846
 847                 if ((bufmgr_gem->gen == 2) && tiling != I915_TILING_NONE)
 848                         height_alignment = 16;
 849                 else if (tiling == I915_TILING_X
 850                         || (IS_915(bufmgr_gem->pci_device)
 851                             && tiling == I915_TILING_Y))
 852                         height_alignment = 8;
 853                 else if (tiling == I915_TILING_Y)
 854                         height_alignment = 32;
 855                 aligned_y = ALIGN(y, height_alignment);
 856
 857                 stride = x * cpp;
 858                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 859                 size = stride * aligned_y;
 860                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 861         } while (*tiling_mode != tiling);
 862         *pitch = stride;
 863
 864         if (tiling == I915_TILING_NONE)
 865                 stride = 0;
 866
 867         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 868                                                tiling, stride, 0);
 869 }
 870
 871 static drm_intel_bo *
 872 drm_intel_gem_bo_alloc_userptr(drm_intel_bufmgr *bufmgr,
 873                                 const char *name,
 874                                 void *addr,
 875                                 uint32_t tiling_mode,
 876                                 uint32_t stride,
 877                                 unsigned long size,
 878                                 unsigned long flags)
 879 {
 880         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 881         drm_intel_bo_gem *bo_gem;
 882         int ret;
 883         struct drm_i915_gem_userptr userptr;
 884
 885         /* Tiling with userptr surfaces is not supported
 886          * on all hardware so refuse it for time being.
 887          */
 888         if (tiling_mode != I915_TILING_NONE)
 889                 return NULL;
 890
 891         bo_gem = calloc(1, sizeof(*bo_gem));
 892         if (!bo_gem)
 893                 return NULL;
 894
 895         bo_gem->bo.size = size;
 896
 897         memclear(userptr);
 898         userptr.user_ptr = (__u64)((unsigned long)addr);
 899         userptr.user_size = size;
 900         userptr.flags = flags;
 901
 902         ret = drmIoctl(bufmgr_gem->fd,
 903                         DRM_IOCTL_I915_GEM_USERPTR,
 904                         &userptr);
 905         if (ret != 0) {
 906                 DBG("bo_create_userptr: "
 907                     "ioctl failed with user ptr %p size 0x%lx, "
 908                     "user flags 0x%lx\n", addr, size, flags);
 909                 free(bo_gem);
 910                 return NULL;
 911         }
 912
 913         bo_gem->gem_handle = userptr.handle;
 914         bo_gem->bo.handle = bo_gem->gem_handle;
 915         bo_gem->bo.bufmgr    = bufmgr;
 916         bo_gem->is_userptr   = true;
 917         bo_gem->bo.virtual   = addr;
 918         /* Save the address provided by user */
 919         bo_gem->user_virtual = addr;
 920         bo_gem->tiling_mode  = I915_TILING_NONE;
 921         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 922         bo_gem->stride       = 0;
 923
 924         DRMINITLISTHEAD(&bo_gem->name_list);
 925         DRMINITLISTHEAD(&bo_gem->vma_list);
 926
 927         bo_gem->name = name;
 928         atomic_set(&bo_gem->refcount, 1);
 929         bo_gem->validate_index = -1;
 930         bo_gem->reloc_tree_fences = 0;
 931         bo_gem->used_as_reloc_target = false;
 932         bo_gem->has_error = false;
 933         bo_gem->reusable = false;
 934
 935         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem, 0);
 936
 937         DBG("bo_create_userptr: "
 938             "ptr %p buf %d (%s) size %ldb, stride 0x%x, tile mode %d\n",
 939                 addr, bo_gem->gem_handle, bo_gem->name,
 940                 size, stride, tiling_mode);
 941
 942         return &bo_gem->bo;
 943 }
 944
 945 static bool
 946 has_userptr(drm_intel_bufmgr_gem *bufmgr_gem)
 947 {
 948         int ret;
 949         void *ptr;
 950         long pgsz;
 951         struct drm_i915_gem_userptr userptr;
 952
 953         pgsz = sysconf(_SC_PAGESIZE);
 954         assert(pgsz > 0);
 955
 956         ret = posix_memalign(&ptr, pgsz, pgsz);
 957         if (ret) {
 958                 DBG("Failed to get a page (%ld) for userptr detection!\n",
 959                         pgsz);
 960                 return false;
 961         }
 962
 963         memclear(userptr);
 964         userptr.user_ptr = (__u64)(unsigned long)ptr;
 965         userptr.user_size = pgsz;
 966
 967 retry:
 968         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_USERPTR, &userptr);
 969         if (ret) {
 970                 if (errno == ENODEV && userptr.flags == 0) {
 971                         userptr.flags = I915_USERPTR_UNSYNCHRONIZED;
 972                         goto retry;
 973                 }
 974                 free(ptr);
 975                 return false;
 976         }
 977
 978         /* We don't release the userptr bo here as we want to keep the
 979          * kernel mm tracking alive for our lifetime. The first time we
 980          * create a userptr object the kernel has to install a mmu_notifer
 981          * which is a heavyweight operation (e.g. it requires taking all
 982          * mm_locks and stop_machine()).
 983          */
 984
 985         bufmgr_gem->userptr_active.ptr = ptr;
 986         bufmgr_gem->userptr_active.handle = userptr.handle;
 987
 988         return true;
 989 }
 990
 991 static drm_intel_bo *
 992 check_bo_alloc_userptr(drm_intel_bufmgr *bufmgr,
 993                        const char *name,
 994                        void *addr,
 995                        uint32_t tiling_mode,
 996                        uint32_t stride,
 997                        unsigned long size,
 998                        unsigned long flags)
 999 {
1000         if (has_userptr((drm_intel_bufmgr_gem *)bufmgr))
1001                 bufmgr->bo_alloc_userptr = drm_intel_gem_bo_alloc_userptr;
1002         else
1003                 bufmgr->bo_alloc_userptr = NULL;
1004
1005         return drm_intel_bo_alloc_userptr(bufmgr, name, addr,
1006                                           tiling_mode, stride, size, flags);
1007 }
1008
1009 /**
1010  * Returns a drm_intel_bo wrapping the given buffer object handle.
1011  *
1012  * This can be used when one application needs to pass a buffer object
1013  * to another.
1014  */
1015 drm_intel_bo *
1016 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
1017                                   const char *name,
1018                                   unsigned int handle)
1019 {
1020         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1021         drm_intel_bo_gem *bo_gem;
1022         int ret;
1023         struct drm_gem_open open_arg;
1024         struct drm_i915_gem_get_tiling get_tiling;
1025         drmMMListHead *list;
1026
1027         /* At the moment most applications only have a few named bo.
1028          * For instance, in a DRI client only the render buffers passed
1029          * between X and the client are named. And since X returns the
1030          * alternating names for the front/back buffer a linear search
1031          * provides a sufficiently fast match.
1032          */
1033         pthread_mutex_lock(&bufmgr_gem->lock);
1034         for (list = bufmgr_gem->named.next;
1035              list != &bufmgr_gem->named;
1036              list = list->next) {
1037                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
1038                 if (bo_gem->global_name == handle) {
1039                         drm_intel_gem_bo_reference(&bo_gem->bo);
1040                         pthread_mutex_unlock(&bufmgr_gem->lock);
1041                         return &bo_gem->bo;
1042                 }
1043         }
1044
1045         memclear(open_arg);
1046         open_arg.name = handle;
1047         ret = drmIoctl(bufmgr_gem->fd,
1048                        DRM_IOCTL_GEM_OPEN,
1049                        &open_arg);
1050         if (ret != 0) {
1051                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
1052                     name, handle, strerror(errno));
1053                 pthread_mutex_unlock(&bufmgr_gem->lock);
1054                 return NULL;
1055         }
1056         /* Now see if someone has used a prime handle to get this
1057          * object from the kernel before by looking through the list
1058          * again for a matching gem_handle
1059          */
1060         for (list = bufmgr_gem->named.next;
1061              list != &bufmgr_gem->named;
1062              list = list->next) {
1063                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
1064                 if (bo_gem->gem_handle == open_arg.handle) {
1065                         drm_intel_gem_bo_reference(&bo_gem->bo);
1066                         pthread_mutex_unlock(&bufmgr_gem->lock);
1067                         return &bo_gem->bo;
1068                 }
1069         }
1070
1071         bo_gem = calloc(1, sizeof(*bo_gem));
1072         if (!bo_gem) {
1073                 pthread_mutex_unlock(&bufmgr_gem->lock);
1074                 return NULL;
1075         }
1076
1077         bo_gem->bo.size = open_arg.size;
1078         bo_gem->bo.offset = 0;
1079         bo_gem->bo.offset64 = 0;
1080         bo_gem->bo.virtual = NULL;
1081         bo_gem->bo.bufmgr = bufmgr;
1082         bo_gem->name = name;
1083         atomic_set(&bo_gem->refcount, 1);
1084         bo_gem->validate_index = -1;
1085         bo_gem->gem_handle = open_arg.handle;
1086         bo_gem->bo.handle = open_arg.handle;
1087         bo_gem->global_name = handle;
1088         bo_gem->reusable = false;
1089
1090         memclear(get_tiling);
1091         get_tiling.handle = bo_gem->gem_handle;
1092         ret = drmIoctl(bufmgr_gem->fd,
1093                        DRM_IOCTL_I915_GEM_GET_TILING,
1094                        &get_tiling);
1095         if (ret != 0) {
1096                 drm_intel_gem_bo_unreference(&bo_gem->bo);
1097                 pthread_mutex_unlock(&bufmgr_gem->lock);
1098                 return NULL;
1099         }
1100         bo_gem->tiling_mode = get_tiling.tiling_mode;
1101         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
1102         /* XXX stride is unknown */
1103         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem, 0);
1104
1105         DRMINITLISTHEAD(&bo_gem->vma_list);
1106         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1107         pthread_mutex_unlock(&bufmgr_gem->lock);
1108         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
1109
1110         return &bo_gem->bo;
1111 }
1112
1113 static void
1114 drm_intel_gem_bo_free(drm_intel_bo *bo)
1115 {
1116         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1117         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1118         struct drm_gem_close close;
1119         int ret;
1120
1121         DRMLISTDEL(&bo_gem->vma_list);
1122         if (bo_gem->mem_virtual) {
1123                 VG(VALGRIND_FREELIKE_BLOCK(bo_gem->mem_virtual, 0));
1124                 drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1125                 bufmgr_gem->vma_count--;
1126         }
1127         if (bo_gem->gtt_virtual) {
1128                 drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1129                 bufmgr_gem->vma_count--;
1130         }
1131
1132         /* Close this object */
1133         memclear(close);
1134         close.handle = bo_gem->gem_handle;
1135         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
1136         if (ret != 0) {
1137                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
1138                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
1139         }
1140         free(bo);
1141 }
1142
1143 static void
1144 drm_intel_gem_bo_mark_mmaps_incoherent(drm_intel_bo *bo)
1145 {
1146 #if HAVE_VALGRIND
1147         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1148
1149         if (bo_gem->mem_virtual)
1150                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->mem_virtual, bo->size);
1151
1152         if (bo_gem->gtt_virtual)
1153                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->gtt_virtual, bo->size);
1154 #endif
1155 }
1156
1157 /** Frees all cached buffers significantly older than @time. */
1158 static void
1159 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
1160 {
1161         int i;
1162
1163         if (bufmgr_gem->time == time)
1164                 return;
1165
1166         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1167                 struct drm_intel_gem_bo_bucket *bucket =
1168                     &bufmgr_gem->cache_bucket[i];
1169
1170                 while (!DRMLISTEMPTY(&bucket->head)) {
1171                         drm_intel_bo_gem *bo_gem;
1172
1173                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1174                                               bucket->head.next, head);
1175                         if (time - bo_gem->free_time <= 1)
1176                                 break;
1177
1178                         DRMLISTDEL(&bo_gem->head);
1179
1180                         drm_intel_gem_bo_free(&bo_gem->bo);
1181                 }
1182         }
1183
1184         bufmgr_gem->time = time;
1185 }
1186
1187 static void drm_intel_gem_bo_purge_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem)
1188 {
1189         int limit;
1190
1191         DBG("%s: cached=%d, open=%d, limit=%d\n", __FUNCTION__,
1192             bufmgr_gem->vma_count, bufmgr_gem->vma_open, bufmgr_gem->vma_max);
1193
1194         if (bufmgr_gem->vma_max < 0)
1195                 return;
1196
1197         /* We may need to evict a few entries in order to create new mmaps */
1198         limit = bufmgr_gem->vma_max - 2*bufmgr_gem->vma_open;
1199         if (limit < 0)
1200                 limit = 0;
1201
1202         while (bufmgr_gem->vma_count > limit) {
1203                 drm_intel_bo_gem *bo_gem;
1204
1205                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1206                                       bufmgr_gem->vma_cache.next,
1207                                       vma_list);
1208                 assert(bo_gem->map_count == 0);
1209                 DRMLISTDELINIT(&bo_gem->vma_list);
1210
1211                 if (bo_gem->mem_virtual) {
1212                         drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1213                         bo_gem->mem_virtual = NULL;
1214                         bufmgr_gem->vma_count--;
1215                 }
1216                 if (bo_gem->gtt_virtual) {
1217                         drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1218                         bo_gem->gtt_virtual = NULL;
1219                         bufmgr_gem->vma_count--;
1220                 }
1221         }
1222 }
1223
1224 static void drm_intel_gem_bo_close_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1225                                        drm_intel_bo_gem *bo_gem)
1226 {
1227         bufmgr_gem->vma_open--;
1228         DRMLISTADDTAIL(&bo_gem->vma_list, &bufmgr_gem->vma_cache);
1229         if (bo_gem->mem_virtual)
1230                 bufmgr_gem->vma_count++;
1231         if (bo_gem->gtt_virtual)
1232                 bufmgr_gem->vma_count++;
1233         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1234 }
1235
1236 static void drm_intel_gem_bo_open_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1237                                       drm_intel_bo_gem *bo_gem)
1238 {
1239         bufmgr_gem->vma_open++;
1240         DRMLISTDEL(&bo_gem->vma_list);
1241         if (bo_gem->mem_virtual)
1242                 bufmgr_gem->vma_count--;
1243         if (bo_gem->gtt_virtual)
1244                 bufmgr_gem->vma_count--;
1245         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1246 }
1247
1248 static void
1249 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
1250 {
1251         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1252         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1253         struct drm_intel_gem_bo_bucket *bucket;
1254         int i;
1255
1256         /* Unreference all the target buffers */
1257         for (i = 0; i < bo_gem->reloc_count; i++) {
1258                 if (bo_gem->reloc_target_info[i].bo != bo) {
1259                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1260                                                                   reloc_target_info[i].bo,
1261                                                                   time);
1262                 }
1263         }
1264         bo_gem->reloc_count = 0;
1265         bo_gem->used_as_reloc_target = false;
1266
1267         DBG("bo_unreference final: %d (%s)\n",
1268             bo_gem->gem_handle, bo_gem->name);
1269
1270         /* release memory associated with this object */
1271         if (bo_gem->reloc_target_info) {
1272                 free(bo_gem->reloc_target_info);
1273                 bo_gem->reloc_target_info = NULL;
1274         }
1275         if (bo_gem->relocs) {
1276                 free(bo_gem->relocs);
1277                 bo_gem->relocs = NULL;
1278         }
1279
1280         /* Clear any left-over mappings */
1281         if (bo_gem->map_count) {
1282                 DBG("bo freed with non-zero map-count %d\n", bo_gem->map_count);
1283                 bo_gem->map_count = 0;
1284                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1285                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1286         }
1287
1288         DRMLISTDEL(&bo_gem->name_list);
1289
1290         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
1291         /* Put the buffer into our internal cache for reuse if we can. */
1292         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
1293             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
1294                                               I915_MADV_DONTNEED)) {
1295                 bo_gem->free_time = time;
1296
1297                 bo_gem->name = NULL;
1298                 bo_gem->validate_index = -1;
1299
1300                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
1301         } else {
1302                 drm_intel_gem_bo_free(bo);
1303         }
1304 }
1305
1306 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
1307                                                       time_t time)
1308 {
1309         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1310
1311         assert(atomic_read(&bo_gem->refcount) > 0);
1312         if (atomic_dec_and_test(&bo_gem->refcount))
1313                 drm_intel_gem_bo_unreference_final(bo, time);
1314 }
1315
1316 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
1317 {
1318         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1319
1320         assert(atomic_read(&bo_gem->refcount) > 0);
1321
1322         if (atomic_add_unless(&bo_gem->refcount, -1, 1)) {
1323                 drm_intel_bufmgr_gem *bufmgr_gem =
1324                     (drm_intel_bufmgr_gem *) bo->bufmgr;
1325                 struct timespec time;
1326
1327                 clock_gettime(CLOCK_MONOTONIC, &time);
1328
1329                 pthread_mutex_lock(&bufmgr_gem->lock);
1330
1331                 if (atomic_dec_and_test(&bo_gem->refcount)) {
1332                         drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
1333                         drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
1334                 }
1335
1336                 pthread_mutex_unlock(&bufmgr_gem->lock);
1337         }
1338 }
1339
1340 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1341 {
1342         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1343         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1344         struct drm_i915_gem_set_domain set_domain;
1345         int ret;
1346
1347         if (bo_gem->is_userptr) {
1348                 /* Return the same user ptr */
1349                 bo->virtual = bo_gem->user_virtual;
1350                 return 0;
1351         }
1352
1353         pthread_mutex_lock(&bufmgr_gem->lock);
1354
1355         if (bo_gem->map_count++ == 0)
1356                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1357
1358         if (!bo_gem->mem_virtual) {
1359                 struct drm_i915_gem_mmap mmap_arg;
1360
1361                 DBG("bo_map: %d (%s), map_count=%d\n",
1362                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1363
1364                 memclear(mmap_arg);
1365                 mmap_arg.handle = bo_gem->gem_handle;
1366                 mmap_arg.size = bo->size;
1367                 ret = drmIoctl(bufmgr_gem->fd,
1368                                DRM_IOCTL_I915_GEM_MMAP,
1369                                &mmap_arg);
1370                 if (ret != 0) {
1371                         ret = -errno;
1372                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1373                             __FILE__, __LINE__, bo_gem->gem_handle,
1374                             bo_gem->name, strerror(errno));
1375                         if (--bo_gem->map_count == 0)
1376                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1377                         pthread_mutex_unlock(&bufmgr_gem->lock);
1378                         return ret;
1379                 }
1380                 VG(VALGRIND_MALLOCLIKE_BLOCK(mmap_arg.addr_ptr, mmap_arg.size, 0, 1));
1381                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1382         }
1383         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1384             bo_gem->mem_virtual);
1385         bo->virtual = bo_gem->mem_virtual;
1386
1387         memclear(set_domain);
1388         set_domain.handle = bo_gem->gem_handle;
1389         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1390         if (write_enable)
1391                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1392         else
1393                 set_domain.write_domain = 0;
1394         ret = drmIoctl(bufmgr_gem->fd,
1395                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1396                        &set_domain);
1397         if (ret != 0) {
1398                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1399                     __FILE__, __LINE__, bo_gem->gem_handle,
1400                     strerror(errno));
1401         }
1402
1403         if (write_enable)
1404                 bo_gem->mapped_cpu_write = true;
1405
1406         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1407         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->mem_virtual, bo->size));
1408         pthread_mutex_unlock(&bufmgr_gem->lock);
1409
1410         return 0;
1411 }
1412
1413 static int
1414 map_gtt(drm_intel_bo *bo)
1415 {
1416         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1417         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1418         int ret;
1419
1420         if (bo_gem->is_userptr)
1421                 return -EINVAL;
1422
1423         if (bo_gem->map_count++ == 0)
1424                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1425
1426         /* Get a mapping of the buffer if we haven't before. */
1427         if (bo_gem->gtt_virtual == NULL) {
1428                 struct drm_i915_gem_mmap_gtt mmap_arg;
1429
1430                 DBG("bo_map_gtt: mmap %d (%s), map_count=%d\n",
1431                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1432
1433                 memclear(mmap_arg);
1434                 mmap_arg.handle = bo_gem->gem_handle;
1435
1436                 /* Get the fake offset back... */
1437                 ret = drmIoctl(bufmgr_gem->fd,
1438                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1439                                &mmap_arg);
1440                 if (ret != 0) {
1441                         ret = -errno;
1442                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1443                             __FILE__, __LINE__,
1444                             bo_gem->gem_handle, bo_gem->name,
1445                             strerror(errno));
1446                         if (--bo_gem->map_count == 0)
1447                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1448                         return ret;
1449                 }
1450
1451                 /* and mmap it */
1452                 bo_gem->gtt_virtual = drm_mmap(0, bo->size, PROT_READ | PROT_WRITE,
1453                                                MAP_SHARED, bufmgr_gem->fd,
1454                                                mmap_arg.offset);
1455                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1456                         bo_gem->gtt_virtual = NULL;
1457                         ret = -errno;
1458                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1459                             __FILE__, __LINE__,
1460                             bo_gem->gem_handle, bo_gem->name,
1461                             strerror(errno));
1462                         if (--bo_gem->map_count == 0)
1463                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1464                         return ret;
1465                 }
1466         }
1467
1468         bo->virtual = bo_gem->gtt_virtual;
1469
1470         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1471             bo_gem->gtt_virtual);
1472
1473         return 0;
1474 }
1475
1476 int
1477 drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1478 {
1479         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1480         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1481         struct drm_i915_gem_set_domain set_domain;
1482         int ret;
1483
1484         pthread_mutex_lock(&bufmgr_gem->lock);
1485
1486         ret = map_gtt(bo);
1487         if (ret) {
1488                 pthread_mutex_unlock(&bufmgr_gem->lock);
1489                 return ret;
1490         }
1491
1492         /* Now move it to the GTT domain so that the GPU and CPU
1493          * caches are flushed and the GPU isn't actively using the
1494          * buffer.
1495          *
1496          * The pagefault handler does this domain change for us when
1497          * it has unbound the BO from the GTT, but it's up to us to
1498          * tell it when we're about to use things if we had done
1499          * rendering and it still happens to be bound to the GTT.
1500          */
1501         memclear(set_domain);
1502         set_domain.handle = bo_gem->gem_handle;
1503         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1504         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1505         ret = drmIoctl(bufmgr_gem->fd,
1506                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1507                        &set_domain);
1508         if (ret != 0) {
1509                 DBG("%s:%d: Error setting domain %d: %s\n",
1510                     __FILE__, __LINE__, bo_gem->gem_handle,
1511                     strerror(errno));
1512         }
1513
1514         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1515         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1516         pthread_mutex_unlock(&bufmgr_gem->lock);
1517
1518         return 0;
1519 }
1520
1521 /**
1522  * Performs a mapping of the buffer object like the normal GTT
1523  * mapping, but avoids waiting for the GPU to be done reading from or
1524  * rendering to the buffer.
1525  *
1526  * This is used in the implementation of GL_ARB_map_buffer_range: The
1527  * user asks to create a buffer, then does a mapping, fills some
1528  * space, runs a drawing command, then asks to map it again without
1529  * synchronizing because it guarantees that it won't write over the
1530  * data that the GPU is busy using (or, more specifically, that if it
1531  * does write over the data, it acknowledges that rendering is
1532  * undefined).
1533  */
1534
1535 int
1536 drm_intel_gem_bo_map_unsynchronized(drm_intel_bo *bo)
1537 {
1538         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1539 #ifdef HAVE_VALGRIND
1540         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1541 #endif
1542         int ret;
1543
1544         /* If the CPU cache isn't coherent with the GTT, then use a
1545          * regular synchronized mapping.  The problem is that we don't
1546          * track where the buffer was last used on the CPU side in
1547          * terms of drm_intel_bo_map vs drm_intel_gem_bo_map_gtt, so
1548          * we would potentially corrupt the buffer even when the user
1549          * does reasonable things.
1550          */
1551         if (!bufmgr_gem->has_llc)
1552                 return drm_intel_gem_bo_map_gtt(bo);
1553
1554         pthread_mutex_lock(&bufmgr_gem->lock);
1555
1556         ret = map_gtt(bo);
1557         if (ret == 0) {
1558                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1559                 VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1560         }
1561
1562         pthread_mutex_unlock(&bufmgr_gem->lock);
1563
1564         return ret;
1565 }
1566
1567 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1568 {
1569         drm_intel_bufmgr_gem *bufmgr_gem;
1570         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1571         int ret = 0;
1572
1573         if (bo == NULL)
1574                 return 0;
1575
1576         if (bo_gem->is_userptr)
1577                 return 0;
1578
1579         bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1580
1581         pthread_mutex_lock(&bufmgr_gem->lock);
1582
1583         if (bo_gem->map_count <= 0) {
1584                 DBG("attempted to unmap an unmapped bo\n");
1585                 pthread_mutex_unlock(&bufmgr_gem->lock);
1586                 /* Preserve the old behaviour of just treating this as a
1587                  * no-op rather than reporting the error.
1588                  */
1589                 return 0;
1590         }
1591
1592         if (bo_gem->mapped_cpu_write) {
1593                 struct drm_i915_gem_sw_finish sw_finish;
1594
1595                 /* Cause a flush to happen if the buffer's pinned for
1596                  * scanout, so the results show up in a timely manner.
1597                  * Unlike GTT set domains, this only does work if the
1598                  * buffer should be scanout-related.
1599                  */
1600                 memclear(sw_finish);
1601                 sw_finish.handle = bo_gem->gem_handle;
1602                 ret = drmIoctl(bufmgr_gem->fd,
1603                                DRM_IOCTL_I915_GEM_SW_FINISH,
1604                                &sw_finish);
1605                 ret = ret == -1 ? -errno : 0;
1606
1607                 bo_gem->mapped_cpu_write = false;
1608         }
1609
1610         /* We need to unmap after every innovation as we cannot track
1611          * an open vma for every bo as that will exhaasut the system
1612          * limits and cause later failures.
1613          */
1614         if (--bo_gem->map_count == 0) {
1615                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1616                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1617                 bo->virtual = NULL;
1618         }
1619         pthread_mutex_unlock(&bufmgr_gem->lock);
1620
1621         return ret;
1622 }
1623
1624 int
1625 drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1626 {
1627         return drm_intel_gem_bo_unmap(bo);
1628 }
1629
1630 static int
1631 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1632                          unsigned long size, const void *data)
1633 {
1634         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1635         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1636         struct drm_i915_gem_pwrite pwrite;
1637         int ret;
1638
1639         if (bo_gem->is_userptr)
1640                 return -EINVAL;
1641
1642         memclear(pwrite);
1643         pwrite.handle = bo_gem->gem_handle;
1644         pwrite.offset = offset;
1645         pwrite.size = size;
1646         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1647         ret = drmIoctl(bufmgr_gem->fd,
1648                        DRM_IOCTL_I915_GEM_PWRITE,
1649                        &pwrite);
1650         if (ret != 0) {
1651                 ret = -errno;
1652                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1653                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1654                     (int)size, strerror(errno));
1655         }
1656
1657         return ret;
1658 }
1659
1660 static int
1661 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1662 {
1663         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1664         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1665         int ret;
1666
1667         memclear(get_pipe_from_crtc_id);
1668         get_pipe_from_crtc_id.crtc_id = crtc_id;
1669         ret = drmIoctl(bufmgr_gem->fd,
1670                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1671                        &get_pipe_from_crtc_id);
1672         if (ret != 0) {
1673                 /* We return -1 here to signal that we don't
1674                  * know which pipe is associated with this crtc.
1675                  * This lets the caller know that this information
1676                  * isn't available; using the wrong pipe for
1677                  * vblank waiting can cause the chipset to lock up
1678                  */
1679                 return -1;
1680         }
1681
1682         return get_pipe_from_crtc_id.pipe;
1683 }
1684
1685 static int
1686 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1687                              unsigned long size, void *data)
1688 {
1689         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1690         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1691         struct drm_i915_gem_pread pread;
1692         int ret;
1693
1694         if (bo_gem->is_userptr)
1695                 return -EINVAL;
1696
1697         memclear(pread);
1698         pread.handle = bo_gem->gem_handle;
1699         pread.offset = offset;
1700         pread.size = size;
1701         pread.data_ptr = (uint64_t) (uintptr_t) data;
1702         ret = drmIoctl(bufmgr_gem->fd,
1703                        DRM_IOCTL_I915_GEM_PREAD,
1704                        &pread);
1705         if (ret != 0) {
1706                 ret = -errno;
1707                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1708                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1709                     (int)size, strerror(errno));
1710         }
1711
1712         return ret;
1713 }
1714
1715 /** Waits for all GPU rendering with the object to have completed. */
1716 static void
1717 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1718 {
1719         drm_intel_gem_bo_start_gtt_access(bo, 1);
1720 }
1721
1722 /**
1723  * Waits on a BO for the given amount of time.
1724  *
1725  * @bo: buffer object to wait for
1726  * @timeout_ns: amount of time to wait in nanoseconds.
1727  *   If value is less than 0, an infinite wait will occur.
1728  *
1729  * Returns 0 if the wait was successful ie. the last batch referencing the
1730  * object has completed within the allotted time. Otherwise some negative return
1731  * value describes the error. Of particular interest is -ETIME when the wait has
1732  * failed to yield the desired result.
1733  *
1734  * Similar to drm_intel_gem_bo_wait_rendering except a timeout parameter allows
1735  * the operation to give up after a certain amount of time. Another subtle
1736  * difference is the internal locking semantics are different (this variant does
1737  * not hold the lock for the duration of the wait). This makes the wait subject
1738  * to a larger userspace race window.
1739  *
1740  * The implementation shall wait until the object is no longer actively
1741  * referenced within a batch buffer at the time of the call. The wait will
1742  * not guarantee that the buffer is re-issued via another thread, or an flinked
1743  * handle. Userspace must make sure this race does not occur if such precision
1744  * is important.
1745  *
1746  * Note that some kernels have broken the inifite wait for negative values
1747  * promise, upgrade to latest stable kernels if this is the case.
1748  */
1749 int
1750 drm_intel_gem_bo_wait(drm_intel_bo *bo, int64_t timeout_ns)
1751 {
1752         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1753         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1754         struct drm_i915_gem_wait wait;
1755         int ret;
1756
1757         if (!bufmgr_gem->has_wait_timeout) {
1758                 DBG("%s:%d: Timed wait is not supported. Falling back to "
1759                     "infinite wait\n", __FILE__, __LINE__);
1760                 if (timeout_ns) {
1761                         drm_intel_gem_bo_wait_rendering(bo);
1762                         return 0;
1763                 } else {
1764                         return drm_intel_gem_bo_busy(bo) ? -ETIME : 0;
1765                 }
1766         }
1767
1768         memclear(wait);
1769         wait.bo_handle = bo_gem->gem_handle;
1770         wait.timeout_ns = timeout_ns;
1771         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_WAIT, &wait);
1772         if (ret == -1)
1773                 return -errno;
1774
1775         return ret;
1776 }
1777
1778 /**
1779  * Sets the object to the GTT read and possibly write domain, used by the X
1780  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1781  *
1782  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1783  * can do tiled pixmaps this way.
1784  */
1785 void
1786 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1787 {
1788         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1789         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1790         struct drm_i915_gem_set_domain set_domain;
1791         int ret;
1792
1793         memclear(set_domain);
1794         set_domain.handle = bo_gem->gem_handle;
1795         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1796         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1797         ret = drmIoctl(bufmgr_gem->fd,
1798                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1799                        &set_domain);
1800         if (ret != 0) {
1801                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1802                     __FILE__, __LINE__, bo_gem->gem_handle,
1803                     set_domain.read_domains, set_domain.write_domain,
1804                     strerror(errno));
1805         }
1806 }
1807
1808 static void
1809 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1810 {
1811         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1812         struct drm_gem_close close_bo;
1813         int i, ret;
1814
1815         free(bufmgr_gem->exec2_objects);
1816         free(bufmgr_gem->exec_objects);
1817         free(bufmgr_gem->exec_bos);
1818
1819         pthread_mutex_destroy(&bufmgr_gem->lock);
1820
1821         /* Free any cached buffer objects we were going to reuse */
1822         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1823                 struct drm_intel_gem_bo_bucket *bucket =
1824                     &bufmgr_gem->cache_bucket[i];
1825                 drm_intel_bo_gem *bo_gem;
1826
1827                 while (!DRMLISTEMPTY(&bucket->head)) {
1828                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1829                                               bucket->head.next, head);
1830                         DRMLISTDEL(&bo_gem->head);
1831
1832                         drm_intel_gem_bo_free(&bo_gem->bo);
1833                 }
1834         }
1835
1836         /* Release userptr bo kept hanging around for optimisation. */
1837         if (bufmgr_gem->userptr_active.ptr) {
1838                 memclear(close_bo);
1839                 close_bo.handle = bufmgr_gem->userptr_active.handle;
1840                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close_bo);
1841                 free(bufmgr_gem->userptr_active.ptr);
1842                 if (ret)
1843                         fprintf(stderr,
1844                                 "Failed to release test userptr object! (%d) "
1845                                 "i915 kernel driver may not be sane!\n", errno);
1846         }
1847
1848         free(bufmgr);
1849 }
1850
1851 /**
1852  * Adds the target buffer to the validation list and adds the relocation
1853  * to the reloc_buffer's relocation list.
1854  *
1855  * The relocation entry at the given offset must already contain the
1856  * precomputed relocation value, because the kernel will optimize out
1857  * the relocation entry write when the buffer hasn't moved from the
1858  * last known offset in target_bo.
1859  */
1860 static int
1861 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1862                  drm_intel_bo *target_bo, uint32_t target_offset,
1863                  uint32_t read_domains, uint32_t write_domain,
1864                  bool need_fence)
1865 {
1866         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1867         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1868         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1869         bool fenced_command;
1870
1871         if (bo_gem->has_error)
1872                 return -ENOMEM;
1873
1874         if (target_bo_gem->has_error) {
1875                 bo_gem->has_error = true;
1876                 return -ENOMEM;
1877         }
1878
1879         /* We never use HW fences for rendering on 965+ */
1880         if (bufmgr_gem->gen >= 4)
1881                 need_fence = false;
1882
1883         fenced_command = need_fence;
1884         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1885                 need_fence = false;
1886
1887         /* Create a new relocation list if needed */
1888         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1889                 return -ENOMEM;
1890
1891         /* Check overflow */
1892         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1893
1894         /* Check args */
1895         assert(offset <= bo->size - 4);
1896         assert((write_domain & (write_domain - 1)) == 0);
1897
1898         /* An object needing a fence is a tiled buffer, so it won't have
1899          * relocs to other buffers.
1900          */
1901         if (need_fence) {
1902                 assert(target_bo_gem->reloc_count == 0);
1903                 target_bo_gem->reloc_tree_fences = 1;
1904         }
1905
1906         /* Make sure that we're not adding a reloc to something whose size has
1907          * already been accounted for.
1908          */
1909         assert(!bo_gem->used_as_reloc_target);
1910         if (target_bo_gem != bo_gem) {
1911                 target_bo_gem->used_as_reloc_target = true;
1912                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1913                 bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1914         }
1915
1916         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1917         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1918         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1919             target_bo_gem->gem_handle;
1920         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1921         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1922         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset64;
1923
1924         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1925         if (target_bo != bo)
1926                 drm_intel_gem_bo_reference(target_bo);
1927         if (fenced_command)
1928                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1929                         DRM_INTEL_RELOC_FENCE;
1930         else
1931                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1932
1933         bo_gem->reloc_count++;
1934
1935         return 0;
1936 }
1937
1938 static int
1939 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1940                             drm_intel_bo *target_bo, uint32_t target_offset,
1941                             uint32_t read_domains, uint32_t write_domain)
1942 {
1943         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1944
1945         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1946                                 read_domains, write_domain,
1947                                 !bufmgr_gem->fenced_relocs);
1948 }
1949
1950 static int
1951 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1952                                   drm_intel_bo *target_bo,
1953                                   uint32_t target_offset,
1954                                   uint32_t read_domains, uint32_t write_domain)
1955 {
1956         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1957                                 read_domains, write_domain, true);
1958 }
1959
1960 int
1961 drm_intel_gem_bo_get_reloc_count(drm_intel_bo *bo)
1962 {
1963         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1964
1965         return bo_gem->reloc_count;
1966 }
1967
1968 /**
1969  * Removes existing relocation entries in the BO after "start".
1970  *
1971  * This allows a user to avoid a two-step process for state setup with
1972  * counting up all the buffer objects and doing a
1973  * drm_intel_bufmgr_check_aperture_space() before emitting any of the
1974  * relocations for the state setup.  Instead, save the state of the
1975  * batchbuffer including drm_intel_gem_get_reloc_count(), emit all the
1976  * state, and then check if it still fits in the aperture.
1977  *
1978  * Any further drm_intel_bufmgr_check_aperture_space() queries
1979  * involving this buffer in the tree are undefined after this call.
1980  */
1981 void
1982 drm_intel_gem_bo_clear_relocs(drm_intel_bo *bo, int start)
1983 {
1984         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1985         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1986         int i;
1987         struct timespec time;
1988
1989         clock_gettime(CLOCK_MONOTONIC, &time);
1990
1991         assert(bo_gem->reloc_count >= start);
1992
1993         /* Unreference the cleared target buffers */
1994         pthread_mutex_lock(&bufmgr_gem->lock);
1995
1996         for (i = start; i < bo_gem->reloc_count; i++) {
1997                 drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) bo_gem->reloc_target_info[i].bo;
1998                 if (&target_bo_gem->bo != bo) {
1999                         bo_gem->reloc_tree_fences -= target_bo_gem->reloc_tree_fences;
2000                         drm_intel_gem_bo_unreference_locked_timed(&target_bo_gem->bo,
2001                                                                   time.tv_sec);
2002                 }
2003         }
2004         bo_gem->reloc_count = start;
2005
2006         pthread_mutex_unlock(&bufmgr_gem->lock);
2007
2008 }
2009
2010 /**
2011  * Walk the tree of relocations rooted at BO and accumulate the list of
2012  * validations to be performed and update the relocation buffers with
2013  * index values into the validation list.
2014  */
2015 static void
2016 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
2017 {
2018         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2019         int i;
2020
2021         if (bo_gem->relocs == NULL)
2022                 return;
2023
2024         for (i = 0; i < bo_gem->reloc_count; i++) {
2025                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
2026
2027                 if (target_bo == bo)
2028                         continue;
2029
2030                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
2031
2032                 /* Continue walking the tree depth-first. */
2033                 drm_intel_gem_bo_process_reloc(target_bo);
2034
2035                 /* Add the target to the validate list */
2036                 drm_intel_add_validate_buffer(target_bo);
2037         }
2038 }
2039
2040 static void
2041 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
2042 {
2043         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2044         int i;
2045
2046         if (bo_gem->relocs == NULL)
2047                 return;
2048
2049         for (i = 0; i < bo_gem->reloc_count; i++) {
2050                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
2051                 int need_fence;
2052
2053                 if (target_bo == bo)
2054                         continue;
2055
2056                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
2057
2058                 /* Continue walking the tree depth-first. */
2059                 drm_intel_gem_bo_process_reloc2(target_bo);
2060
2061                 need_fence = (bo_gem->reloc_target_info[i].flags &
2062                               DRM_INTEL_RELOC_FENCE);
2063
2064                 /* Add the target to the validate list */
2065                 drm_intel_add_validate_buffer2(target_bo, need_fence);
2066         }
2067 }
2068
2069
2070 static void
2071 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
2072 {
2073         int i;
2074
2075         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2076                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2077                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2078
2079                 /* Update the buffer offset */
2080                 if (bufmgr_gem->exec_objects[i].offset != bo->offset64) {
2081                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
2082                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
2083                             (unsigned long long)bufmgr_gem->exec_objects[i].
2084                             offset);
2085                         bo->offset64 = bufmgr_gem->exec_objects[i].offset;
2086                         bo->offset = bufmgr_gem->exec_objects[i].offset;
2087                 }
2088         }
2089 }
2090
2091 static void
2092 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
2093 {
2094         int i;
2095
2096         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2097                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2098                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2099
2100                 /* Update the buffer offset */
2101                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset64) {
2102                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
2103                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
2104                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
2105                         bo->offset64 = bufmgr_gem->exec2_objects[i].offset;
2106                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
2107                 }
2108         }
2109 }
2110
2111 void
2112 drm_intel_gem_bo_aub_dump_bmp(drm_intel_bo *bo,
2113                               int x1, int y1, int width, int height,
2114                               enum aub_dump_bmp_format format,
2115                               int pitch, int offset)
2116 {
2117 }
2118
2119 static int
2120 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
2121                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
2122 {
2123         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2124         struct drm_i915_gem_execbuffer execbuf;
2125         int ret, i;
2126
2127         if (to_bo_gem(bo)->has_error)
2128                 return -ENOMEM;
2129
2130         pthread_mutex_lock(&bufmgr_gem->lock);
2131         /* Update indices and set up the validate list. */
2132         drm_intel_gem_bo_process_reloc(bo);
2133
2134         /* Add the batch buffer to the validation list.  There are no
2135          * relocations pointing to it.
2136          */
2137         drm_intel_add_validate_buffer(bo);
2138
2139         memclear(execbuf);
2140         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
2141         execbuf.buffer_count = bufmgr_gem->exec_count;
2142         execbuf.batch_start_offset = 0;
2143         execbuf.batch_len = used;
2144         execbuf.cliprects_ptr = (uintptr_t) cliprects;
2145         execbuf.num_cliprects = num_cliprects;
2146         execbuf.DR1 = 0;
2147         execbuf.DR4 = DR4;
2148
2149         ret = drmIoctl(bufmgr_gem->fd,
2150                        DRM_IOCTL_I915_GEM_EXECBUFFER,
2151                        &execbuf);
2152         if (ret != 0) {
2153                 ret = -errno;
2154                 if (errno == ENOSPC) {
2155                         DBG("Execbuffer fails to pin. "
2156                             "Estimate: %u. Actual: %u. Available: %u\n",
2157                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2158                                                                bufmgr_gem->
2159                                                                exec_count),
2160                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2161                                                               bufmgr_gem->
2162                                                               exec_count),
2163                             (unsigned int)bufmgr_gem->gtt_size);
2164                 }
2165         }
2166         drm_intel_update_buffer_offsets(bufmgr_gem);
2167
2168         if (bufmgr_gem->bufmgr.debug)
2169                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2170
2171         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2172                 drm_intel_bo_gem *bo_gem = to_bo_gem(bufmgr_gem->exec_bos[i]);
2173
2174                 bo_gem->idle = false;
2175
2176                 /* Disconnect the buffer from the validate list */
2177                 bo_gem->validate_index = -1;
2178                 bufmgr_gem->exec_bos[i] = NULL;
2179         }
2180         bufmgr_gem->exec_count = 0;
2181         pthread_mutex_unlock(&bufmgr_gem->lock);
2182
2183         return ret;
2184 }
2185
2186 static int
2187 do_exec2(drm_intel_bo *bo, int used, drm_intel_context *ctx,
2188          drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2189          unsigned int flags)
2190 {
2191         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
2192         struct drm_i915_gem_execbuffer2 execbuf;
2193         int ret = 0;
2194         int i;
2195
2196         if (to_bo_gem(bo)->has_error)
2197                 return -ENOMEM;
2198
2199         switch (flags & 0x7) {
2200         default:
2201                 return -EINVAL;
2202         case I915_EXEC_BLT:
2203                 if (!bufmgr_gem->has_blt)
2204                         return -EINVAL;
2205                 break;
2206         case I915_EXEC_BSD:
2207                 if (!bufmgr_gem->has_bsd)
2208                         return -EINVAL;
2209                 break;
2210         case I915_EXEC_VEBOX:
2211                 if (!bufmgr_gem->has_vebox)
2212                         return -EINVAL;
2213                 break;
2214         case I915_EXEC_RENDER:
2215         case I915_EXEC_DEFAULT:
2216                 break;
2217         }
2218
2219         pthread_mutex_lock(&bufmgr_gem->lock);
2220         /* Update indices and set up the validate list. */
2221         drm_intel_gem_bo_process_reloc2(bo);
2222
2223         /* Add the batch buffer to the validation list.  There are no relocations
2224          * pointing to it.
2225          */
2226         drm_intel_add_validate_buffer2(bo, 0);
2227
2228         memclear(execbuf);
2229         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
2230         execbuf.buffer_count = bufmgr_gem->exec_count;
2231         execbuf.batch_start_offset = 0;
2232         execbuf.batch_len = used;
2233         execbuf.cliprects_ptr = (uintptr_t)cliprects;
2234         execbuf.num_cliprects = num_cliprects;
2235         execbuf.DR1 = 0;
2236         execbuf.DR4 = DR4;
2237         execbuf.flags = flags;
2238         if (ctx == NULL)
2239                 i915_execbuffer2_set_context_id(execbuf, 0);
2240         else
2241                 i915_execbuffer2_set_context_id(execbuf, ctx->ctx_id);
2242         execbuf.rsvd2 = 0;
2243
2244         if (bufmgr_gem->no_exec)
2245                 goto skip_execution;
2246
2247         ret = drmIoctl(bufmgr_gem->fd,
2248                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
2249                        &execbuf);
2250         if (ret != 0) {
2251                 ret = -errno;
2252                 if (ret == -ENOSPC) {
2253                         DBG("Execbuffer fails to pin. "
2254                             "Estimate: %u. Actual: %u. Available: %u\n",
2255                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2256                                                                bufmgr_gem->exec_count),
2257                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2258                                                               bufmgr_gem->exec_count),
2259                             (unsigned int) bufmgr_gem->gtt_size);
2260                 }
2261         }
2262         drm_intel_update_buffer_offsets2(bufmgr_gem);
2263
2264 skip_execution:
2265         if (bufmgr_gem->bufmgr.debug)
2266                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2267
2268         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2269                 drm_intel_bo_gem *bo_gem = to_bo_gem(bufmgr_gem->exec_bos[i]);
2270
2271                 bo_gem->idle = false;
2272
2273                 /* Disconnect the buffer from the validate list */
2274                 bo_gem->validate_index = -1;
2275                 bufmgr_gem->exec_bos[i] = NULL;
2276         }
2277         bufmgr_gem->exec_count = 0;
2278         pthread_mutex_unlock(&bufmgr_gem->lock);
2279
2280         return ret;
2281 }
2282
2283 static int
2284 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
2285                        drm_clip_rect_t *cliprects, int num_cliprects,
2286                        int DR4)
2287 {
2288         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2289                         I915_EXEC_RENDER);
2290 }
2291
2292 static int
2293 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
2294                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2295                         unsigned int flags)
2296 {
2297         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2298                         flags);
2299 }
2300
2301 int
2302 drm_intel_gem_bo_context_exec(drm_intel_bo *bo, drm_intel_context *ctx,
2303                               int used, unsigned int flags)
2304 {
2305         return do_exec2(bo, used, ctx, NULL, 0, 0, flags);
2306 }
2307
2308 static int
2309 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
2310 {
2311         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2312         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2313         struct drm_i915_gem_pin pin;
2314         int ret;
2315
2316         memclear(pin);
2317         pin.handle = bo_gem->gem_handle;
2318         pin.alignment = alignment;
2319
2320         ret = drmIoctl(bufmgr_gem->fd,
2321                        DRM_IOCTL_I915_GEM_PIN,
2322                        &pin);
2323         if (ret != 0)
2324                 return -errno;
2325
2326         bo->offset64 = pin.offset;
2327         bo->offset = pin.offset;
2328         return 0;
2329 }
2330
2331 static int
2332 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
2333 {
2334         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2335         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2336         struct drm_i915_gem_unpin unpin;
2337         int ret;
2338
2339         memclear(unpin);
2340         unpin.handle = bo_gem->gem_handle;
2341
2342         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
2343         if (ret != 0)
2344                 return -errno;
2345
2346         return 0;
2347 }
2348
2349 static int
2350 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
2351                                      uint32_t tiling_mode,
2352                                      uint32_t stride)
2353 {
2354         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2355         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2356         struct drm_i915_gem_set_tiling set_tiling;
2357         int ret;
2358
2359         if (bo_gem->global_name == 0 &&
2360             tiling_mode == bo_gem->tiling_mode &&
2361             stride == bo_gem->stride)
2362                 return 0;
2363
2364         memset(&set_tiling, 0, sizeof(set_tiling));
2365         do {
2366                 /* set_tiling is slightly broken and overwrites the
2367                  * input on the error path, so we have to open code
2368                  * rmIoctl.
2369                  */
2370                 set_tiling.handle = bo_gem->gem_handle;
2371                 set_tiling.tiling_mode = tiling_mode;
2372                 set_tiling.stride = stride;
2373
2374                 ret = ioctl(bufmgr_gem->fd,
2375                             DRM_IOCTL_I915_GEM_SET_TILING,
2376                             &set_tiling);
2377         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
2378         if (ret == -1)
2379                 return -errno;
2380
2381         bo_gem->tiling_mode = set_tiling.tiling_mode;
2382         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
2383         bo_gem->stride = set_tiling.stride;
2384         return 0;
2385 }
2386
2387 static int
2388 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2389                             uint32_t stride)
2390 {
2391         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2392         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2393         int ret;
2394
2395         /* Tiling with userptr surfaces is not supported
2396          * on all hardware so refuse it for time being.
2397          */
2398         if (bo_gem->is_userptr)
2399                 return -EINVAL;
2400
2401         /* Linear buffers have no stride. By ensuring that we only ever use
2402          * stride 0 with linear buffers, we simplify our code.
2403          */
2404         if (*tiling_mode == I915_TILING_NONE)
2405                 stride = 0;
2406
2407         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
2408         if (ret == 0)
2409                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem, 0);
2410
2411         *tiling_mode = bo_gem->tiling_mode;
2412         return ret;
2413 }
2414
2415 static int
2416 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2417                             uint32_t * swizzle_mode)
2418 {
2419         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2420
2421         *tiling_mode = bo_gem->tiling_mode;
2422         *swizzle_mode = bo_gem->swizzle_mode;
2423         return 0;
2424 }
2425
2426 drm_intel_bo *
2427 drm_intel_bo_gem_create_from_prime(drm_intel_bufmgr *bufmgr, int prime_fd, int size)
2428 {
2429         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2430         int ret;
2431         uint32_t handle;
2432         drm_intel_bo_gem *bo_gem;
2433         struct drm_i915_gem_get_tiling get_tiling;
2434         drmMMListHead *list;
2435
2436         pthread_mutex_lock(&bufmgr_gem->lock);
2437         ret = drmPrimeFDToHandle(bufmgr_gem->fd, prime_fd, &handle);
2438         if (ret) {
2439                 DBG("create_from_prime: failed to obtain handle from fd: %s\n", strerror(errno));
2440                 pthread_mutex_unlock(&bufmgr_gem->lock);
2441                 return NULL;
2442         }
2443
2444         /*
2445          * See if the kernel has already returned this buffer to us. Just as
2446          * for named buffers, we must not create two bo's pointing at the same
2447          * kernel object
2448          */
2449         for (list = bufmgr_gem->named.next;
2450              list != &bufmgr_gem->named;
2451              list = list->next) {
2452                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
2453                 if (bo_gem->gem_handle == handle) {
2454                         drm_intel_gem_bo_reference(&bo_gem->bo);
2455                         pthread_mutex_unlock(&bufmgr_gem->lock);
2456                         return &bo_gem->bo;
2457                 }
2458         }
2459
2460         bo_gem = calloc(1, sizeof(*bo_gem));
2461         if (!bo_gem) {
2462                 pthread_mutex_unlock(&bufmgr_gem->lock);
2463                 return NULL;
2464         }
2465         /* Determine size of bo.  The fd-to-handle ioctl really should
2466          * return the size, but it doesn't.  If we have kernel 3.12 or
2467          * later, we can lseek on the prime fd to get the size.  Older
2468          * kernels will just fail, in which case we fall back to the
2469          * provided (estimated or guess size). */
2470         ret = lseek(prime_fd, 0, SEEK_END);
2471         if (ret != -1)
2472                 bo_gem->bo.size = ret;
2473         else
2474                 bo_gem->bo.size = size;
2475
2476         bo_gem->bo.handle = handle;
2477         bo_gem->bo.bufmgr = bufmgr;
2478
2479         bo_gem->gem_handle = handle;
2480
2481         atomic_set(&bo_gem->refcount, 1);
2482
2483         bo_gem->name = "prime";
2484         bo_gem->validate_index = -1;
2485         bo_gem->reloc_tree_fences = 0;
2486         bo_gem->used_as_reloc_target = false;
2487         bo_gem->has_error = false;
2488         bo_gem->reusable = false;
2489
2490         DRMINITLISTHEAD(&bo_gem->vma_list);
2491         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2492         pthread_mutex_unlock(&bufmgr_gem->lock);
2493
2494         memclear(get_tiling);
2495         get_tiling.handle = bo_gem->gem_handle;
2496         ret = drmIoctl(bufmgr_gem->fd,
2497                        DRM_IOCTL_I915_GEM_GET_TILING,
2498                        &get_tiling);
2499         if (ret != 0) {
2500                 DBG("create_from_prime: failed to get tiling: %s\n", strerror(errno));
2501                 drm_intel_gem_bo_unreference(&bo_gem->bo);
2502                 return NULL;
2503         }
2504         bo_gem->tiling_mode = get_tiling.tiling_mode;
2505         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
2506         /* XXX stride is unknown */
2507         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem, 0);
2508
2509         return &bo_gem->bo;
2510 }
2511
2512 int
2513 drm_intel_bo_gem_export_to_prime(drm_intel_bo *bo, int *prime_fd)
2514 {
2515         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2516         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2517
2518         pthread_mutex_lock(&bufmgr_gem->lock);
2519         if (DRMLISTEMPTY(&bo_gem->name_list))
2520                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2521         pthread_mutex_unlock(&bufmgr_gem->lock);
2522
2523         if (drmPrimeHandleToFD(bufmgr_gem->fd, bo_gem->gem_handle,
2524                                DRM_CLOEXEC, prime_fd) != 0)
2525                 return -errno;
2526
2527         bo_gem->reusable = false;
2528
2529         return 0;
2530 }
2531
2532 static int
2533 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
2534 {
2535         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2536         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2537         int ret;
2538
2539         if (!bo_gem->global_name) {
2540                 struct drm_gem_flink flink;
2541
2542                 memclear(flink);
2543                 flink.handle = bo_gem->gem_handle;
2544
2545                 pthread_mutex_lock(&bufmgr_gem->lock);
2546
2547                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
2548                 if (ret != 0) {
2549                         pthread_mutex_unlock(&bufmgr_gem->lock);
2550                         return -errno;
2551                 }
2552
2553                 bo_gem->global_name = flink.name;
2554                 bo_gem->reusable = false;
2555
2556                 if (DRMLISTEMPTY(&bo_gem->name_list))
2557                         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2558                 pthread_mutex_unlock(&bufmgr_gem->lock);
2559         }
2560
2561         *name = bo_gem->global_name;
2562         return 0;
2563 }
2564
2565 /**
2566  * Enables unlimited caching of buffer objects for reuse.
2567  *
2568  * This is potentially very memory expensive, as the cache at each bucket
2569  * size is only bounded by how many buffers of that size we've managed to have
2570  * in flight at once.
2571  */
2572 void
2573 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
2574 {
2575         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2576
2577         bufmgr_gem->bo_reuse = true;
2578 }
2579
2580 /**
2581  * Enable use of fenced reloc type.
2582  *
2583  * New code should enable this to avoid unnecessary fence register
2584  * allocation.  If this option is not enabled, all relocs will have fence
2585  * register allocated.
2586  */
2587 void
2588 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
2589 {
2590         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2591
2592         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
2593                 bufmgr_gem->fenced_relocs = true;
2594 }
2595
2596 /**
2597  * Return the additional aperture space required by the tree of buffer objects
2598  * rooted at bo.
2599  */
2600 static int
2601 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
2602 {
2603         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2604         int i;
2605         int total = 0;
2606
2607         if (bo == NULL || bo_gem->included_in_check_aperture)
2608                 return 0;
2609
2610         total += bo->size;
2611         bo_gem->included_in_check_aperture = true;
2612
2613         for (i = 0; i < bo_gem->reloc_count; i++)
2614                 total +=
2615                     drm_intel_gem_bo_get_aperture_space(bo_gem->
2616                                                         reloc_target_info[i].bo);
2617
2618         return total;
2619 }
2620
2621 /**
2622  * Count the number of buffers in this list that need a fence reg
2623  *
2624  * If the count is greater than the number of available regs, we'll have
2625  * to ask the caller to resubmit a batch with fewer tiled buffers.
2626  *
2627  * This function over-counts if the same buffer is used multiple times.
2628  */
2629 static unsigned int
2630 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
2631 {
2632         int i;
2633         unsigned int total = 0;
2634
2635         for (i = 0; i < count; i++) {
2636                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2637
2638                 if (bo_gem == NULL)
2639                         continue;
2640
2641                 total += bo_gem->reloc_tree_fences;
2642         }
2643         return total;
2644 }
2645
2646 /**
2647  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
2648  * for the next drm_intel_bufmgr_check_aperture_space() call.
2649  */
2650 static void
2651 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
2652 {
2653         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2654         int i;
2655
2656         if (bo == NULL || !bo_gem->included_in_check_aperture)
2657                 return;
2658
2659         bo_gem->included_in_check_aperture = false;
2660
2661         for (i = 0; i < bo_gem->reloc_count; i++)
2662                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
2663                                                            reloc_target_info[i].bo);
2664 }
2665
2666 /**
2667  * Return a conservative estimate for the amount of aperture required
2668  * for a collection of buffers. This may double-count some buffers.
2669  */
2670 static unsigned int
2671 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
2672 {
2673         int i;
2674         unsigned int total = 0;
2675
2676         for (i = 0; i < count; i++) {
2677                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2678                 if (bo_gem != NULL)
2679                         total += bo_gem->reloc_tree_size;
2680         }
2681         return total;
2682 }
2683
2684 /**
2685  * Return the amount of aperture needed for a collection of buffers.
2686  * This avoids double counting any buffers, at the cost of looking
2687  * at every buffer in the set.
2688  */
2689 static unsigned int
2690 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
2691 {
2692         int i;
2693         unsigned int total = 0;
2694
2695         for (i = 0; i < count; i++) {
2696                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
2697                 /* For the first buffer object in the array, we get an
2698                  * accurate count back for its reloc_tree size (since nothing
2699                  * had been flagged as being counted yet).  We can save that
2700                  * value out as a more conservative reloc_tree_size that
2701                  * avoids double-counting target buffers.  Since the first
2702                  * buffer happens to usually be the batch buffer in our
2703                  * callers, this can pull us back from doing the tree
2704                  * walk on every new batch emit.
2705                  */
2706                 if (i == 0) {
2707                         drm_intel_bo_gem *bo_gem =
2708                             (drm_intel_bo_gem *) bo_array[i];
2709                         bo_gem->reloc_tree_size = total;
2710                 }
2711         }
2712
2713         for (i = 0; i < count; i++)
2714                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
2715         return total;
2716 }
2717
2718 /**
2719  * Return -1 if the batchbuffer should be flushed before attempting to
2720  * emit rendering referencing the buffers pointed to by bo_array.
2721  *
2722  * This is required because if we try to emit a batchbuffer with relocations
2723  * to a tree of buffers that won't simultaneously fit in the aperture,
2724  * the rendering will return an error at a point where the software is not
2725  * prepared to recover from it.
2726  *
2727  * However, we also want to emit the batchbuffer significantly before we reach
2728  * the limit, as a series of batchbuffers each of which references buffers
2729  * covering almost all of the aperture means that at each emit we end up
2730  * waiting to evict a buffer from the last rendering, and we get synchronous
2731  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
2732  * get better parallelism.
2733  */
2734 static int
2735 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
2736 {
2737         drm_intel_bufmgr_gem *bufmgr_gem =
2738             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
2739         unsigned int total = 0;
2740         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
2741         int total_fences;
2742
2743         /* Check for fence reg constraints if necessary */
2744         if (bufmgr_gem->available_fences) {
2745                 total_fences = drm_intel_gem_total_fences(bo_array, count);
2746                 if (total_fences > bufmgr_gem->available_fences)
2747                         return -ENOSPC;
2748         }
2749
2750         total = drm_intel_gem_estimate_batch_space(bo_array, count);
2751
2752         if (total > threshold)
2753                 total = drm_intel_gem_compute_batch_space(bo_array, count);
2754
2755         if (total > threshold) {
2756                 DBG("check_space: overflowed available aperture, "
2757                     "%dkb vs %dkb\n",
2758                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2759                 return -ENOSPC;
2760         } else {
2761                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2762                     (int)bufmgr_gem->gtt_size / 1024);
2763                 return 0;
2764         }
2765 }
2766
2767 /*
2768  * Disable buffer reuse for objects which are shared with the kernel
2769  * as scanout buffers
2770  */
2771 static int
2772 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2773 {
2774         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2775
2776         bo_gem->reusable = false;
2777         return 0;
2778 }
2779
2780 static int
2781 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2782 {
2783         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2784
2785         return bo_gem->reusable;
2786 }
2787
2788 static int
2789 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2790 {
2791         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2792         int i;
2793
2794         for (i = 0; i < bo_gem->reloc_count; i++) {
2795                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2796                         return 1;
2797                 if (bo == bo_gem->reloc_target_info[i].bo)
2798                         continue;
2799                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2800                                                 target_bo))
2801                         return 1;
2802         }
2803
2804         return 0;
2805 }
2806
2807 /** Return true if target_bo is referenced by bo's relocation tree. */
2808 static int
2809 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2810 {
2811         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2812
2813         if (bo == NULL || target_bo == NULL)
2814                 return 0;
2815         if (target_bo_gem->used_as_reloc_target)
2816                 return _drm_intel_gem_bo_references(bo, target_bo);
2817         return 0;
2818 }
2819
2820 static void
2821 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2822 {
2823         unsigned int i = bufmgr_gem->num_buckets;
2824
2825         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2826
2827         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2828         bufmgr_gem->cache_bucket[i].size = size;
2829         bufmgr_gem->num_buckets++;
2830 }
2831
2832 static void
2833 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2834 {
2835         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2836
2837         /* OK, so power of two buckets was too wasteful of memory.
2838          * Give 3 other sizes between each power of two, to hopefully
2839          * cover things accurately enough.  (The alternative is
2840          * probably to just go for exact matching of sizes, and assume
2841          * that for things like composited window resize the tiled
2842          * width/height alignment and rounding of sizes to pages will
2843          * get us useful cache hit rates anyway)
2844          */
2845         add_bucket(bufmgr_gem, 4096);
2846         add_bucket(bufmgr_gem, 4096 * 2);
2847         add_bucket(bufmgr_gem, 4096 * 3);
2848
2849         /* Initialize the linked lists for BO reuse cache. */
2850         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2851                 add_bucket(bufmgr_gem, size);
2852
2853                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2854                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2855                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2856         }
2857 }
2858
2859 void
2860 drm_intel_bufmgr_gem_set_vma_cache_size(drm_intel_bufmgr *bufmgr, int limit)
2861 {
2862         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2863
2864         bufmgr_gem->vma_max = limit;
2865
2866         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
2867 }
2868
2869 /**
2870  * Get the PCI ID for the device.  This can be overridden by setting the
2871  * INTEL_DEVID_OVERRIDE environment variable to the desired ID.
2872  */
2873 static int
2874 get_pci_device_id(drm_intel_bufmgr_gem *bufmgr_gem)
2875 {
2876         char *devid_override;
2877         int devid = 0;
2878         int ret;
2879         drm_i915_getparam_t gp;
2880
2881         if (geteuid() == getuid()) {
2882                 devid_override = getenv("INTEL_DEVID_OVERRIDE");
2883                 if (devid_override) {
2884                         bufmgr_gem->no_exec = true;
2885                         return strtod(devid_override, NULL);
2886                 }
2887         }
2888
2889         memclear(gp);
2890         gp.param = I915_PARAM_CHIPSET_ID;
2891         gp.value = &devid;
2892         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2893         if (ret) {
2894                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2895                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2896         }
2897         return devid;
2898 }
2899
2900 int
2901 drm_intel_bufmgr_gem_get_devid(drm_intel_bufmgr *bufmgr)
2902 {
2903         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2904
2905         return bufmgr_gem->pci_device;
2906 }
2907
2908 /**
2909  * Sets the AUB filename.
2910  *
2911  * This function has to be called before drm_intel_bufmgr_gem_set_aub_dump()
2912  * for it to have any effect.
2913  */
2914 void
2915 drm_intel_bufmgr_gem_set_aub_filename(drm_intel_bufmgr *bufmgr,
2916                                       const char *filename)
2917 {
2918 }
2919
2920 /**
2921  * Sets up AUB dumping.
2922  *
2923  * This is a trace file format that can be used with the simulator.
2924  * Packets are emitted in a format somewhat like GPU command packets.
2925  * You can set up a GTT and upload your objects into the referenced
2926  * space, then send off batchbuffers and get BMPs out the other end.
2927  */
2928 void
2929 drm_intel_bufmgr_gem_set_aub_dump(drm_intel_bufmgr *bufmgr, int enable)
2930 {
2931         fprintf(stderr, "libdrm aub dumping is deprecated.\n\n"
2932                 "Use intel_aubdump from intel-gpu-tools instead.  Install intel-gpu-tools,\n"
2933                 "then run (for example)\n\n"
2934                 "\t$ intel_aubdump --output=trace.aub glxgears -geometry 500x500\n\n"
2935                 "See the intel_aubdump man page for more details.\n");
2936 }
2937
2938 drm_intel_context *
2939 drm_intel_gem_context_create(drm_intel_bufmgr *bufmgr)
2940 {
2941         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2942         struct drm_i915_gem_context_create create;
2943         drm_intel_context *context = NULL;
2944         int ret;
2945
2946         context = calloc(1, sizeof(*context));
2947         if (!context)
2948                 return NULL;
2949
2950         memclear(create);
2951         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_CREATE, &create);
2952         if (ret != 0) {
2953                 DBG("DRM_IOCTL_I915_GEM_CONTEXT_CREATE failed: %s\n",
2954                     strerror(errno));
2955                 free(context);
2956                 return NULL;
2957         }
2958
2959         context->ctx_id = create.ctx_id;
2960         context->bufmgr = bufmgr;
2961
2962         return context;
2963 }
2964
2965 void
2966 drm_intel_gem_context_destroy(drm_intel_context *ctx)
2967 {
2968         drm_intel_bufmgr_gem *bufmgr_gem;
2969         struct drm_i915_gem_context_destroy destroy;
2970         int ret;
2971
2972         if (ctx == NULL)
2973                 return;
2974
2975         memclear(destroy);
2976
2977         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
2978         destroy.ctx_id = ctx->ctx_id;
2979         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_DESTROY,
2980                        &destroy);
2981         if (ret != 0)
2982                 fprintf(stderr, "DRM_IOCTL_I915_GEM_CONTEXT_DESTROY failed: %s\n",
2983                         strerror(errno));
2984
2985         free(ctx);
2986 }
2987
2988 int
2989 drm_intel_get_reset_stats(drm_intel_context *ctx,
2990                           uint32_t *reset_count,
2991                           uint32_t *active,
2992                           uint32_t *pending)
2993 {
2994         drm_intel_bufmgr_gem *bufmgr_gem;
2995         struct drm_i915_reset_stats stats;
2996         int ret;
2997
2998         if (ctx == NULL)
2999                 return -EINVAL;
3000
3001         memclear(stats);
3002
3003         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3004         stats.ctx_id = ctx->ctx_id;
3005         ret = drmIoctl(bufmgr_gem->fd,
3006                        DRM_IOCTL_I915_GET_RESET_STATS,
3007                        &stats);
3008         if (ret == 0) {
3009                 if (reset_count != NULL)
3010                         *reset_count = stats.reset_count;
3011
3012                 if (active != NULL)
3013                         *active = stats.batch_active;
3014
3015                 if (pending != NULL)
3016                         *pending = stats.batch_pending;
3017         }
3018
3019         return ret;
3020 }
3021
3022 int
3023 drm_intel_reg_read(drm_intel_bufmgr *bufmgr,
3024                    uint32_t offset,
3025                    uint64_t *result)
3026 {
3027         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3028         struct drm_i915_reg_read reg_read;
3029         int ret;
3030
3031         memclear(reg_read);
3032         reg_read.offset = offset;
3033
3034         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_REG_READ, &reg_read);
3035
3036         *result = reg_read.val;
3037         return ret;
3038 }
3039
3040 int
3041 drm_intel_get_subslice_total(int fd, unsigned int *subslice_total)
3042 {
3043         drm_i915_getparam_t gp;
3044         int ret;
3045
3046         memclear(gp);
3047         gp.value = (int*)subslice_total;
3048         gp.param = I915_PARAM_SUBSLICE_TOTAL;
3049         ret = drmIoctl(fd, DRM_IOCTL_I915_GETPARAM, &gp);
3050         if (ret)
3051                 return -errno;
3052
3053         return 0;
3054 }
3055
3056 int
3057 drm_intel_get_eu_total(int fd, unsigned int *eu_total)
3058 {
3059         drm_i915_getparam_t gp;
3060         int ret;
3061
3062         memclear(gp);
3063         gp.value = (int*)eu_total;
3064         gp.param = I915_PARAM_EU_TOTAL;
3065         ret = drmIoctl(fd, DRM_IOCTL_I915_GETPARAM, &gp);
3066         if (ret)
3067                 return -errno;
3068
3069         return 0;
3070 }
3071
3072 /**
3073  * Annotate the given bo for use in aub dumping.
3074  *
3075  * \param annotations is an array of drm_intel_aub_annotation objects
3076  * describing the type of data in various sections of the bo.  Each
3077  * element of the array specifies the type and subtype of a section of
3078  * the bo, and the past-the-end offset of that section.  The elements
3079  * of \c annotations must be sorted so that ending_offset is
3080  * increasing.
3081  *
3082  * \param count is the number of elements in the \c annotations array.
3083  * If \c count is zero, then \c annotations will not be dereferenced.
3084  *
3085  * Annotations are copied into a private data structure, so caller may
3086  * re-use the memory pointed to by \c annotations after the call
3087  * returns.
3088  *
3089  * Annotations are stored for the lifetime of the bo; to reset to the
3090  * default state (no annotations), call this function with a \c count
3091  * of zero.
3092  */
3093 void
3094 drm_intel_bufmgr_gem_set_aub_annotations(drm_intel_bo *bo,
3095                                          drm_intel_aub_annotation *annotations,
3096                                          unsigned count)
3097 {
3098 }
3099
3100 static pthread_mutex_t bufmgr_list_mutex = PTHREAD_MUTEX_INITIALIZER;
3101 static drmMMListHead bufmgr_list = { &bufmgr_list, &bufmgr_list };
3102
3103 static drm_intel_bufmgr_gem *
3104 drm_intel_bufmgr_gem_find(int fd)
3105 {
3106         drm_intel_bufmgr_gem *bufmgr_gem;
3107
3108         DRMLISTFOREACHENTRY(bufmgr_gem, &bufmgr_list, managers) {
3109                 if (bufmgr_gem->fd == fd) {
3110                         atomic_inc(&bufmgr_gem->refcount);
3111                         return bufmgr_gem;
3112                 }
3113         }
3114
3115         return NULL;
3116 }
3117
3118 static void
3119 drm_intel_bufmgr_gem_unref(drm_intel_bufmgr *bufmgr)
3120 {
3121         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3122
3123         if (atomic_add_unless(&bufmgr_gem->refcount, -1, 1)) {
3124                 pthread_mutex_lock(&bufmgr_list_mutex);
3125
3126                 if (atomic_dec_and_test(&bufmgr_gem->refcount)) {
3127                         DRMLISTDEL(&bufmgr_gem->managers);
3128                         drm_intel_bufmgr_gem_destroy(bufmgr);
3129                 }
3130
3131                 pthread_mutex_unlock(&bufmgr_list_mutex);
3132         }
3133 }
3134
3135 /**
3136  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
3137  * and manage map buffer objections.
3138  *
3139  * \param fd File descriptor of the opened DRM device.
3140  */
3141 drm_intel_bufmgr *
3142 drm_intel_bufmgr_gem_init(int fd, int batch_size)
3143 {
3144         drm_intel_bufmgr_gem *bufmgr_gem;
3145         struct drm_i915_gem_get_aperture aperture;
3146         drm_i915_getparam_t gp;
3147         int ret, tmp;
3148         bool exec2 = false;
3149
3150         pthread_mutex_lock(&bufmgr_list_mutex);
3151
3152         bufmgr_gem = drm_intel_bufmgr_gem_find(fd);
3153         if (bufmgr_gem)
3154                 goto exit;
3155
3156         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
3157         if (bufmgr_gem == NULL)
3158                 goto exit;
3159
3160         bufmgr_gem->fd = fd;
3161         atomic_set(&bufmgr_gem->refcount, 1);
3162
3163         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
3164                 free(bufmgr_gem);
3165                 bufmgr_gem = NULL;
3166                 goto exit;
3167         }
3168
3169         memclear(aperture);
3170         ret = drmIoctl(bufmgr_gem->fd,
3171                        DRM_IOCTL_I915_GEM_GET_APERTURE,
3172                        &aperture);
3173
3174         if (ret == 0)
3175                 bufmgr_gem->gtt_size = aperture.aper_available_size;
3176         else {
3177                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
3178                         strerror(errno));
3179                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
3180                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
3181                         "May lead to reduced performance or incorrect "
3182                         "rendering.\n",
3183                         (int)bufmgr_gem->gtt_size / 1024);
3184         }
3185
3186         bufmgr_gem->pci_device = get_pci_device_id(bufmgr_gem);
3187
3188         if (IS_GEN2(bufmgr_gem->pci_device))
3189                 bufmgr_gem->gen = 2;
3190         else if (IS_GEN3(bufmgr_gem->pci_device))
3191                 bufmgr_gem->gen = 3;
3192         else if (IS_GEN4(bufmgr_gem->pci_device))
3193                 bufmgr_gem->gen = 4;
3194         else if (IS_GEN5(bufmgr_gem->pci_device))
3195                 bufmgr_gem->gen = 5;
3196         else if (IS_GEN6(bufmgr_gem->pci_device))
3197                 bufmgr_gem->gen = 6;
3198         else if (IS_GEN7(bufmgr_gem->pci_device))
3199                 bufmgr_gem->gen = 7;
3200         else if (IS_GEN8(bufmgr_gem->pci_device))
3201                 bufmgr_gem->gen = 8;
3202         else if (IS_GEN9(bufmgr_gem->pci_device))
3203                 bufmgr_gem->gen = 9;
3204         else {
3205                 free(bufmgr_gem);
3206                 bufmgr_gem = NULL;
3207                 goto exit;
3208         }
3209
3210         if (IS_GEN3(bufmgr_gem->pci_device) &&
3211             bufmgr_gem->gtt_size > 256*1024*1024) {
3212                 /* The unmappable part of gtt on gen 3 (i.e. above 256MB) can't
3213                  * be used for tiled blits. To simplify the accounting, just
3214                  * substract the unmappable part (fixed to 256MB on all known
3215                  * gen3 devices) if the kernel advertises it. */
3216                 bufmgr_gem->gtt_size -= 256*1024*1024;
3217         }
3218
3219         memclear(gp);
3220         gp.value = &tmp;
3221
3222         gp.param = I915_PARAM_HAS_EXECBUF2;
3223         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3224         if (!ret)
3225                 exec2 = true;
3226
3227         gp.param = I915_PARAM_HAS_BSD;
3228         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3229         bufmgr_gem->has_bsd = ret == 0;
3230
3231         gp.param = I915_PARAM_HAS_BLT;
3232         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3233         bufmgr_gem->has_blt = ret == 0;
3234
3235         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
3236         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3237         bufmgr_gem->has_relaxed_fencing = ret == 0;
3238
3239         bufmgr_gem->bufmgr.bo_alloc_userptr = check_bo_alloc_userptr;
3240
3241         gp.param = I915_PARAM_HAS_WAIT_TIMEOUT;
3242         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3243         bufmgr_gem->has_wait_timeout = ret == 0;
3244
3245         gp.param = I915_PARAM_HAS_LLC;
3246         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3247         if (ret != 0) {
3248                 /* Kernel does not supports HAS_LLC query, fallback to GPU
3249                  * generation detection and assume that we have LLC on GEN6/7
3250                  */
3251                 bufmgr_gem->has_llc = (IS_GEN6(bufmgr_gem->pci_device) |
3252                                 IS_GEN7(bufmgr_gem->pci_device));
3253         } else
3254                 bufmgr_gem->has_llc = *gp.value;
3255
3256         gp.param = I915_PARAM_HAS_VEBOX;
3257         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3258         bufmgr_gem->has_vebox = (ret == 0) & (*gp.value > 0);
3259
3260         if (bufmgr_gem->gen < 4) {
3261                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
3262                 gp.value = &bufmgr_gem->available_fences;
3263                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3264                 if (ret) {
3265                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
3266                                 errno);
3267                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
3268                                 *gp.value);
3269                         bufmgr_gem->available_fences = 0;
3270                 } else {
3271                         /* XXX The kernel reports the total number of fences,
3272                          * including any that may be pinned.
3273                          *
3274                          * We presume that there will be at least one pinned
3275                          * fence for the scanout buffer, but there may be more
3276                          * than one scanout and the user may be manually
3277                          * pinning buffers. Let's move to execbuffer2 and
3278                          * thereby forget the insanity of using fences...
3279                          */
3280                         bufmgr_gem->available_fences -= 2;
3281                         if (bufmgr_gem->available_fences < 0)
3282                                 bufmgr_gem->available_fences = 0;
3283                 }
3284         }
3285
3286         /* Let's go with one relocation per every 2 dwords (but round down a bit
3287          * since a power of two will mean an extra page allocation for the reloc
3288          * buffer).
3289          *
3290          * Every 4 was too few for the blender benchmark.
3291          */
3292         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
3293
3294         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
3295         bufmgr_gem->bufmgr.bo_alloc_for_render =
3296             drm_intel_gem_bo_alloc_for_render;
3297         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
3298         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
3299         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
3300         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
3301         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
3302         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
3303         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
3304         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
3305         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
3306         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
3307         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
3308         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
3309         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
3310         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
3311         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
3312         /* Use the new one if available */
3313         if (exec2) {
3314                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
3315                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
3316         } else
3317                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
3318         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
3319         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
3320         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_unref;
3321         bufmgr_gem->bufmgr.debug = 0;
3322         bufmgr_gem->bufmgr.check_aperture_space =
3323             drm_intel_gem_check_aperture_space;
3324         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
3325         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
3326         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
3327             drm_intel_gem_get_pipe_from_crtc_id;
3328         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
3329
3330         DRMINITLISTHEAD(&bufmgr_gem->named);
3331         init_cache_buckets(bufmgr_gem);
3332
3333         DRMINITLISTHEAD(&bufmgr_gem->vma_cache);
3334         bufmgr_gem->vma_max = -1; /* unlimited by default */
3335
3336         DRMLISTADD(&bufmgr_gem->managers, &bufmgr_list);
3337
3338 exit:
3339         pthread_mutex_unlock(&bufmgr_list_mutex);
3340
3341         return bufmgr_gem != NULL ? &bufmgr_gem->bufmgr : NULL;
3342 }