intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  70
  71 struct drm_intel_gem_bo_bucket {
  72         drmMMListHead head;
  73         unsigned long size;
  74 };
  75
  76 /* Only cache objects up to 64MB.  Bigger than that, and the rounding of the
  77  * size makes many operations fail that wouldn't otherwise.
  78  */
  79 #define DRM_INTEL_GEM_BO_BUCKETS        14
  80 typedef struct _drm_intel_bufmgr_gem {
  81         drm_intel_bufmgr bufmgr;
  82
  83         int fd;
  84
  85         int max_relocs;
  86
  87         pthread_mutex_t lock;
  88
  89         struct drm_i915_gem_exec_object *exec_objects;
  90         struct drm_i915_gem_exec_object2 *exec2_objects;
  91         drm_intel_bo **exec_bos;
  92         int exec_size;
  93         int exec_count;
  94
  95         /** Array of lists of cached gem objects of power-of-two sizes */
  96         struct drm_intel_gem_bo_bucket cache_bucket[DRM_INTEL_GEM_BO_BUCKETS];
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         char bo_reuse;
 103         char fenced_relocs;
 104 } drm_intel_bufmgr_gem;
 105
 106 #define DRM_INTEL_RELOC_FENCE (1<<0)
 107
 108 typedef struct _drm_intel_reloc_target_info {
 109         drm_intel_bo *bo;
 110         int flags;
 111 } drm_intel_reloc_target;
 112
 113 struct _drm_intel_bo_gem {
 114         drm_intel_bo bo;
 115
 116         atomic_t refcount;
 117         uint32_t gem_handle;
 118         const char *name;
 119
 120         /**
 121          * Kenel-assigned global name for this object
 122          */
 123         unsigned int global_name;
 124
 125         /**
 126          * Index of the buffer within the validation list while preparing a
 127          * batchbuffer execution.
 128          */
 129         int validate_index;
 130
 131         /**
 132          * Current tiling mode
 133          */
 134         uint32_t tiling_mode;
 135         uint32_t swizzle_mode;
 136
 137         time_t free_time;
 138
 139         /** Array passed to the DRM containing relocation information. */
 140         struct drm_i915_gem_relocation_entry *relocs;
 141         /**
 142          * Array of info structs corresponding to relocs[i].target_handle etc
 143          */
 144         drm_intel_reloc_target *reloc_target_info;
 145         /** Number of entries in relocs */
 146         int reloc_count;
 147         /** Mapped address for the buffer, saved across map/unmap cycles */
 148         void *mem_virtual;
 149         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 150         void *gtt_virtual;
 151
 152         /** BO cache list */
 153         drmMMListHead head;
 154
 155         /**
 156          * Boolean of whether this BO and its children have been included in
 157          * the current drm_intel_bufmgr_check_aperture_space() total.
 158          */
 159         char included_in_check_aperture;
 160
 161         /**
 162          * Boolean of whether this buffer has been used as a relocation
 163          * target and had its size accounted for, and thus can't have any
 164          * further relocations added to it.
 165          */
 166         char used_as_reloc_target;
 167
 168         /**
 169          * Boolean of whether we have encountered an error whilst building the relocation tree.
 170          */
 171         char has_error;
 172
 173         /**
 174          * Boolean of whether this buffer can be re-used
 175          */
 176         char reusable;
 177
 178         /**
 179          * Size in bytes of this buffer and its relocation descendents.
 180          *
 181          * Used to avoid costly tree walking in
 182          * drm_intel_bufmgr_check_aperture in the common case.
 183          */
 184         int reloc_tree_size;
 185
 186         /**
 187          * Number of potential fence registers required by this buffer and its
 188          * relocations.
 189          */
 190         int reloc_tree_fences;
 191 };
 192
 193 static unsigned int
 194 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 195
 196 static unsigned int
 197 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 198
 199 static int
 200 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 201                             uint32_t * swizzle_mode);
 202
 203 static int
 204 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 205                             uint32_t stride);
 206
 207 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 208                                                       time_t time);
 209
 210 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 211
 212 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 213
 214 static unsigned long
 215 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 216                            uint32_t *tiling_mode)
 217 {
 218         unsigned long min_size, max_size;
 219         unsigned long i;
 220
 221         if (*tiling_mode == I915_TILING_NONE)
 222                 return size;
 223
 224         /* 965+ just need multiples of page size for tiling */
 225         if (bufmgr_gem->gen >= 4)
 226                 return ROUND_UP_TO(size, 4096);
 227
 228         /* Older chips need powers of two, of at least 512k or 1M */
 229         if (bufmgr_gem->gen == 3) {
 230                 min_size = 1024*1024;
 231                 max_size = 128*1024*1024;
 232         } else {
 233                 min_size = 512*1024;
 234                 max_size = 64*1024*1024;
 235         }
 236
 237         if (size > max_size) {
 238                 *tiling_mode = I915_TILING_NONE;
 239                 return size;
 240         }
 241
 242         for (i = min_size; i < size; i <<= 1)
 243                 ;
 244
 245         return i;
 246 }
 247
 248 /*
 249  * Round a given pitch up to the minimum required for X tiling on a
 250  * given chip.  We use 512 as the minimum to allow for a later tiling
 251  * change.
 252  */
 253 static unsigned long
 254 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 255                             unsigned long pitch, uint32_t tiling_mode)
 256 {
 257         unsigned long tile_width;
 258         unsigned long i;
 259
 260         /* If untiled, then just align it so that we can do rendering
 261          * to it with the 3D engine.
 262          */
 263         if (tiling_mode == I915_TILING_NONE)
 264                 return ALIGN(pitch, 64);
 265
 266         if (tiling_mode == I915_TILING_X)
 267                 tile_width = 512;
 268         else
 269                 tile_width = 128;
 270
 271         /* 965 is flexible */
 272         if (bufmgr_gem->gen >= 4)
 273                 return ROUND_UP_TO(pitch, tile_width);
 274
 275         /* Pre-965 needs power of two tile width */
 276         for (i = tile_width; i < pitch; i <<= 1)
 277                 ;
 278
 279         return i;
 280 }
 281
 282 static struct drm_intel_gem_bo_bucket *
 283 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 284                                  unsigned long size)
 285 {
 286         int i;
 287
 288         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
 289                 struct drm_intel_gem_bo_bucket *bucket =
 290                     &bufmgr_gem->cache_bucket[i];
 291                 if (bucket->size >= size) {
 292                         return bucket;
 293                 }
 294         }
 295
 296         return NULL;
 297 }
 298
 299 static void
 300 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 301 {
 302         int i, j;
 303
 304         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 305                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 306                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 307
 308                 if (bo_gem->relocs == NULL) {
 309                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 310                             bo_gem->name);
 311                         continue;
 312                 }
 313
 314                 for (j = 0; j < bo_gem->reloc_count; j++) {
 315                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 316                         drm_intel_bo_gem *target_gem =
 317                             (drm_intel_bo_gem *) target_bo;
 318
 319                         DBG("%2d: %d (%s)@0x%08llx -> "
 320                             "%d (%s)@0x%08lx + 0x%08x\n",
 321                             i,
 322                             bo_gem->gem_handle, bo_gem->name,
 323                             (unsigned long long)bo_gem->relocs[j].offset,
 324                             target_gem->gem_handle,
 325                             target_gem->name,
 326                             target_bo->offset,
 327                             bo_gem->relocs[j].delta);
 328                 }
 329         }
 330 }
 331
 332 static inline void
 333 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 334 {
 335         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 336
 337         assert(atomic_read(&bo_gem->refcount) > 0);
 338         atomic_inc(&bo_gem->refcount);
 339 }
 340
 341 /**
 342  * Adds the given buffer to the list of buffers to be validated (moved into the
 343  * appropriate memory type) with the next batch submission.
 344  *
 345  * If a buffer is validated multiple times in a batch submission, it ends up
 346  * with the intersection of the memory type flags and the union of the
 347  * access flags.
 348  */
 349 static void
 350 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 351 {
 352         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 353         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 354         int index;
 355
 356         if (bo_gem->validate_index != -1)
 357                 return;
 358
 359         /* Extend the array of validation entries as necessary. */
 360         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 361                 int new_size = bufmgr_gem->exec_size * 2;
 362
 363                 if (new_size == 0)
 364                         new_size = 5;
 365
 366                 bufmgr_gem->exec_objects =
 367                     realloc(bufmgr_gem->exec_objects,
 368                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 369                 bufmgr_gem->exec_bos =
 370                     realloc(bufmgr_gem->exec_bos,
 371                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 372                 bufmgr_gem->exec_size = new_size;
 373         }
 374
 375         index = bufmgr_gem->exec_count;
 376         bo_gem->validate_index = index;
 377         /* Fill in array entry */
 378         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 379         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 380         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 381         bufmgr_gem->exec_objects[index].alignment = 0;
 382         bufmgr_gem->exec_objects[index].offset = 0;
 383         bufmgr_gem->exec_bos[index] = bo;
 384         bufmgr_gem->exec_count++;
 385 }
 386
 387 static void
 388 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 389 {
 390         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 391         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 392         int index;
 393
 394         if (bo_gem->validate_index != -1) {
 395                 if (need_fence)
 396                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 397                                 EXEC_OBJECT_NEEDS_FENCE;
 398                 return;
 399         }
 400
 401         /* Extend the array of validation entries as necessary. */
 402         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 403                 int new_size = bufmgr_gem->exec_size * 2;
 404
 405                 if (new_size == 0)
 406                         new_size = 5;
 407
 408                 bufmgr_gem->exec2_objects =
 409                         realloc(bufmgr_gem->exec2_objects,
 410                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 411                 bufmgr_gem->exec_bos =
 412                         realloc(bufmgr_gem->exec_bos,
 413                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 414                 bufmgr_gem->exec_size = new_size;
 415         }
 416
 417         index = bufmgr_gem->exec_count;
 418         bo_gem->validate_index = index;
 419         /* Fill in array entry */
 420         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 421         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 422         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 423         bufmgr_gem->exec2_objects[index].alignment = 0;
 424         bufmgr_gem->exec2_objects[index].offset = 0;
 425         bufmgr_gem->exec_bos[index] = bo;
 426         bufmgr_gem->exec2_objects[index].flags = 0;
 427         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 428         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 429         if (need_fence) {
 430                 bufmgr_gem->exec2_objects[index].flags |=
 431                         EXEC_OBJECT_NEEDS_FENCE;
 432         }
 433         bufmgr_gem->exec_count++;
 434 }
 435
 436 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 437         sizeof(uint32_t))
 438
 439 static void
 440 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 441                                       drm_intel_bo_gem *bo_gem)
 442 {
 443         int size;
 444
 445         assert(!bo_gem->used_as_reloc_target);
 446
 447         /* The older chipsets are far-less flexible in terms of tiling,
 448          * and require tiled buffer to be size aligned in the aperture.
 449          * This means that in the worst possible case we will need a hole
 450          * twice as large as the object in order for it to fit into the
 451          * aperture. Optimal packing is for wimps.
 452          */
 453         size = bo_gem->bo.size;
 454         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE)
 455                 size *= 2;
 456
 457         bo_gem->reloc_tree_size = size;
 458 }
 459
 460 static int
 461 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 462 {
 463         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 464         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 465         unsigned int max_relocs = bufmgr_gem->max_relocs;
 466
 467         if (bo->size / 4 < max_relocs)
 468                 max_relocs = bo->size / 4;
 469
 470         bo_gem->relocs = malloc(max_relocs *
 471                                 sizeof(struct drm_i915_gem_relocation_entry));
 472         bo_gem->reloc_target_info = malloc(max_relocs *
 473                                            sizeof(drm_intel_reloc_target));
 474         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 475                 bo_gem->has_error = 1;
 476
 477                 free (bo_gem->relocs);
 478                 bo_gem->relocs = NULL;
 479
 480                 free (bo_gem->reloc_target_info);
 481                 bo_gem->reloc_target_info = NULL;
 482
 483                 return 1;
 484         }
 485
 486         return 0;
 487 }
 488
 489 static int
 490 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 491 {
 492         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 493         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 494         struct drm_i915_gem_busy busy;
 495         int ret;
 496
 497         memset(&busy, 0, sizeof(busy));
 498         busy.handle = bo_gem->gem_handle;
 499
 500         do {
 501                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 502         } while (ret == -1 && errno == EINTR);
 503
 504         return (ret == 0 && busy.busy);
 505 }
 506
 507 static int
 508 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 509                                   drm_intel_bo_gem *bo_gem, int state)
 510 {
 511         struct drm_i915_gem_madvise madv;
 512
 513         madv.handle = bo_gem->gem_handle;
 514         madv.madv = state;
 515         madv.retained = 1;
 516         ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 517
 518         return madv.retained;
 519 }
 520
 521 static int
 522 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 523 {
 524         return drm_intel_gem_bo_madvise_internal
 525                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 526                  (drm_intel_bo_gem *) bo,
 527                  madv);
 528 }
 529
 530 /* drop the oldest entries that have been purged by the kernel */
 531 static void
 532 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 533                                     struct drm_intel_gem_bo_bucket *bucket)
 534 {
 535         while (!DRMLISTEMPTY(&bucket->head)) {
 536                 drm_intel_bo_gem *bo_gem;
 537
 538                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 539                                       bucket->head.next, head);
 540                 if (drm_intel_gem_bo_madvise_internal
 541                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 542                         break;
 543
 544                 DRMLISTDEL(&bo_gem->head);
 545                 drm_intel_gem_bo_free(&bo_gem->bo);
 546         }
 547 }
 548
 549 static drm_intel_bo *
 550 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 551                                 const char *name,
 552                                 unsigned long size,
 553                                 unsigned long flags)
 554 {
 555         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 556         drm_intel_bo_gem *bo_gem;
 557         unsigned int page_size = getpagesize();
 558         int ret;
 559         struct drm_intel_gem_bo_bucket *bucket;
 560         int alloc_from_cache;
 561         unsigned long bo_size;
 562         int for_render = 0;
 563
 564         if (flags & BO_ALLOC_FOR_RENDER)
 565                 for_render = 1;
 566
 567         /* Round the allocated size up to a power of two number of pages. */
 568         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 569
 570         /* If we don't have caching at this size, don't actually round the
 571          * allocation up.
 572          */
 573         if (bucket == NULL) {
 574                 bo_size = size;
 575                 if (bo_size < page_size)
 576                         bo_size = page_size;
 577         } else {
 578                 bo_size = bucket->size;
 579         }
 580
 581         pthread_mutex_lock(&bufmgr_gem->lock);
 582         /* Get a buffer out of the cache if available */
 583 retry:
 584         alloc_from_cache = 0;
 585         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 586                 if (for_render) {
 587                         /* Allocate new render-target BOs from the tail (MRU)
 588                          * of the list, as it will likely be hot in the GPU
 589                          * cache and in the aperture for us.
 590                          */
 591                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 592                                               bucket->head.prev, head);
 593                         DRMLISTDEL(&bo_gem->head);
 594                         alloc_from_cache = 1;
 595                 } else {
 596                         /* For non-render-target BOs (where we're probably
 597                          * going to map it first thing in order to fill it
 598                          * with data), check if the last BO in the cache is
 599                          * unbusy, and only reuse in that case. Otherwise,
 600                          * allocating a new buffer is probably faster than
 601                          * waiting for the GPU to finish.
 602                          */
 603                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 604                                               bucket->head.next, head);
 605                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 606                                 alloc_from_cache = 1;
 607                                 DRMLISTDEL(&bo_gem->head);
 608                         }
 609                 }
 610
 611                 if (alloc_from_cache) {
 612                         if (!drm_intel_gem_bo_madvise_internal
 613                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 614                                 drm_intel_gem_bo_free(&bo_gem->bo);
 615                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 616                                                                     bucket);
 617                                 goto retry;
 618                         }
 619                 }
 620         }
 621         pthread_mutex_unlock(&bufmgr_gem->lock);
 622
 623         if (!alloc_from_cache) {
 624                 struct drm_i915_gem_create create;
 625
 626                 bo_gem = calloc(1, sizeof(*bo_gem));
 627                 if (!bo_gem)
 628                         return NULL;
 629
 630                 bo_gem->bo.size = bo_size;
 631                 memset(&create, 0, sizeof(create));
 632                 create.size = bo_size;
 633
 634                 do {
 635                         ret = ioctl(bufmgr_gem->fd,
 636                                     DRM_IOCTL_I915_GEM_CREATE,
 637                                     &create);
 638                 } while (ret == -1 && errno == EINTR);
 639                 bo_gem->gem_handle = create.handle;
 640                 bo_gem->bo.handle = bo_gem->gem_handle;
 641                 if (ret != 0) {
 642                         free(bo_gem);
 643                         return NULL;
 644                 }
 645                 bo_gem->bo.bufmgr = bufmgr;
 646         }
 647
 648         bo_gem->name = name;
 649         atomic_set(&bo_gem->refcount, 1);
 650         bo_gem->validate_index = -1;
 651         bo_gem->reloc_tree_fences = 0;
 652         bo_gem->used_as_reloc_target = 0;
 653         bo_gem->has_error = 0;
 654         bo_gem->tiling_mode = I915_TILING_NONE;
 655         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 656         bo_gem->reusable = 1;
 657
 658         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 659
 660         DBG("bo_create: buf %d (%s) %ldb\n",
 661             bo_gem->gem_handle, bo_gem->name, size);
 662
 663         return &bo_gem->bo;
 664 }
 665
 666 static drm_intel_bo *
 667 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 668                                   const char *name,
 669                                   unsigned long size,
 670                                   unsigned int alignment)
 671 {
 672         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 673                                                BO_ALLOC_FOR_RENDER);
 674 }
 675
 676 static drm_intel_bo *
 677 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 678                        const char *name,
 679                        unsigned long size,
 680                        unsigned int alignment)
 681 {
 682         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0);
 683 }
 684
 685 static drm_intel_bo *
 686 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 687                              int x, int y, int cpp, uint32_t *tiling_mode,
 688                              unsigned long *pitch, unsigned long flags)
 689 {
 690         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 691         drm_intel_bo *bo;
 692         unsigned long size, stride, aligned_y = y;
 693         int ret;
 694
 695         /* If we're tiled, our allocations are in 8 or 32-row blocks,
 696          * so failure to align our height means that we won't allocate
 697          * enough pages.
 698          *
 699          * If we're untiled, we still have to align to 2 rows high
 700          * because the data port accesses 2x2 blocks even if the
 701          * bottom row isn't to be rendered, so failure to align means
 702          * we could walk off the end of the GTT and fault.  This is
 703          * documented on 965, and may be the case on older chipsets
 704          * too so we try to be careful.
 705          */
 706         if (*tiling_mode == I915_TILING_NONE)
 707                 aligned_y = ALIGN(y, 2);
 708         else if (*tiling_mode == I915_TILING_X)
 709                 aligned_y = ALIGN(y, 8);
 710         else if (*tiling_mode == I915_TILING_Y)
 711                 aligned_y = ALIGN(y, 32);
 712
 713         stride = x * cpp;
 714         stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, *tiling_mode);
 715         size = stride * aligned_y;
 716         size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 717
 718         bo = drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags);
 719         if (!bo)
 720                 return NULL;
 721
 722         ret = drm_intel_gem_bo_set_tiling(bo, tiling_mode, stride);
 723         if (ret != 0) {
 724                 drm_intel_gem_bo_unreference(bo);
 725                 return NULL;
 726         }
 727
 728         *pitch = stride;
 729
 730         return bo;
 731 }
 732
 733 /**
 734  * Returns a drm_intel_bo wrapping the given buffer object handle.
 735  *
 736  * This can be used when one application needs to pass a buffer object
 737  * to another.
 738  */
 739 drm_intel_bo *
 740 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 741                                   const char *name,
 742                                   unsigned int handle)
 743 {
 744         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 745         drm_intel_bo_gem *bo_gem;
 746         int ret;
 747         struct drm_gem_open open_arg;
 748         struct drm_i915_gem_get_tiling get_tiling;
 749
 750         bo_gem = calloc(1, sizeof(*bo_gem));
 751         if (!bo_gem)
 752                 return NULL;
 753
 754         memset(&open_arg, 0, sizeof(open_arg));
 755         open_arg.name = handle;
 756         do {
 757                 ret = ioctl(bufmgr_gem->fd,
 758                             DRM_IOCTL_GEM_OPEN,
 759                             &open_arg);
 760         } while (ret == -1 && errno == EINTR);
 761         if (ret != 0) {
 762                 fprintf(stderr, "Couldn't reference %s handle 0x%08x: %s\n",
 763                         name, handle, strerror(errno));
 764                 free(bo_gem);
 765                 return NULL;
 766         }
 767         bo_gem->bo.size = open_arg.size;
 768         bo_gem->bo.offset = 0;
 769         bo_gem->bo.virtual = NULL;
 770         bo_gem->bo.bufmgr = bufmgr;
 771         bo_gem->name = name;
 772         atomic_set(&bo_gem->refcount, 1);
 773         bo_gem->validate_index = -1;
 774         bo_gem->gem_handle = open_arg.handle;
 775         bo_gem->global_name = handle;
 776         bo_gem->reusable = 0;
 777
 778         memset(&get_tiling, 0, sizeof(get_tiling));
 779         get_tiling.handle = bo_gem->gem_handle;
 780         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_TILING, &get_tiling);
 781         if (ret != 0) {
 782                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 783                 return NULL;
 784         }
 785         bo_gem->tiling_mode = get_tiling.tiling_mode;
 786         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 787         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 788
 789         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 790
 791         return &bo_gem->bo;
 792 }
 793
 794 static void
 795 drm_intel_gem_bo_free(drm_intel_bo *bo)
 796 {
 797         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 798         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 799         struct drm_gem_close close;
 800         int ret;
 801
 802         if (bo_gem->mem_virtual)
 803                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 804         if (bo_gem->gtt_virtual)
 805                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 806
 807         /* Close this object */
 808         memset(&close, 0, sizeof(close));
 809         close.handle = bo_gem->gem_handle;
 810         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 811         if (ret != 0) {
 812                 fprintf(stderr,
 813                         "DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 814                         bo_gem->gem_handle, bo_gem->name, strerror(errno));
 815         }
 816         free(bo);
 817 }
 818
 819 /** Frees all cached buffers significantly older than @time. */
 820 static void
 821 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 822 {
 823         int i;
 824
 825         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
 826                 struct drm_intel_gem_bo_bucket *bucket =
 827                     &bufmgr_gem->cache_bucket[i];
 828
 829                 while (!DRMLISTEMPTY(&bucket->head)) {
 830                         drm_intel_bo_gem *bo_gem;
 831
 832                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 833                                               bucket->head.next, head);
 834                         if (time - bo_gem->free_time <= 1)
 835                                 break;
 836
 837                         DRMLISTDEL(&bo_gem->head);
 838
 839                         drm_intel_gem_bo_free(&bo_gem->bo);
 840                 }
 841         }
 842 }
 843
 844 static void
 845 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 846 {
 847         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 848         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 849         struct drm_intel_gem_bo_bucket *bucket;
 850         uint32_t tiling_mode;
 851         int i;
 852
 853         /* Unreference all the target buffers */
 854         for (i = 0; i < bo_gem->reloc_count; i++) {
 855                 drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 856                                                           reloc_target_info[i].bo,
 857                                                           time);
 858         }
 859         bo_gem->reloc_count = 0;
 860         bo_gem->used_as_reloc_target = 0;
 861
 862         DBG("bo_unreference final: %d (%s)\n",
 863             bo_gem->gem_handle, bo_gem->name);
 864
 865         /* release memory associated with this object */
 866         if (bo_gem->reloc_target_info) {
 867                 free(bo_gem->reloc_target_info);
 868                 bo_gem->reloc_target_info = NULL;
 869         }
 870         if (bo_gem->relocs) {
 871                 free(bo_gem->relocs);
 872                 bo_gem->relocs = NULL;
 873         }
 874
 875         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 876         /* Put the buffer into our internal cache for reuse if we can. */
 877         tiling_mode = I915_TILING_NONE;
 878         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 879             drm_intel_gem_bo_set_tiling(bo, &tiling_mode, 0) == 0 &&
 880             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 881                                               I915_MADV_DONTNEED)) {
 882                 bo_gem->free_time = time;
 883
 884                 bo_gem->name = NULL;
 885                 bo_gem->validate_index = -1;
 886
 887                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 888
 889                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time);
 890         } else {
 891                 drm_intel_gem_bo_free(bo);
 892         }
 893 }
 894
 895 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 896                                                       time_t time)
 897 {
 898         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 899
 900         assert(atomic_read(&bo_gem->refcount) > 0);
 901         if (atomic_dec_and_test(&bo_gem->refcount))
 902                 drm_intel_gem_bo_unreference_final(bo, time);
 903 }
 904
 905 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 906 {
 907         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 908
 909         assert(atomic_read(&bo_gem->refcount) > 0);
 910         if (atomic_dec_and_test(&bo_gem->refcount)) {
 911                 drm_intel_bufmgr_gem *bufmgr_gem =
 912                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 913                 struct timespec time;
 914
 915                 clock_gettime(CLOCK_MONOTONIC, &time);
 916
 917                 pthread_mutex_lock(&bufmgr_gem->lock);
 918                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 919                 pthread_mutex_unlock(&bufmgr_gem->lock);
 920         }
 921 }
 922
 923 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 924 {
 925         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 926         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 927         struct drm_i915_gem_set_domain set_domain;
 928         int ret;
 929
 930         /* Allow recursive mapping. Mesa may recursively map buffers with
 931          * nested display loops.
 932          */
 933         if (!bo_gem->mem_virtual) {
 934                 struct drm_i915_gem_mmap mmap_arg;
 935
 936                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 937
 938                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 939                 mmap_arg.handle = bo_gem->gem_handle;
 940                 mmap_arg.offset = 0;
 941                 mmap_arg.size = bo->size;
 942                 do {
 943                         ret = ioctl(bufmgr_gem->fd,
 944                                     DRM_IOCTL_I915_GEM_MMAP,
 945                                     &mmap_arg);
 946                 } while (ret == -1 && errno == EINTR);
 947                 if (ret != 0) {
 948                         ret = -errno;
 949                         fprintf(stderr,
 950                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
 951                                 __FILE__, __LINE__, bo_gem->gem_handle,
 952                                 bo_gem->name, strerror(errno));
 953                         return ret;
 954                 }
 955                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 956         }
 957         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 958             bo_gem->mem_virtual);
 959         bo->virtual = bo_gem->mem_virtual;
 960
 961         set_domain.handle = bo_gem->gem_handle;
 962         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 963         if (write_enable)
 964                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
 965         else
 966                 set_domain.write_domain = 0;
 967         do {
 968                 ret = ioctl(bufmgr_gem->fd,
 969                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
 970                             &set_domain);
 971         } while (ret == -1 && errno == EINTR);
 972         if (ret != 0) {
 973                 ret = -errno;
 974                 fprintf(stderr, "%s:%d: Error setting to CPU domain %d: %s\n",
 975                         __FILE__, __LINE__, bo_gem->gem_handle,
 976                         strerror(errno));
 977                 return ret;
 978         }
 979
 980         return 0;
 981 }
 982
 983 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
 984 {
 985         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 986         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 987         struct drm_i915_gem_set_domain set_domain;
 988         int ret;
 989
 990         /* Get a mapping of the buffer if we haven't before. */
 991         if (bo_gem->gtt_virtual == NULL) {
 992                 struct drm_i915_gem_mmap_gtt mmap_arg;
 993
 994                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
 995                     bo_gem->name);
 996
 997                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 998                 mmap_arg.handle = bo_gem->gem_handle;
 999
1000                 /* Get the fake offset back... */
1001                 do {
1002                         ret = ioctl(bufmgr_gem->fd,
1003                                     DRM_IOCTL_I915_GEM_MMAP_GTT,
1004                                     &mmap_arg);
1005                 } while (ret == -1 && errno == EINTR);
1006                 if (ret != 0) {
1007                         ret = -errno;
1008                         fprintf(stderr,
1009                                 "%s:%d: Error preparing buffer map %d (%s): %s .\n",
1010                                 __FILE__, __LINE__,
1011                                 bo_gem->gem_handle, bo_gem->name,
1012                                 strerror(errno));
1013                         return ret;
1014                 }
1015
1016                 /* and mmap it */
1017                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1018                                            MAP_SHARED, bufmgr_gem->fd,
1019                                            mmap_arg.offset);
1020                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1021                         bo_gem->gtt_virtual = NULL;
1022                         ret = -errno;
1023                         fprintf(stderr,
1024                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
1025                                 __FILE__, __LINE__,
1026                                 bo_gem->gem_handle, bo_gem->name,
1027                                 strerror(errno));
1028                         return ret;
1029                 }
1030         }
1031
1032         bo->virtual = bo_gem->gtt_virtual;
1033
1034         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1035             bo_gem->gtt_virtual);
1036
1037         /* Now move it to the GTT domain so that the CPU caches are flushed */
1038         set_domain.handle = bo_gem->gem_handle;
1039         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1040         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1041         do {
1042                 ret = ioctl(bufmgr_gem->fd,
1043                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1044                             &set_domain);
1045         } while (ret == -1 && errno == EINTR);
1046
1047         if (ret != 0) {
1048                 ret = -errno;
1049                 fprintf(stderr, "%s:%d: Error setting domain %d: %s\n",
1050                         __FILE__, __LINE__, bo_gem->gem_handle,
1051                         strerror(errno));
1052         }
1053
1054         return ret;
1055 }
1056
1057 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1058 {
1059         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1060         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1061         int ret = 0;
1062
1063         if (bo == NULL)
1064                 return 0;
1065
1066         assert(bo_gem->gtt_virtual != NULL);
1067
1068         bo->virtual = NULL;
1069
1070         return ret;
1071 }
1072
1073 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1074 {
1075         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1076         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1077         struct drm_i915_gem_sw_finish sw_finish;
1078         int ret;
1079
1080         if (bo == NULL)
1081                 return 0;
1082
1083         assert(bo_gem->mem_virtual != NULL);
1084
1085         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1086          * results show up in a timely manner.
1087          */
1088         sw_finish.handle = bo_gem->gem_handle;
1089         do {
1090                 ret = ioctl(bufmgr_gem->fd,
1091                             DRM_IOCTL_I915_GEM_SW_FINISH,
1092                             &sw_finish);
1093         } while (ret == -1 && errno == EINTR);
1094         ret = ret == -1 ? -errno : 0;
1095
1096         bo->virtual = NULL;
1097
1098         return ret;
1099 }
1100
1101 static int
1102 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1103                          unsigned long size, const void *data)
1104 {
1105         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1106         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1107         struct drm_i915_gem_pwrite pwrite;
1108         int ret;
1109
1110         memset(&pwrite, 0, sizeof(pwrite));
1111         pwrite.handle = bo_gem->gem_handle;
1112         pwrite.offset = offset;
1113         pwrite.size = size;
1114         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1115         do {
1116                 ret = ioctl(bufmgr_gem->fd,
1117                             DRM_IOCTL_I915_GEM_PWRITE,
1118                             &pwrite);
1119         } while (ret == -1 && errno == EINTR);
1120         if (ret != 0) {
1121                 ret = -errno;
1122                 fprintf(stderr,
1123                         "%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1124                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1125                         (int)size, strerror(errno));
1126         }
1127
1128         return ret;
1129 }
1130
1131 static int
1132 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1133 {
1134         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1135         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1136         int ret;
1137
1138         get_pipe_from_crtc_id.crtc_id = crtc_id;
1139         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1140                     &get_pipe_from_crtc_id);
1141         if (ret != 0) {
1142                 /* We return -1 here to signal that we don't
1143                  * know which pipe is associated with this crtc.
1144                  * This lets the caller know that this information
1145                  * isn't available; using the wrong pipe for
1146                  * vblank waiting can cause the chipset to lock up
1147                  */
1148                 return -1;
1149         }
1150
1151         return get_pipe_from_crtc_id.pipe;
1152 }
1153
1154 static int
1155 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1156                              unsigned long size, void *data)
1157 {
1158         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1159         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1160         struct drm_i915_gem_pread pread;
1161         int ret;
1162
1163         memset(&pread, 0, sizeof(pread));
1164         pread.handle = bo_gem->gem_handle;
1165         pread.offset = offset;
1166         pread.size = size;
1167         pread.data_ptr = (uint64_t) (uintptr_t) data;
1168         do {
1169                 ret = ioctl(bufmgr_gem->fd,
1170                             DRM_IOCTL_I915_GEM_PREAD,
1171                             &pread);
1172         } while (ret == -1 && errno == EINTR);
1173         if (ret != 0) {
1174                 ret = -errno;
1175                 fprintf(stderr,
1176                         "%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1177                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1178                         (int)size, strerror(errno));
1179         }
1180
1181         return ret;
1182 }
1183
1184 /** Waits for all GPU rendering to the object to have completed. */
1185 static void
1186 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1187 {
1188         drm_intel_gem_bo_start_gtt_access(bo, 0);
1189 }
1190
1191 /**
1192  * Sets the object to the GTT read and possibly write domain, used by the X
1193  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1194  *
1195  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1196  * can do tiled pixmaps this way.
1197  */
1198 void
1199 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1200 {
1201         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1202         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1203         struct drm_i915_gem_set_domain set_domain;
1204         int ret;
1205
1206         set_domain.handle = bo_gem->gem_handle;
1207         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1208         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1209         do {
1210                 ret = ioctl(bufmgr_gem->fd,
1211                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1212                             &set_domain);
1213         } while (ret == -1 && errno == EINTR);
1214         if (ret != 0) {
1215                 fprintf(stderr,
1216                         "%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1217                         __FILE__, __LINE__, bo_gem->gem_handle,
1218                         set_domain.read_domains, set_domain.write_domain,
1219                         strerror(errno));
1220         }
1221 }
1222
1223 static void
1224 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1225 {
1226         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1227         int i;
1228
1229         free(bufmgr_gem->exec2_objects);
1230         free(bufmgr_gem->exec_objects);
1231         free(bufmgr_gem->exec_bos);
1232
1233         pthread_mutex_destroy(&bufmgr_gem->lock);
1234
1235         /* Free any cached buffer objects we were going to reuse */
1236         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
1237                 struct drm_intel_gem_bo_bucket *bucket =
1238                     &bufmgr_gem->cache_bucket[i];
1239                 drm_intel_bo_gem *bo_gem;
1240
1241                 while (!DRMLISTEMPTY(&bucket->head)) {
1242                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1243                                               bucket->head.next, head);
1244                         DRMLISTDEL(&bo_gem->head);
1245
1246                         drm_intel_gem_bo_free(&bo_gem->bo);
1247                 }
1248         }
1249
1250         free(bufmgr);
1251 }
1252
1253 /**
1254  * Adds the target buffer to the validation list and adds the relocation
1255  * to the reloc_buffer's relocation list.
1256  *
1257  * The relocation entry at the given offset must already contain the
1258  * precomputed relocation value, because the kernel will optimize out
1259  * the relocation entry write when the buffer hasn't moved from the
1260  * last known offset in target_bo.
1261  */
1262 static int
1263 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1264                  drm_intel_bo *target_bo, uint32_t target_offset,
1265                  uint32_t read_domains, uint32_t write_domain,
1266                  int need_fence)
1267 {
1268         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1269         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1270         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1271
1272         if (bo_gem->has_error)
1273                 return -ENOMEM;
1274
1275         if (target_bo_gem->has_error) {
1276                 bo_gem->has_error = 1;
1277                 return -ENOMEM;
1278         }
1279
1280         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1281                 need_fence = 0;
1282
1283         /* We never use HW fences for rendering on 965+ */
1284         if (bufmgr_gem->gen >= 4)
1285                 need_fence = 0;
1286
1287         /* Create a new relocation list if needed */
1288         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1289                 return -ENOMEM;
1290
1291         /* Check overflow */
1292         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1293
1294         /* Check args */
1295         assert(offset <= bo->size - 4);
1296         assert((write_domain & (write_domain - 1)) == 0);
1297
1298         /* Make sure that we're not adding a reloc to something whose size has
1299          * already been accounted for.
1300          */
1301         assert(!bo_gem->used_as_reloc_target);
1302         bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1303         /* An object needing a fence is a tiled buffer, so it won't have
1304          * relocs to other buffers.
1305          */
1306         if (need_fence)
1307                 target_bo_gem->reloc_tree_fences = 1;
1308         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1309
1310         /* Flag the target to disallow further relocations in it. */
1311         target_bo_gem->used_as_reloc_target = 1;
1312
1313         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1314         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1315         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1316             target_bo_gem->gem_handle;
1317         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1318         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1319         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1320
1321         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1322         drm_intel_gem_bo_reference(target_bo);
1323         if (need_fence)
1324                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1325                         DRM_INTEL_RELOC_FENCE;
1326         else
1327                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1328
1329         bo_gem->reloc_count++;
1330
1331         return 0;
1332 }
1333
1334 static int
1335 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1336                             drm_intel_bo *target_bo, uint32_t target_offset,
1337                             uint32_t read_domains, uint32_t write_domain)
1338 {
1339         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1340
1341         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1342                                 read_domains, write_domain,
1343                                 !bufmgr_gem->fenced_relocs);
1344 }
1345
1346 static int
1347 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1348                                   drm_intel_bo *target_bo,
1349                                   uint32_t target_offset,
1350                                   uint32_t read_domains, uint32_t write_domain)
1351 {
1352         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1353                                 read_domains, write_domain, 1);
1354 }
1355
1356 /**
1357  * Walk the tree of relocations rooted at BO and accumulate the list of
1358  * validations to be performed and update the relocation buffers with
1359  * index values into the validation list.
1360  */
1361 static void
1362 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1363 {
1364         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1365         int i;
1366
1367         if (bo_gem->relocs == NULL)
1368                 return;
1369
1370         for (i = 0; i < bo_gem->reloc_count; i++) {
1371                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1372
1373                 /* Continue walking the tree depth-first. */
1374                 drm_intel_gem_bo_process_reloc(target_bo);
1375
1376                 /* Add the target to the validate list */
1377                 drm_intel_add_validate_buffer(target_bo);
1378         }
1379 }
1380
1381 static void
1382 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1383 {
1384         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1385         int i;
1386
1387         if (bo_gem->relocs == NULL)
1388                 return;
1389
1390         for (i = 0; i < bo_gem->reloc_count; i++) {
1391                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1392                 int need_fence;
1393
1394                 /* Continue walking the tree depth-first. */
1395                 drm_intel_gem_bo_process_reloc2(target_bo);
1396
1397                 need_fence = (bo_gem->reloc_target_info[i].flags &
1398                               DRM_INTEL_RELOC_FENCE);
1399
1400                 /* Add the target to the validate list */
1401                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1402         }
1403 }
1404
1405
1406 static void
1407 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1408 {
1409         int i;
1410
1411         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1412                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1413                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1414
1415                 /* Update the buffer offset */
1416                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1417                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1418                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1419                             (unsigned long long)bufmgr_gem->exec_objects[i].
1420                             offset);
1421                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1422                 }
1423         }
1424 }
1425
1426 static void
1427 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1428 {
1429         int i;
1430
1431         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1432                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1433                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1434
1435                 /* Update the buffer offset */
1436                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1437                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1438                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1439                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1440                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1441                 }
1442         }
1443 }
1444
1445 static int
1446 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1447                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1448 {
1449         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1450         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1451         struct drm_i915_gem_execbuffer execbuf;
1452         int ret, i;
1453
1454         if (bo_gem->has_error)
1455                 return -ENOMEM;
1456
1457         pthread_mutex_lock(&bufmgr_gem->lock);
1458         /* Update indices and set up the validate list. */
1459         drm_intel_gem_bo_process_reloc(bo);
1460
1461         /* Add the batch buffer to the validation list.  There are no
1462          * relocations pointing to it.
1463          */
1464         drm_intel_add_validate_buffer(bo);
1465
1466         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1467         execbuf.buffer_count = bufmgr_gem->exec_count;
1468         execbuf.batch_start_offset = 0;
1469         execbuf.batch_len = used;
1470         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1471         execbuf.num_cliprects = num_cliprects;
1472         execbuf.DR1 = 0;
1473         execbuf.DR4 = DR4;
1474
1475         do {
1476                 ret = ioctl(bufmgr_gem->fd,
1477                             DRM_IOCTL_I915_GEM_EXECBUFFER,
1478                             &execbuf);
1479         } while (ret != 0 && errno == EINTR);
1480
1481         if (ret != 0) {
1482                 ret = -errno;
1483                 if (errno == ENOSPC) {
1484                         fprintf(stderr,
1485                                 "Execbuffer fails to pin. "
1486                                 "Estimate: %u. Actual: %u. Available: %u\n",
1487                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1488                                                                    bufmgr_gem->
1489                                                                    exec_count),
1490                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1491                                                                   bufmgr_gem->
1492                                                                   exec_count),
1493                                 (unsigned int)bufmgr_gem->gtt_size);
1494                 }
1495         }
1496         drm_intel_update_buffer_offsets(bufmgr_gem);
1497
1498         if (bufmgr_gem->bufmgr.debug)
1499                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1500
1501         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1502                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1503                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1504
1505                 /* Disconnect the buffer from the validate list */
1506                 bo_gem->validate_index = -1;
1507                 bufmgr_gem->exec_bos[i] = NULL;
1508         }
1509         bufmgr_gem->exec_count = 0;
1510         pthread_mutex_unlock(&bufmgr_gem->lock);
1511
1512         return ret;
1513 }
1514
1515 static int
1516 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1517                        drm_clip_rect_t *cliprects, int num_cliprects,
1518                        int DR4)
1519 {
1520         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1521         struct drm_i915_gem_execbuffer2 execbuf;
1522         int ret, i;
1523
1524         pthread_mutex_lock(&bufmgr_gem->lock);
1525         /* Update indices and set up the validate list. */
1526         drm_intel_gem_bo_process_reloc2(bo);
1527
1528         /* Add the batch buffer to the validation list.  There are no relocations
1529          * pointing to it.
1530          */
1531         drm_intel_add_validate_buffer2(bo, 0);
1532
1533         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1534         execbuf.buffer_count = bufmgr_gem->exec_count;
1535         execbuf.batch_start_offset = 0;
1536         execbuf.batch_len = used;
1537         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1538         execbuf.num_cliprects = num_cliprects;
1539         execbuf.DR1 = 0;
1540         execbuf.DR4 = DR4;
1541         execbuf.flags = 0;
1542         execbuf.rsvd1 = 0;
1543         execbuf.rsvd2 = 0;
1544
1545         do {
1546                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_EXECBUFFER2,
1547                             &execbuf);
1548         } while (ret != 0 && errno == EINTR);
1549
1550         if (ret != 0) {
1551                 ret = -errno;
1552                 if (ret == -ENOMEM) {
1553                         fprintf(stderr,
1554                                 "Execbuffer fails to pin. "
1555                                 "Estimate: %u. Actual: %u. Available: %u\n",
1556                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1557                                                                    bufmgr_gem->exec_count),
1558                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1559                                                                   bufmgr_gem->exec_count),
1560                                 (unsigned int) bufmgr_gem->gtt_size);
1561                 }
1562         }
1563         drm_intel_update_buffer_offsets2(bufmgr_gem);
1564
1565         if (bufmgr_gem->bufmgr.debug)
1566                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1567
1568         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1569                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1570                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1571
1572                 /* Disconnect the buffer from the validate list */
1573                 bo_gem->validate_index = -1;
1574                 bufmgr_gem->exec_bos[i] = NULL;
1575         }
1576         bufmgr_gem->exec_count = 0;
1577         pthread_mutex_unlock(&bufmgr_gem->lock);
1578
1579         return ret;
1580 }
1581
1582 static int
1583 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1584 {
1585         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1586         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1587         struct drm_i915_gem_pin pin;
1588         int ret;
1589
1590         memset(&pin, 0, sizeof(pin));
1591         pin.handle = bo_gem->gem_handle;
1592         pin.alignment = alignment;
1593
1594         do {
1595                 ret = ioctl(bufmgr_gem->fd,
1596                             DRM_IOCTL_I915_GEM_PIN,
1597                             &pin);
1598         } while (ret == -1 && errno == EINTR);
1599
1600         if (ret != 0)
1601                 return -errno;
1602
1603         bo->offset = pin.offset;
1604         return 0;
1605 }
1606
1607 static int
1608 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1609 {
1610         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1611         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1612         struct drm_i915_gem_unpin unpin;
1613         int ret;
1614
1615         memset(&unpin, 0, sizeof(unpin));
1616         unpin.handle = bo_gem->gem_handle;
1617
1618         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1619         if (ret != 0)
1620                 return -errno;
1621
1622         return 0;
1623 }
1624
1625 static int
1626 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1627                             uint32_t stride)
1628 {
1629         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1630         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1631         struct drm_i915_gem_set_tiling set_tiling;
1632         int ret;
1633
1634         if (bo_gem->global_name == 0 && *tiling_mode == bo_gem->tiling_mode)
1635                 return 0;
1636
1637         memset(&set_tiling, 0, sizeof(set_tiling));
1638         set_tiling.handle = bo_gem->gem_handle;
1639
1640         do {
1641                 set_tiling.tiling_mode = *tiling_mode;
1642                 set_tiling.stride = stride;
1643
1644                 ret = ioctl(bufmgr_gem->fd,
1645                             DRM_IOCTL_I915_GEM_SET_TILING,
1646                             &set_tiling);
1647         } while (ret == -1 && errno == EINTR);
1648         bo_gem->tiling_mode = set_tiling.tiling_mode;
1649         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1650
1651         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1652
1653         *tiling_mode = bo_gem->tiling_mode;
1654         return ret == 0 ? 0 : -errno;
1655 }
1656
1657 static int
1658 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1659                             uint32_t * swizzle_mode)
1660 {
1661         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1662
1663         *tiling_mode = bo_gem->tiling_mode;
1664         *swizzle_mode = bo_gem->swizzle_mode;
1665         return 0;
1666 }
1667
1668 static int
1669 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1670 {
1671         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1672         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1673         struct drm_gem_flink flink;
1674         int ret;
1675
1676         if (!bo_gem->global_name) {
1677                 memset(&flink, 0, sizeof(flink));
1678                 flink.handle = bo_gem->gem_handle;
1679
1680                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1681                 if (ret != 0)
1682                         return -errno;
1683                 bo_gem->global_name = flink.name;
1684                 bo_gem->reusable = 0;
1685         }
1686
1687         *name = bo_gem->global_name;
1688         return 0;
1689 }
1690
1691 /**
1692  * Enables unlimited caching of buffer objects for reuse.
1693  *
1694  * This is potentially very memory expensive, as the cache at each bucket
1695  * size is only bounded by how many buffers of that size we've managed to have
1696  * in flight at once.
1697  */
1698 void
1699 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1700 {
1701         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1702
1703         bufmgr_gem->bo_reuse = 1;
1704 }
1705
1706 /**
1707  * Enable use of fenced reloc type.
1708  *
1709  * New code should enable this to avoid unnecessary fence register
1710  * allocation.  If this option is not enabled, all relocs will have fence
1711  * register allocated.
1712  */
1713 void
1714 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1715 {
1716         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1717
1718         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1719                 bufmgr_gem->fenced_relocs = 1;
1720 }
1721
1722 /**
1723  * Return the additional aperture space required by the tree of buffer objects
1724  * rooted at bo.
1725  */
1726 static int
1727 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1728 {
1729         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1730         int i;
1731         int total = 0;
1732
1733         if (bo == NULL || bo_gem->included_in_check_aperture)
1734                 return 0;
1735
1736         total += bo->size;
1737         bo_gem->included_in_check_aperture = 1;
1738
1739         for (i = 0; i < bo_gem->reloc_count; i++)
1740                 total +=
1741                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1742                                                         reloc_target_info[i].bo);
1743
1744         return total;
1745 }
1746
1747 /**
1748  * Count the number of buffers in this list that need a fence reg
1749  *
1750  * If the count is greater than the number of available regs, we'll have
1751  * to ask the caller to resubmit a batch with fewer tiled buffers.
1752  *
1753  * This function over-counts if the same buffer is used multiple times.
1754  */
1755 static unsigned int
1756 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1757 {
1758         int i;
1759         unsigned int total = 0;
1760
1761         for (i = 0; i < count; i++) {
1762                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1763
1764                 if (bo_gem == NULL)
1765                         continue;
1766
1767                 total += bo_gem->reloc_tree_fences;
1768         }
1769         return total;
1770 }
1771
1772 /**
1773  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1774  * for the next drm_intel_bufmgr_check_aperture_space() call.
1775  */
1776 static void
1777 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1778 {
1779         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1780         int i;
1781
1782         if (bo == NULL || !bo_gem->included_in_check_aperture)
1783                 return;
1784
1785         bo_gem->included_in_check_aperture = 0;
1786
1787         for (i = 0; i < bo_gem->reloc_count; i++)
1788                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1789                                                            reloc_target_info[i].bo);
1790 }
1791
1792 /**
1793  * Return a conservative estimate for the amount of aperture required
1794  * for a collection of buffers. This may double-count some buffers.
1795  */
1796 static unsigned int
1797 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1798 {
1799         int i;
1800         unsigned int total = 0;
1801
1802         for (i = 0; i < count; i++) {
1803                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1804                 if (bo_gem != NULL)
1805                         total += bo_gem->reloc_tree_size;
1806         }
1807         return total;
1808 }
1809
1810 /**
1811  * Return the amount of aperture needed for a collection of buffers.
1812  * This avoids double counting any buffers, at the cost of looking
1813  * at every buffer in the set.
1814  */
1815 static unsigned int
1816 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1817 {
1818         int i;
1819         unsigned int total = 0;
1820
1821         for (i = 0; i < count; i++) {
1822                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1823                 /* For the first buffer object in the array, we get an
1824                  * accurate count back for its reloc_tree size (since nothing
1825                  * had been flagged as being counted yet).  We can save that
1826                  * value out as a more conservative reloc_tree_size that
1827                  * avoids double-counting target buffers.  Since the first
1828                  * buffer happens to usually be the batch buffer in our
1829                  * callers, this can pull us back from doing the tree
1830                  * walk on every new batch emit.
1831                  */
1832                 if (i == 0) {
1833                         drm_intel_bo_gem *bo_gem =
1834                             (drm_intel_bo_gem *) bo_array[i];
1835                         bo_gem->reloc_tree_size = total;
1836                 }
1837         }
1838
1839         for (i = 0; i < count; i++)
1840                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1841         return total;
1842 }
1843
1844 /**
1845  * Return -1 if the batchbuffer should be flushed before attempting to
1846  * emit rendering referencing the buffers pointed to by bo_array.
1847  *
1848  * This is required because if we try to emit a batchbuffer with relocations
1849  * to a tree of buffers that won't simultaneously fit in the aperture,
1850  * the rendering will return an error at a point where the software is not
1851  * prepared to recover from it.
1852  *
1853  * However, we also want to emit the batchbuffer significantly before we reach
1854  * the limit, as a series of batchbuffers each of which references buffers
1855  * covering almost all of the aperture means that at each emit we end up
1856  * waiting to evict a buffer from the last rendering, and we get synchronous
1857  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1858  * get better parallelism.
1859  */
1860 static int
1861 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1862 {
1863         drm_intel_bufmgr_gem *bufmgr_gem =
1864             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1865         unsigned int total = 0;
1866         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1867         int total_fences;
1868
1869         /* Check for fence reg constraints if necessary */
1870         if (bufmgr_gem->available_fences) {
1871                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1872                 if (total_fences > bufmgr_gem->available_fences)
1873                         return -ENOSPC;
1874         }
1875
1876         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1877
1878         if (total > threshold)
1879                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1880
1881         if (total > threshold) {
1882                 DBG("check_space: overflowed available aperture, "
1883                     "%dkb vs %dkb\n",
1884                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1885                 return -ENOSPC;
1886         } else {
1887                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1888                     (int)bufmgr_gem->gtt_size / 1024);
1889                 return 0;
1890         }
1891 }
1892
1893 /*
1894  * Disable buffer reuse for objects which are shared with the kernel
1895  * as scanout buffers
1896  */
1897 static int
1898 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1899 {
1900         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1901
1902         bo_gem->reusable = 0;
1903         return 0;
1904 }
1905
1906 static int
1907 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
1908 {
1909         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1910
1911         return bo_gem->reusable;
1912 }
1913
1914 static int
1915 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1916 {
1917         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1918         int i;
1919
1920         for (i = 0; i < bo_gem->reloc_count; i++) {
1921                 if (bo_gem->reloc_target_info[i].bo == target_bo)
1922                         return 1;
1923                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
1924                                                 target_bo))
1925                         return 1;
1926         }
1927
1928         return 0;
1929 }
1930
1931 /** Return true if target_bo is referenced by bo's relocation tree. */
1932 static int
1933 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1934 {
1935         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1936
1937         if (bo == NULL || target_bo == NULL)
1938                 return 0;
1939         if (target_bo_gem->used_as_reloc_target)
1940                 return _drm_intel_gem_bo_references(bo, target_bo);
1941         return 0;
1942 }
1943
1944 /**
1945  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
1946  * and manage map buffer objections.
1947  *
1948  * \param fd File descriptor of the opened DRM device.
1949  */
1950 drm_intel_bufmgr *
1951 drm_intel_bufmgr_gem_init(int fd, int batch_size)
1952 {
1953         drm_intel_bufmgr_gem *bufmgr_gem;
1954         struct drm_i915_gem_get_aperture aperture;
1955         drm_i915_getparam_t gp;
1956         int ret, i;
1957         unsigned long size;
1958         int exec2 = 0;
1959
1960         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
1961         if (bufmgr_gem == NULL)
1962                 return NULL;
1963
1964         bufmgr_gem->fd = fd;
1965
1966         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
1967                 free(bufmgr_gem);
1968                 return NULL;
1969         }
1970
1971         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_APERTURE, &aperture);
1972
1973         if (ret == 0)
1974                 bufmgr_gem->gtt_size = aperture.aper_available_size;
1975         else {
1976                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
1977                         strerror(errno));
1978                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
1979                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
1980                         "May lead to reduced performance or incorrect "
1981                         "rendering.\n",
1982                         (int)bufmgr_gem->gtt_size / 1024);
1983         }
1984
1985         gp.param = I915_PARAM_CHIPSET_ID;
1986         gp.value = &bufmgr_gem->pci_device;
1987         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
1988         if (ret) {
1989                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
1990                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
1991         }
1992
1993         if (IS_GEN2(bufmgr_gem))
1994                 bufmgr_gem->gen = 2;
1995         else if (IS_GEN3(bufmgr_gem))
1996                 bufmgr_gem->gen = 3;
1997         else if (IS_GEN4(bufmgr_gem))
1998                 bufmgr_gem->gen = 4;
1999         else
2000                 bufmgr_gem->gen = 6;
2001
2002         gp.param = I915_PARAM_HAS_EXECBUF2;
2003         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2004         if (!ret)
2005                 exec2 = 1;
2006
2007         if (bufmgr_gem->gen < 4) {
2008                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2009                 gp.value = &bufmgr_gem->available_fences;
2010                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2011                 if (ret) {
2012                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2013                                 errno);
2014                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2015                                 *gp.value);
2016                         bufmgr_gem->available_fences = 0;
2017                 } else {
2018                         /* XXX The kernel reports the total number of fences,
2019                          * including any that may be pinned.
2020                          *
2021                          * We presume that there will be at least one pinned
2022                          * fence for the scanout buffer, but there may be more
2023                          * than one scanout and the user may be manually
2024                          * pinning buffers. Let's move to execbuffer2 and
2025                          * thereby forget the insanity of using fences...
2026                          */
2027                         bufmgr_gem->available_fences -= 2;
2028                         if (bufmgr_gem->available_fences < 0)
2029                                 bufmgr_gem->available_fences = 0;
2030                 }
2031         }
2032
2033         /* Let's go with one relocation per every 2 dwords (but round down a bit
2034          * since a power of two will mean an extra page allocation for the reloc
2035          * buffer).
2036          *
2037          * Every 4 was too few for the blender benchmark.
2038          */
2039         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2040
2041         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2042         bufmgr_gem->bufmgr.bo_alloc_for_render =
2043             drm_intel_gem_bo_alloc_for_render;
2044         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2045         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2046         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2047         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2048         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2049         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2050         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2051         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2052         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2053         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2054         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2055         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2056         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2057         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2058         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2059         /* Use the new one if available */
2060         if (exec2)
2061                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2062         else
2063                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2064         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2065         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2066         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2067         bufmgr_gem->bufmgr.debug = 0;
2068         bufmgr_gem->bufmgr.check_aperture_space =
2069             drm_intel_gem_check_aperture_space;
2070         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2071         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2072         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2073             drm_intel_gem_get_pipe_from_crtc_id;
2074         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2075
2076         /* Initialize the linked lists for BO reuse cache. */
2077         for (i = 0, size = 4096; i < DRM_INTEL_GEM_BO_BUCKETS; i++, size *= 2) {
2078                 DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2079                 bufmgr_gem->cache_bucket[i].size = size;
2080         }
2081
2082         return &bufmgr_gem->bufmgr;
2083 }