intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         unsigned int has_bsd : 1;
 103         unsigned int has_blt : 1;
 104         unsigned int has_relaxed_fencing : 1;
 105         unsigned int bo_reuse : 1;
 106         char fenced_relocs;
 107 } drm_intel_bufmgr_gem;
 108
 109 #define DRM_INTEL_RELOC_FENCE (1<<0)
 110
 111 typedef struct _drm_intel_reloc_target_info {
 112         drm_intel_bo *bo;
 113         int flags;
 114 } drm_intel_reloc_target;
 115
 116 struct _drm_intel_bo_gem {
 117         drm_intel_bo bo;
 118
 119         atomic_t refcount;
 120         uint32_t gem_handle;
 121         const char *name;
 122
 123         /**
 124          * Kenel-assigned global name for this object
 125          */
 126         unsigned int global_name;
 127
 128         /**
 129          * Index of the buffer within the validation list while preparing a
 130          * batchbuffer execution.
 131          */
 132         int validate_index;
 133
 134         /**
 135          * Current tiling mode
 136          */
 137         uint32_t tiling_mode;
 138         uint32_t swizzle_mode;
 139         unsigned long stride;
 140
 141         time_t free_time;
 142
 143         /** Array passed to the DRM containing relocation information. */
 144         struct drm_i915_gem_relocation_entry *relocs;
 145         /**
 146          * Array of info structs corresponding to relocs[i].target_handle etc
 147          */
 148         drm_intel_reloc_target *reloc_target_info;
 149         /** Number of entries in relocs */
 150         int reloc_count;
 151         /** Mapped address for the buffer, saved across map/unmap cycles */
 152         void *mem_virtual;
 153         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 154         void *gtt_virtual;
 155
 156         /** BO cache list */
 157         drmMMListHead head;
 158
 159         /**
 160          * Boolean of whether this BO and its children have been included in
 161          * the current drm_intel_bufmgr_check_aperture_space() total.
 162          */
 163         char included_in_check_aperture;
 164
 165         /**
 166          * Boolean of whether this buffer has been used as a relocation
 167          * target and had its size accounted for, and thus can't have any
 168          * further relocations added to it.
 169          */
 170         char used_as_reloc_target;
 171
 172         /**
 173          * Boolean of whether we have encountered an error whilst building the relocation tree.
 174          */
 175         char has_error;
 176
 177         /**
 178          * Boolean of whether this buffer can be re-used
 179          */
 180         char reusable;
 181
 182         /**
 183          * Size in bytes of this buffer and its relocation descendents.
 184          *
 185          * Used to avoid costly tree walking in
 186          * drm_intel_bufmgr_check_aperture in the common case.
 187          */
 188         int reloc_tree_size;
 189
 190         /**
 191          * Number of potential fence registers required by this buffer and its
 192          * relocations.
 193          */
 194         int reloc_tree_fences;
 195 };
 196
 197 static unsigned int
 198 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 199
 200 static unsigned int
 201 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 202
 203 static int
 204 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 205                             uint32_t * swizzle_mode);
 206
 207 static int
 208 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 209                                      uint32_t tiling_mode,
 210                                      uint32_t stride);
 211
 212 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 213                                                       time_t time);
 214
 215 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 216
 217 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 218
 219 static unsigned long
 220 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 221                            uint32_t *tiling_mode)
 222 {
 223         unsigned long min_size, max_size;
 224         unsigned long i;
 225
 226         if (*tiling_mode == I915_TILING_NONE)
 227                 return size;
 228
 229         /* 965+ just need multiples of page size for tiling */
 230         if (bufmgr_gem->gen >= 4)
 231                 return ROUND_UP_TO(size, 4096);
 232
 233         /* Older chips need powers of two, of at least 512k or 1M */
 234         if (bufmgr_gem->gen == 3) {
 235                 min_size = 1024*1024;
 236                 max_size = 128*1024*1024;
 237         } else {
 238                 min_size = 512*1024;
 239                 max_size = 64*1024*1024;
 240         }
 241
 242         if (size > max_size) {
 243                 *tiling_mode = I915_TILING_NONE;
 244                 return size;
 245         }
 246
 247         /* Do we need to allocate every page for the fence? */
 248         if (bufmgr_gem->has_relaxed_fencing)
 249                 return ROUND_UP_TO(size, 4096);
 250
 251         for (i = min_size; i < size; i <<= 1)
 252                 ;
 253
 254         return i;
 255 }
 256
 257 /*
 258  * Round a given pitch up to the minimum required for X tiling on a
 259  * given chip.  We use 512 as the minimum to allow for a later tiling
 260  * change.
 261  */
 262 static unsigned long
 263 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 264                             unsigned long pitch, uint32_t *tiling_mode)
 265 {
 266         unsigned long tile_width;
 267         unsigned long i;
 268
 269         /* If untiled, then just align it so that we can do rendering
 270          * to it with the 3D engine.
 271          */
 272         if (*tiling_mode == I915_TILING_NONE)
 273                 return ALIGN(pitch, 64);
 274
 275         if (*tiling_mode == I915_TILING_X)
 276                 tile_width = 512;
 277         else
 278                 tile_width = 128;
 279
 280         /* 965 is flexible */
 281         if (bufmgr_gem->gen >= 4)
 282                 return ROUND_UP_TO(pitch, tile_width);
 283
 284         /* The older hardware has a maximum pitch of 8192 with tiled
 285          * surfaces, so fallback to untiled if it's too large.
 286          */
 287         if (pitch > 8192) {
 288                 *tiling_mode = I915_TILING_NONE;
 289                 return ALIGN(pitch, 64);
 290         }
 291
 292         /* Pre-965 needs power of two tile width */
 293         for (i = tile_width; i < pitch; i <<= 1)
 294                 ;
 295
 296         return i;
 297 }
 298
 299 static struct drm_intel_gem_bo_bucket *
 300 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 301                                  unsigned long size)
 302 {
 303         int i;
 304
 305         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 306                 struct drm_intel_gem_bo_bucket *bucket =
 307                     &bufmgr_gem->cache_bucket[i];
 308                 if (bucket->size >= size) {
 309                         return bucket;
 310                 }
 311         }
 312
 313         return NULL;
 314 }
 315
 316 static void
 317 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 318 {
 319         int i, j;
 320
 321         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 322                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 323                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 324
 325                 if (bo_gem->relocs == NULL) {
 326                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 327                             bo_gem->name);
 328                         continue;
 329                 }
 330
 331                 for (j = 0; j < bo_gem->reloc_count; j++) {
 332                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 333                         drm_intel_bo_gem *target_gem =
 334                             (drm_intel_bo_gem *) target_bo;
 335
 336                         DBG("%2d: %d (%s)@0x%08llx -> "
 337                             "%d (%s)@0x%08lx + 0x%08x\n",
 338                             i,
 339                             bo_gem->gem_handle, bo_gem->name,
 340                             (unsigned long long)bo_gem->relocs[j].offset,
 341                             target_gem->gem_handle,
 342                             target_gem->name,
 343                             target_bo->offset,
 344                             bo_gem->relocs[j].delta);
 345                 }
 346         }
 347 }
 348
 349 static inline void
 350 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 351 {
 352         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 353
 354         assert(atomic_read(&bo_gem->refcount) > 0);
 355         atomic_inc(&bo_gem->refcount);
 356 }
 357
 358 /**
 359  * Adds the given buffer to the list of buffers to be validated (moved into the
 360  * appropriate memory type) with the next batch submission.
 361  *
 362  * If a buffer is validated multiple times in a batch submission, it ends up
 363  * with the intersection of the memory type flags and the union of the
 364  * access flags.
 365  */
 366 static void
 367 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 368 {
 369         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 370         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 371         int index;
 372
 373         if (bo_gem->validate_index != -1)
 374                 return;
 375
 376         /* Extend the array of validation entries as necessary. */
 377         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 378                 int new_size = bufmgr_gem->exec_size * 2;
 379
 380                 if (new_size == 0)
 381                         new_size = 5;
 382
 383                 bufmgr_gem->exec_objects =
 384                     realloc(bufmgr_gem->exec_objects,
 385                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 386                 bufmgr_gem->exec_bos =
 387                     realloc(bufmgr_gem->exec_bos,
 388                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 389                 bufmgr_gem->exec_size = new_size;
 390         }
 391
 392         index = bufmgr_gem->exec_count;
 393         bo_gem->validate_index = index;
 394         /* Fill in array entry */
 395         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 396         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 397         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 398         bufmgr_gem->exec_objects[index].alignment = 0;
 399         bufmgr_gem->exec_objects[index].offset = 0;
 400         bufmgr_gem->exec_bos[index] = bo;
 401         bufmgr_gem->exec_count++;
 402 }
 403
 404 static void
 405 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 406 {
 407         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 408         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 409         int index;
 410
 411         if (bo_gem->validate_index != -1) {
 412                 if (need_fence)
 413                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 414                                 EXEC_OBJECT_NEEDS_FENCE;
 415                 return;
 416         }
 417
 418         /* Extend the array of validation entries as necessary. */
 419         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 420                 int new_size = bufmgr_gem->exec_size * 2;
 421
 422                 if (new_size == 0)
 423                         new_size = 5;
 424
 425                 bufmgr_gem->exec2_objects =
 426                         realloc(bufmgr_gem->exec2_objects,
 427                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 428                 bufmgr_gem->exec_bos =
 429                         realloc(bufmgr_gem->exec_bos,
 430                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 431                 bufmgr_gem->exec_size = new_size;
 432         }
 433
 434         index = bufmgr_gem->exec_count;
 435         bo_gem->validate_index = index;
 436         /* Fill in array entry */
 437         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 438         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 439         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 440         bufmgr_gem->exec2_objects[index].alignment = 0;
 441         bufmgr_gem->exec2_objects[index].offset = 0;
 442         bufmgr_gem->exec_bos[index] = bo;
 443         bufmgr_gem->exec2_objects[index].flags = 0;
 444         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 445         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 446         if (need_fence) {
 447                 bufmgr_gem->exec2_objects[index].flags |=
 448                         EXEC_OBJECT_NEEDS_FENCE;
 449         }
 450         bufmgr_gem->exec_count++;
 451 }
 452
 453 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 454         sizeof(uint32_t))
 455
 456 static void
 457 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 458                                       drm_intel_bo_gem *bo_gem)
 459 {
 460         int size;
 461
 462         assert(!bo_gem->used_as_reloc_target);
 463
 464         /* The older chipsets are far-less flexible in terms of tiling,
 465          * and require tiled buffer to be size aligned in the aperture.
 466          * This means that in the worst possible case we will need a hole
 467          * twice as large as the object in order for it to fit into the
 468          * aperture. Optimal packing is for wimps.
 469          */
 470         size = bo_gem->bo.size;
 471         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE)
 472                 size *= 2;
 473
 474         bo_gem->reloc_tree_size = size;
 475 }
 476
 477 static int
 478 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 479 {
 480         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 481         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 482         unsigned int max_relocs = bufmgr_gem->max_relocs;
 483
 484         if (bo->size / 4 < max_relocs)
 485                 max_relocs = bo->size / 4;
 486
 487         bo_gem->relocs = malloc(max_relocs *
 488                                 sizeof(struct drm_i915_gem_relocation_entry));
 489         bo_gem->reloc_target_info = malloc(max_relocs *
 490                                            sizeof(drm_intel_reloc_target));
 491         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 492                 bo_gem->has_error = 1;
 493
 494                 free (bo_gem->relocs);
 495                 bo_gem->relocs = NULL;
 496
 497                 free (bo_gem->reloc_target_info);
 498                 bo_gem->reloc_target_info = NULL;
 499
 500                 return 1;
 501         }
 502
 503         return 0;
 504 }
 505
 506 static int
 507 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 508 {
 509         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 510         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 511         struct drm_i915_gem_busy busy;
 512         int ret;
 513
 514         memset(&busy, 0, sizeof(busy));
 515         busy.handle = bo_gem->gem_handle;
 516
 517         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 518
 519         return (ret == 0 && busy.busy);
 520 }
 521
 522 static int
 523 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 524                                   drm_intel_bo_gem *bo_gem, int state)
 525 {
 526         struct drm_i915_gem_madvise madv;
 527
 528         madv.handle = bo_gem->gem_handle;
 529         madv.madv = state;
 530         madv.retained = 1;
 531         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 532
 533         return madv.retained;
 534 }
 535
 536 static int
 537 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 538 {
 539         return drm_intel_gem_bo_madvise_internal
 540                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 541                  (drm_intel_bo_gem *) bo,
 542                  madv);
 543 }
 544
 545 /* drop the oldest entries that have been purged by the kernel */
 546 static void
 547 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 548                                     struct drm_intel_gem_bo_bucket *bucket)
 549 {
 550         while (!DRMLISTEMPTY(&bucket->head)) {
 551                 drm_intel_bo_gem *bo_gem;
 552
 553                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 554                                       bucket->head.next, head);
 555                 if (drm_intel_gem_bo_madvise_internal
 556                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 557                         break;
 558
 559                 DRMLISTDEL(&bo_gem->head);
 560                 drm_intel_gem_bo_free(&bo_gem->bo);
 561         }
 562 }
 563
 564 static drm_intel_bo *
 565 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 566                                 const char *name,
 567                                 unsigned long size,
 568                                 unsigned long flags,
 569                                 uint32_t tiling_mode,
 570                                 unsigned long stride)
 571 {
 572         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 573         drm_intel_bo_gem *bo_gem;
 574         unsigned int page_size = getpagesize();
 575         int ret;
 576         struct drm_intel_gem_bo_bucket *bucket;
 577         int alloc_from_cache;
 578         unsigned long bo_size;
 579         int for_render = 0;
 580
 581         if (flags & BO_ALLOC_FOR_RENDER)
 582                 for_render = 1;
 583
 584         /* Round the allocated size up to a power of two number of pages. */
 585         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 586
 587         /* If we don't have caching at this size, don't actually round the
 588          * allocation up.
 589          */
 590         if (bucket == NULL) {
 591                 bo_size = size;
 592                 if (bo_size < page_size)
 593                         bo_size = page_size;
 594         } else {
 595                 bo_size = bucket->size;
 596         }
 597
 598         pthread_mutex_lock(&bufmgr_gem->lock);
 599         /* Get a buffer out of the cache if available */
 600 retry:
 601         alloc_from_cache = 0;
 602         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 603                 if (for_render) {
 604                         /* Allocate new render-target BOs from the tail (MRU)
 605                          * of the list, as it will likely be hot in the GPU
 606                          * cache and in the aperture for us.
 607                          */
 608                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 609                                               bucket->head.prev, head);
 610                         DRMLISTDEL(&bo_gem->head);
 611                         alloc_from_cache = 1;
 612                 } else {
 613                         /* For non-render-target BOs (where we're probably
 614                          * going to map it first thing in order to fill it
 615                          * with data), check if the last BO in the cache is
 616                          * unbusy, and only reuse in that case. Otherwise,
 617                          * allocating a new buffer is probably faster than
 618                          * waiting for the GPU to finish.
 619                          */
 620                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 621                                               bucket->head.next, head);
 622                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 623                                 alloc_from_cache = 1;
 624                                 DRMLISTDEL(&bo_gem->head);
 625                         }
 626                 }
 627
 628                 if (alloc_from_cache) {
 629                         if (!drm_intel_gem_bo_madvise_internal
 630                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 631                                 drm_intel_gem_bo_free(&bo_gem->bo);
 632                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 633                                                                     bucket);
 634                                 goto retry;
 635                         }
 636
 637                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 638                                                                  tiling_mode,
 639                                                                  stride)) {
 640                                 drm_intel_gem_bo_free(&bo_gem->bo);
 641                                 goto retry;
 642                         }
 643                 }
 644         }
 645         pthread_mutex_unlock(&bufmgr_gem->lock);
 646
 647         if (!alloc_from_cache) {
 648                 struct drm_i915_gem_create create;
 649
 650                 bo_gem = calloc(1, sizeof(*bo_gem));
 651                 if (!bo_gem)
 652                         return NULL;
 653
 654                 bo_gem->bo.size = bo_size;
 655                 memset(&create, 0, sizeof(create));
 656                 create.size = bo_size;
 657
 658                 ret = drmIoctl(bufmgr_gem->fd,
 659                                DRM_IOCTL_I915_GEM_CREATE,
 660                                &create);
 661                 bo_gem->gem_handle = create.handle;
 662                 bo_gem->bo.handle = bo_gem->gem_handle;
 663                 if (ret != 0) {
 664                         free(bo_gem);
 665                         return NULL;
 666                 }
 667                 bo_gem->bo.bufmgr = bufmgr;
 668
 669                 bo_gem->tiling_mode = I915_TILING_NONE;
 670                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 671                 bo_gem->stride = 0;
 672
 673                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 674                                                          tiling_mode,
 675                                                          stride)) {
 676                     drm_intel_gem_bo_free(&bo_gem->bo);
 677                     return NULL;
 678                 }
 679         }
 680
 681         bo_gem->name = name;
 682         atomic_set(&bo_gem->refcount, 1);
 683         bo_gem->validate_index = -1;
 684         bo_gem->reloc_tree_fences = 0;
 685         bo_gem->used_as_reloc_target = 0;
 686         bo_gem->has_error = 0;
 687         bo_gem->reusable = 1;
 688
 689         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 690
 691         DBG("bo_create: buf %d (%s) %ldb\n",
 692             bo_gem->gem_handle, bo_gem->name, size);
 693
 694         return &bo_gem->bo;
 695 }
 696
 697 static drm_intel_bo *
 698 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 699                                   const char *name,
 700                                   unsigned long size,
 701                                   unsigned int alignment)
 702 {
 703         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 704                                                BO_ALLOC_FOR_RENDER,
 705                                                I915_TILING_NONE, 0);
 706 }
 707
 708 static drm_intel_bo *
 709 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 710                        const char *name,
 711                        unsigned long size,
 712                        unsigned int alignment)
 713 {
 714         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 715                                                I915_TILING_NONE, 0);
 716 }
 717
 718 static drm_intel_bo *
 719 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 720                              int x, int y, int cpp, uint32_t *tiling_mode,
 721                              unsigned long *pitch, unsigned long flags)
 722 {
 723         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 724         unsigned long size, stride;
 725         uint32_t tiling;
 726
 727         do {
 728                 unsigned long aligned_y;
 729
 730                 tiling = *tiling_mode;
 731
 732                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 733                  * so failure to align our height means that we won't allocate
 734                  * enough pages.
 735                  *
 736                  * If we're untiled, we still have to align to 2 rows high
 737                  * because the data port accesses 2x2 blocks even if the
 738                  * bottom row isn't to be rendered, so failure to align means
 739                  * we could walk off the end of the GTT and fault.  This is
 740                  * documented on 965, and may be the case on older chipsets
 741                  * too so we try to be careful.
 742                  */
 743                 aligned_y = y;
 744                 if (tiling == I915_TILING_NONE)
 745                         aligned_y = ALIGN(y, 2);
 746                 else if (tiling == I915_TILING_X)
 747                         aligned_y = ALIGN(y, 8);
 748                 else if (tiling == I915_TILING_Y)
 749                         aligned_y = ALIGN(y, 32);
 750
 751                 stride = x * cpp;
 752                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 753                 size = stride * aligned_y;
 754                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 755         } while (*tiling_mode != tiling);
 756         *pitch = stride;
 757
 758         if (tiling == I915_TILING_NONE)
 759                 stride = 0;
 760
 761         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 762                                                tiling, stride);
 763 }
 764
 765 /**
 766  * Returns a drm_intel_bo wrapping the given buffer object handle.
 767  *
 768  * This can be used when one application needs to pass a buffer object
 769  * to another.
 770  */
 771 drm_intel_bo *
 772 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 773                                   const char *name,
 774                                   unsigned int handle)
 775 {
 776         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 777         drm_intel_bo_gem *bo_gem;
 778         int ret;
 779         struct drm_gem_open open_arg;
 780         struct drm_i915_gem_get_tiling get_tiling;
 781
 782         bo_gem = calloc(1, sizeof(*bo_gem));
 783         if (!bo_gem)
 784                 return NULL;
 785
 786         memset(&open_arg, 0, sizeof(open_arg));
 787         open_arg.name = handle;
 788         ret = drmIoctl(bufmgr_gem->fd,
 789                        DRM_IOCTL_GEM_OPEN,
 790                        &open_arg);
 791         if (ret != 0) {
 792                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 793                     name, handle, strerror(errno));
 794                 free(bo_gem);
 795                 return NULL;
 796         }
 797         bo_gem->bo.size = open_arg.size;
 798         bo_gem->bo.offset = 0;
 799         bo_gem->bo.virtual = NULL;
 800         bo_gem->bo.bufmgr = bufmgr;
 801         bo_gem->name = name;
 802         atomic_set(&bo_gem->refcount, 1);
 803         bo_gem->validate_index = -1;
 804         bo_gem->gem_handle = open_arg.handle;
 805         bo_gem->global_name = handle;
 806         bo_gem->reusable = 0;
 807
 808         memset(&get_tiling, 0, sizeof(get_tiling));
 809         get_tiling.handle = bo_gem->gem_handle;
 810         ret = drmIoctl(bufmgr_gem->fd,
 811                        DRM_IOCTL_I915_GEM_GET_TILING,
 812                        &get_tiling);
 813         if (ret != 0) {
 814                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 815                 return NULL;
 816         }
 817         bo_gem->tiling_mode = get_tiling.tiling_mode;
 818         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 819         /* XXX stride is unknown */
 820         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 821
 822         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 823
 824         return &bo_gem->bo;
 825 }
 826
 827 static void
 828 drm_intel_gem_bo_free(drm_intel_bo *bo)
 829 {
 830         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 831         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 832         struct drm_gem_close close;
 833         int ret;
 834
 835         if (bo_gem->mem_virtual)
 836                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 837         if (bo_gem->gtt_virtual)
 838                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 839
 840         /* Close this object */
 841         memset(&close, 0, sizeof(close));
 842         close.handle = bo_gem->gem_handle;
 843         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 844         if (ret != 0) {
 845                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 846                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 847         }
 848         free(bo);
 849 }
 850
 851 /** Frees all cached buffers significantly older than @time. */
 852 static void
 853 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 854 {
 855         int i;
 856
 857         if (bufmgr_gem->time == time)
 858                 return;
 859
 860         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 861                 struct drm_intel_gem_bo_bucket *bucket =
 862                     &bufmgr_gem->cache_bucket[i];
 863
 864                 while (!DRMLISTEMPTY(&bucket->head)) {
 865                         drm_intel_bo_gem *bo_gem;
 866
 867                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 868                                               bucket->head.next, head);
 869                         if (time - bo_gem->free_time <= 1)
 870                                 break;
 871
 872                         DRMLISTDEL(&bo_gem->head);
 873
 874                         drm_intel_gem_bo_free(&bo_gem->bo);
 875                 }
 876         }
 877
 878         bufmgr_gem->time = time;
 879 }
 880
 881 static void
 882 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 883 {
 884         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 885         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 886         struct drm_intel_gem_bo_bucket *bucket;
 887         int i;
 888
 889         /* Unreference all the target buffers */
 890         for (i = 0; i < bo_gem->reloc_count; i++) {
 891                 if (bo_gem->reloc_target_info[i].bo != bo) {
 892                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 893                                                                   reloc_target_info[i].bo,
 894                                                                   time);
 895                 }
 896         }
 897         bo_gem->reloc_count = 0;
 898         bo_gem->used_as_reloc_target = 0;
 899
 900         DBG("bo_unreference final: %d (%s)\n",
 901             bo_gem->gem_handle, bo_gem->name);
 902
 903         /* release memory associated with this object */
 904         if (bo_gem->reloc_target_info) {
 905                 free(bo_gem->reloc_target_info);
 906                 bo_gem->reloc_target_info = NULL;
 907         }
 908         if (bo_gem->relocs) {
 909                 free(bo_gem->relocs);
 910                 bo_gem->relocs = NULL;
 911         }
 912
 913         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 914         /* Put the buffer into our internal cache for reuse if we can. */
 915         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 916             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 917                                               I915_MADV_DONTNEED)) {
 918                 bo_gem->free_time = time;
 919
 920                 bo_gem->name = NULL;
 921                 bo_gem->validate_index = -1;
 922
 923                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 924         } else {
 925                 drm_intel_gem_bo_free(bo);
 926         }
 927 }
 928
 929 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 930                                                       time_t time)
 931 {
 932         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 933
 934         assert(atomic_read(&bo_gem->refcount) > 0);
 935         if (atomic_dec_and_test(&bo_gem->refcount))
 936                 drm_intel_gem_bo_unreference_final(bo, time);
 937 }
 938
 939 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 940 {
 941         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 942
 943         assert(atomic_read(&bo_gem->refcount) > 0);
 944         if (atomic_dec_and_test(&bo_gem->refcount)) {
 945                 drm_intel_bufmgr_gem *bufmgr_gem =
 946                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 947                 struct timespec time;
 948
 949                 clock_gettime(CLOCK_MONOTONIC, &time);
 950
 951                 pthread_mutex_lock(&bufmgr_gem->lock);
 952                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 953                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 954                 pthread_mutex_unlock(&bufmgr_gem->lock);
 955         }
 956 }
 957
 958 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 959 {
 960         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 961         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 962         struct drm_i915_gem_set_domain set_domain;
 963         int ret;
 964
 965         pthread_mutex_lock(&bufmgr_gem->lock);
 966
 967         /* Allow recursive mapping. Mesa may recursively map buffers with
 968          * nested display loops.
 969          */
 970         if (!bo_gem->mem_virtual) {
 971                 struct drm_i915_gem_mmap mmap_arg;
 972
 973                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 974
 975                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 976                 mmap_arg.handle = bo_gem->gem_handle;
 977                 mmap_arg.offset = 0;
 978                 mmap_arg.size = bo->size;
 979                 ret = drmIoctl(bufmgr_gem->fd,
 980                                DRM_IOCTL_I915_GEM_MMAP,
 981                                &mmap_arg);
 982                 if (ret != 0) {
 983                         ret = -errno;
 984                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
 985                             __FILE__, __LINE__, bo_gem->gem_handle,
 986                             bo_gem->name, strerror(errno));
 987                         pthread_mutex_unlock(&bufmgr_gem->lock);
 988                         return ret;
 989                 }
 990                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 991         }
 992         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 993             bo_gem->mem_virtual);
 994         bo->virtual = bo_gem->mem_virtual;
 995
 996         set_domain.handle = bo_gem->gem_handle;
 997         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 998         if (write_enable)
 999                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1000         else
1001                 set_domain.write_domain = 0;
1002         ret = drmIoctl(bufmgr_gem->fd,
1003                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1004                        &set_domain);
1005         if (ret != 0) {
1006                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1007                     __FILE__, __LINE__, bo_gem->gem_handle,
1008                     strerror(errno));
1009         }
1010
1011         pthread_mutex_unlock(&bufmgr_gem->lock);
1012
1013         return 0;
1014 }
1015
1016 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1017 {
1018         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1019         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1020         struct drm_i915_gem_set_domain set_domain;
1021         int ret;
1022
1023         pthread_mutex_lock(&bufmgr_gem->lock);
1024
1025         /* Get a mapping of the buffer if we haven't before. */
1026         if (bo_gem->gtt_virtual == NULL) {
1027                 struct drm_i915_gem_mmap_gtt mmap_arg;
1028
1029                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1030                     bo_gem->name);
1031
1032                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1033                 mmap_arg.handle = bo_gem->gem_handle;
1034
1035                 /* Get the fake offset back... */
1036                 ret = drmIoctl(bufmgr_gem->fd,
1037                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1038                                &mmap_arg);
1039                 if (ret != 0) {
1040                         ret = -errno;
1041                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1042                             __FILE__, __LINE__,
1043                             bo_gem->gem_handle, bo_gem->name,
1044                             strerror(errno));
1045                         pthread_mutex_unlock(&bufmgr_gem->lock);
1046                         return ret;
1047                 }
1048
1049                 /* and mmap it */
1050                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1051                                            MAP_SHARED, bufmgr_gem->fd,
1052                                            mmap_arg.offset);
1053                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1054                         bo_gem->gtt_virtual = NULL;
1055                         ret = -errno;
1056                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1057                             __FILE__, __LINE__,
1058                             bo_gem->gem_handle, bo_gem->name,
1059                             strerror(errno));
1060                         pthread_mutex_unlock(&bufmgr_gem->lock);
1061                         return ret;
1062                 }
1063         }
1064
1065         bo->virtual = bo_gem->gtt_virtual;
1066
1067         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1068             bo_gem->gtt_virtual);
1069
1070         /* Now move it to the GTT domain so that the CPU caches are flushed */
1071         set_domain.handle = bo_gem->gem_handle;
1072         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1073         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1074         ret = drmIoctl(bufmgr_gem->fd,
1075                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1076                        &set_domain);
1077         if (ret != 0) {
1078                 DBG("%s:%d: Error setting domain %d: %s\n",
1079                     __FILE__, __LINE__, bo_gem->gem_handle,
1080                     strerror(errno));
1081         }
1082
1083         pthread_mutex_unlock(&bufmgr_gem->lock);
1084
1085         return 0;
1086 }
1087
1088 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1089 {
1090         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1091         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1092         int ret = 0;
1093
1094         if (bo == NULL)
1095                 return 0;
1096
1097         assert(bo_gem->gtt_virtual != NULL);
1098
1099         pthread_mutex_lock(&bufmgr_gem->lock);
1100         bo->virtual = NULL;
1101         pthread_mutex_unlock(&bufmgr_gem->lock);
1102
1103         return ret;
1104 }
1105
1106 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1107 {
1108         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1109         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1110         struct drm_i915_gem_sw_finish sw_finish;
1111         int ret;
1112
1113         if (bo == NULL)
1114                 return 0;
1115
1116         assert(bo_gem->mem_virtual != NULL);
1117
1118         pthread_mutex_lock(&bufmgr_gem->lock);
1119
1120         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1121          * results show up in a timely manner.
1122          */
1123         sw_finish.handle = bo_gem->gem_handle;
1124         ret = drmIoctl(bufmgr_gem->fd,
1125                        DRM_IOCTL_I915_GEM_SW_FINISH,
1126                        &sw_finish);
1127         ret = ret == -1 ? -errno : 0;
1128
1129         bo->virtual = NULL;
1130         pthread_mutex_unlock(&bufmgr_gem->lock);
1131
1132         return ret;
1133 }
1134
1135 static int
1136 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1137                          unsigned long size, const void *data)
1138 {
1139         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1140         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1141         struct drm_i915_gem_pwrite pwrite;
1142         int ret;
1143
1144         memset(&pwrite, 0, sizeof(pwrite));
1145         pwrite.handle = bo_gem->gem_handle;
1146         pwrite.offset = offset;
1147         pwrite.size = size;
1148         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1149         ret = drmIoctl(bufmgr_gem->fd,
1150                        DRM_IOCTL_I915_GEM_PWRITE,
1151                        &pwrite);
1152         if (ret != 0) {
1153                 ret = -errno;
1154                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1155                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1156                     (int)size, strerror(errno));
1157         }
1158
1159         return ret;
1160 }
1161
1162 static int
1163 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1164 {
1165         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1166         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1167         int ret;
1168
1169         get_pipe_from_crtc_id.crtc_id = crtc_id;
1170         ret = drmIoctl(bufmgr_gem->fd,
1171                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1172                        &get_pipe_from_crtc_id);
1173         if (ret != 0) {
1174                 /* We return -1 here to signal that we don't
1175                  * know which pipe is associated with this crtc.
1176                  * This lets the caller know that this information
1177                  * isn't available; using the wrong pipe for
1178                  * vblank waiting can cause the chipset to lock up
1179                  */
1180                 return -1;
1181         }
1182
1183         return get_pipe_from_crtc_id.pipe;
1184 }
1185
1186 static int
1187 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1188                              unsigned long size, void *data)
1189 {
1190         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1191         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1192         struct drm_i915_gem_pread pread;
1193         int ret;
1194
1195         memset(&pread, 0, sizeof(pread));
1196         pread.handle = bo_gem->gem_handle;
1197         pread.offset = offset;
1198         pread.size = size;
1199         pread.data_ptr = (uint64_t) (uintptr_t) data;
1200         ret = drmIoctl(bufmgr_gem->fd,
1201                        DRM_IOCTL_I915_GEM_PREAD,
1202                        &pread);
1203         if (ret != 0) {
1204                 ret = -errno;
1205                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1206                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1207                     (int)size, strerror(errno));
1208         }
1209
1210         return ret;
1211 }
1212
1213 /** Waits for all GPU rendering to the object to have completed. */
1214 static void
1215 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1216 {
1217         drm_intel_gem_bo_start_gtt_access(bo, 0);
1218 }
1219
1220 /**
1221  * Sets the object to the GTT read and possibly write domain, used by the X
1222  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1223  *
1224  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1225  * can do tiled pixmaps this way.
1226  */
1227 void
1228 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1229 {
1230         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1231         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1232         struct drm_i915_gem_set_domain set_domain;
1233         int ret;
1234
1235         set_domain.handle = bo_gem->gem_handle;
1236         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1237         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1238         ret = drmIoctl(bufmgr_gem->fd,
1239                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1240                        &set_domain);
1241         if (ret != 0) {
1242                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1243                     __FILE__, __LINE__, bo_gem->gem_handle,
1244                     set_domain.read_domains, set_domain.write_domain,
1245                     strerror(errno));
1246         }
1247 }
1248
1249 static void
1250 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1251 {
1252         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1253         int i;
1254
1255         free(bufmgr_gem->exec2_objects);
1256         free(bufmgr_gem->exec_objects);
1257         free(bufmgr_gem->exec_bos);
1258
1259         pthread_mutex_destroy(&bufmgr_gem->lock);
1260
1261         /* Free any cached buffer objects we were going to reuse */
1262         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1263                 struct drm_intel_gem_bo_bucket *bucket =
1264                     &bufmgr_gem->cache_bucket[i];
1265                 drm_intel_bo_gem *bo_gem;
1266
1267                 while (!DRMLISTEMPTY(&bucket->head)) {
1268                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1269                                               bucket->head.next, head);
1270                         DRMLISTDEL(&bo_gem->head);
1271
1272                         drm_intel_gem_bo_free(&bo_gem->bo);
1273                 }
1274         }
1275
1276         free(bufmgr);
1277 }
1278
1279 /**
1280  * Adds the target buffer to the validation list and adds the relocation
1281  * to the reloc_buffer's relocation list.
1282  *
1283  * The relocation entry at the given offset must already contain the
1284  * precomputed relocation value, because the kernel will optimize out
1285  * the relocation entry write when the buffer hasn't moved from the
1286  * last known offset in target_bo.
1287  */
1288 static int
1289 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1290                  drm_intel_bo *target_bo, uint32_t target_offset,
1291                  uint32_t read_domains, uint32_t write_domain,
1292                  int need_fence)
1293 {
1294         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1295         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1296         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1297
1298         if (bo_gem->has_error)
1299                 return -ENOMEM;
1300
1301         if (target_bo_gem->has_error) {
1302                 bo_gem->has_error = 1;
1303                 return -ENOMEM;
1304         }
1305
1306         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1307                 need_fence = 0;
1308
1309         /* We never use HW fences for rendering on 965+ */
1310         if (bufmgr_gem->gen >= 4)
1311                 need_fence = 0;
1312
1313         /* Create a new relocation list if needed */
1314         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1315                 return -ENOMEM;
1316
1317         /* Check overflow */
1318         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1319
1320         /* Check args */
1321         assert(offset <= bo->size - 4);
1322         assert((write_domain & (write_domain - 1)) == 0);
1323
1324         /* Make sure that we're not adding a reloc to something whose size has
1325          * already been accounted for.
1326          */
1327         assert(!bo_gem->used_as_reloc_target);
1328         if (target_bo_gem != bo_gem) {
1329                 target_bo_gem->used_as_reloc_target = 1;
1330                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1331         }
1332         /* An object needing a fence is a tiled buffer, so it won't have
1333          * relocs to other buffers.
1334          */
1335         if (need_fence)
1336                 target_bo_gem->reloc_tree_fences = 1;
1337         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1338
1339         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1340         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1341         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1342             target_bo_gem->gem_handle;
1343         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1344         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1345         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1346
1347         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1348         if (target_bo != bo)
1349                 drm_intel_gem_bo_reference(target_bo);
1350         if (need_fence)
1351                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1352                         DRM_INTEL_RELOC_FENCE;
1353         else
1354                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1355
1356         bo_gem->reloc_count++;
1357
1358         return 0;
1359 }
1360
1361 static int
1362 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1363                             drm_intel_bo *target_bo, uint32_t target_offset,
1364                             uint32_t read_domains, uint32_t write_domain)
1365 {
1366         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1367
1368         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1369                                 read_domains, write_domain,
1370                                 !bufmgr_gem->fenced_relocs);
1371 }
1372
1373 static int
1374 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1375                                   drm_intel_bo *target_bo,
1376                                   uint32_t target_offset,
1377                                   uint32_t read_domains, uint32_t write_domain)
1378 {
1379         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1380                                 read_domains, write_domain, 1);
1381 }
1382
1383 /**
1384  * Walk the tree of relocations rooted at BO and accumulate the list of
1385  * validations to be performed and update the relocation buffers with
1386  * index values into the validation list.
1387  */
1388 static void
1389 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1390 {
1391         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1392         int i;
1393
1394         if (bo_gem->relocs == NULL)
1395                 return;
1396
1397         for (i = 0; i < bo_gem->reloc_count; i++) {
1398                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1399
1400                 if (target_bo == bo)
1401                         continue;
1402
1403                 /* Continue walking the tree depth-first. */
1404                 drm_intel_gem_bo_process_reloc(target_bo);
1405
1406                 /* Add the target to the validate list */
1407                 drm_intel_add_validate_buffer(target_bo);
1408         }
1409 }
1410
1411 static void
1412 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1413 {
1414         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1415         int i;
1416
1417         if (bo_gem->relocs == NULL)
1418                 return;
1419
1420         for (i = 0; i < bo_gem->reloc_count; i++) {
1421                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1422                 int need_fence;
1423
1424                 if (target_bo == bo)
1425                         continue;
1426
1427                 /* Continue walking the tree depth-first. */
1428                 drm_intel_gem_bo_process_reloc2(target_bo);
1429
1430                 need_fence = (bo_gem->reloc_target_info[i].flags &
1431                               DRM_INTEL_RELOC_FENCE);
1432
1433                 /* Add the target to the validate list */
1434                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1435         }
1436 }
1437
1438
1439 static void
1440 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1441 {
1442         int i;
1443
1444         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1445                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1446                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1447
1448                 /* Update the buffer offset */
1449                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1450                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1451                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1452                             (unsigned long long)bufmgr_gem->exec_objects[i].
1453                             offset);
1454                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1455                 }
1456         }
1457 }
1458
1459 static void
1460 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1461 {
1462         int i;
1463
1464         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1465                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1466                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1467
1468                 /* Update the buffer offset */
1469                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1470                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1471                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1472                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1473                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1474                 }
1475         }
1476 }
1477
1478 static int
1479 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1480                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1481 {
1482         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1483         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1484         struct drm_i915_gem_execbuffer execbuf;
1485         int ret, i;
1486
1487         if (bo_gem->has_error)
1488                 return -ENOMEM;
1489
1490         pthread_mutex_lock(&bufmgr_gem->lock);
1491         /* Update indices and set up the validate list. */
1492         drm_intel_gem_bo_process_reloc(bo);
1493
1494         /* Add the batch buffer to the validation list.  There are no
1495          * relocations pointing to it.
1496          */
1497         drm_intel_add_validate_buffer(bo);
1498
1499         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1500         execbuf.buffer_count = bufmgr_gem->exec_count;
1501         execbuf.batch_start_offset = 0;
1502         execbuf.batch_len = used;
1503         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1504         execbuf.num_cliprects = num_cliprects;
1505         execbuf.DR1 = 0;
1506         execbuf.DR4 = DR4;
1507
1508         ret = drmIoctl(bufmgr_gem->fd,
1509                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1510                        &execbuf);
1511         if (ret != 0) {
1512                 ret = -errno;
1513                 if (errno == ENOSPC) {
1514                         DBG("Execbuffer fails to pin. "
1515                             "Estimate: %u. Actual: %u. Available: %u\n",
1516                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1517                                                                bufmgr_gem->
1518                                                                exec_count),
1519                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1520                                                               bufmgr_gem->
1521                                                               exec_count),
1522                             (unsigned int)bufmgr_gem->gtt_size);
1523                 }
1524         }
1525         drm_intel_update_buffer_offsets(bufmgr_gem);
1526
1527         if (bufmgr_gem->bufmgr.debug)
1528                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1529
1530         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1531                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1532                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1533
1534                 /* Disconnect the buffer from the validate list */
1535                 bo_gem->validate_index = -1;
1536                 bufmgr_gem->exec_bos[i] = NULL;
1537         }
1538         bufmgr_gem->exec_count = 0;
1539         pthread_mutex_unlock(&bufmgr_gem->lock);
1540
1541         return ret;
1542 }
1543
1544 static int
1545 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1546                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1547                         int ring_flag)
1548 {
1549         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1550         struct drm_i915_gem_execbuffer2 execbuf;
1551         int ret, i;
1552
1553         switch (ring_flag) {
1554         default:
1555                 return -EINVAL;
1556         case I915_EXEC_BLT:
1557                 if (!bufmgr_gem->has_blt)
1558                         return -EINVAL;
1559                 break;
1560         case I915_EXEC_BSD:
1561                 if (!bufmgr_gem->has_bsd)
1562                         return -EINVAL;
1563                 break;
1564         case I915_EXEC_RENDER:
1565         case I915_EXEC_DEFAULT:
1566                 break;
1567         }
1568
1569         pthread_mutex_lock(&bufmgr_gem->lock);
1570         /* Update indices and set up the validate list. */
1571         drm_intel_gem_bo_process_reloc2(bo);
1572
1573         /* Add the batch buffer to the validation list.  There are no relocations
1574          * pointing to it.
1575          */
1576         drm_intel_add_validate_buffer2(bo, 0);
1577
1578         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1579         execbuf.buffer_count = bufmgr_gem->exec_count;
1580         execbuf.batch_start_offset = 0;
1581         execbuf.batch_len = used;
1582         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1583         execbuf.num_cliprects = num_cliprects;
1584         execbuf.DR1 = 0;
1585         execbuf.DR4 = DR4;
1586         execbuf.flags = ring_flag;
1587         execbuf.rsvd1 = 0;
1588         execbuf.rsvd2 = 0;
1589
1590         ret = drmIoctl(bufmgr_gem->fd,
1591                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1592                        &execbuf);
1593         if (ret != 0) {
1594                 ret = -errno;
1595                 if (ret == -ENOSPC) {
1596                         DBG("Execbuffer fails to pin. "
1597                             "Estimate: %u. Actual: %u. Available: %u\n",
1598                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1599                                                                bufmgr_gem->exec_count),
1600                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1601                                                               bufmgr_gem->exec_count),
1602                             (unsigned int) bufmgr_gem->gtt_size);
1603                 }
1604         }
1605         drm_intel_update_buffer_offsets2(bufmgr_gem);
1606
1607         if (bufmgr_gem->bufmgr.debug)
1608                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1609
1610         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1611                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1612                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1613
1614                 /* Disconnect the buffer from the validate list */
1615                 bo_gem->validate_index = -1;
1616                 bufmgr_gem->exec_bos[i] = NULL;
1617         }
1618         bufmgr_gem->exec_count = 0;
1619         pthread_mutex_unlock(&bufmgr_gem->lock);
1620
1621         return ret;
1622 }
1623
1624 static int
1625 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1626                        drm_clip_rect_t *cliprects, int num_cliprects,
1627                        int DR4)
1628 {
1629         return drm_intel_gem_bo_mrb_exec2(bo, used,
1630                                         cliprects, num_cliprects, DR4,
1631                                         I915_EXEC_RENDER);
1632 }
1633
1634 static int
1635 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1636 {
1637         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1638         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1639         struct drm_i915_gem_pin pin;
1640         int ret;
1641
1642         memset(&pin, 0, sizeof(pin));
1643         pin.handle = bo_gem->gem_handle;
1644         pin.alignment = alignment;
1645
1646         ret = drmIoctl(bufmgr_gem->fd,
1647                        DRM_IOCTL_I915_GEM_PIN,
1648                        &pin);
1649         if (ret != 0)
1650                 return -errno;
1651
1652         bo->offset = pin.offset;
1653         return 0;
1654 }
1655
1656 static int
1657 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1658 {
1659         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1660         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1661         struct drm_i915_gem_unpin unpin;
1662         int ret;
1663
1664         memset(&unpin, 0, sizeof(unpin));
1665         unpin.handle = bo_gem->gem_handle;
1666
1667         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1668         if (ret != 0)
1669                 return -errno;
1670
1671         return 0;
1672 }
1673
1674 static int
1675 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1676                                      uint32_t tiling_mode,
1677                                      uint32_t stride)
1678 {
1679         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1680         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1681         struct drm_i915_gem_set_tiling set_tiling;
1682         int ret;
1683
1684         if (bo_gem->global_name == 0 &&
1685             tiling_mode == bo_gem->tiling_mode &&
1686             stride == bo_gem->stride)
1687                 return 0;
1688
1689         memset(&set_tiling, 0, sizeof(set_tiling));
1690         do {
1691                 /* set_tiling is slightly broken and overwrites the
1692                  * input on the error path, so we have to open code
1693                  * rmIoctl.
1694                  */
1695                 set_tiling.handle = bo_gem->gem_handle;
1696                 set_tiling.tiling_mode = tiling_mode;
1697                 set_tiling.stride = stride;
1698
1699                 ret = ioctl(bufmgr_gem->fd,
1700                             DRM_IOCTL_I915_GEM_SET_TILING,
1701                             &set_tiling);
1702         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1703         if (ret == -1)
1704                 return -errno;
1705
1706         bo_gem->tiling_mode = set_tiling.tiling_mode;
1707         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1708         bo_gem->stride = set_tiling.stride;
1709         return 0;
1710 }
1711
1712 static int
1713 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1714                             uint32_t stride)
1715 {
1716         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1717         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1718         int ret;
1719
1720         /* Linear buffers have no stride. By ensuring that we only ever use
1721          * stride 0 with linear buffers, we simplify our code.
1722          */
1723         if (*tiling_mode == I915_TILING_NONE)
1724                 stride = 0;
1725
1726         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1727         if (ret == 0)
1728                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1729
1730         *tiling_mode = bo_gem->tiling_mode;
1731         return ret;
1732 }
1733
1734 static int
1735 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1736                             uint32_t * swizzle_mode)
1737 {
1738         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1739
1740         *tiling_mode = bo_gem->tiling_mode;
1741         *swizzle_mode = bo_gem->swizzle_mode;
1742         return 0;
1743 }
1744
1745 static int
1746 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1747 {
1748         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1749         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1750         struct drm_gem_flink flink;
1751         int ret;
1752
1753         if (!bo_gem->global_name) {
1754                 memset(&flink, 0, sizeof(flink));
1755                 flink.handle = bo_gem->gem_handle;
1756
1757                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1758                 if (ret != 0)
1759                         return -errno;
1760                 bo_gem->global_name = flink.name;
1761                 bo_gem->reusable = 0;
1762         }
1763
1764         *name = bo_gem->global_name;
1765         return 0;
1766 }
1767
1768 /**
1769  * Enables unlimited caching of buffer objects for reuse.
1770  *
1771  * This is potentially very memory expensive, as the cache at each bucket
1772  * size is only bounded by how many buffers of that size we've managed to have
1773  * in flight at once.
1774  */
1775 void
1776 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1777 {
1778         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1779
1780         bufmgr_gem->bo_reuse = 1;
1781 }
1782
1783 /**
1784  * Enable use of fenced reloc type.
1785  *
1786  * New code should enable this to avoid unnecessary fence register
1787  * allocation.  If this option is not enabled, all relocs will have fence
1788  * register allocated.
1789  */
1790 void
1791 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1792 {
1793         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1794
1795         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1796                 bufmgr_gem->fenced_relocs = 1;
1797 }
1798
1799 /**
1800  * Return the additional aperture space required by the tree of buffer objects
1801  * rooted at bo.
1802  */
1803 static int
1804 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1805 {
1806         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1807         int i;
1808         int total = 0;
1809
1810         if (bo == NULL || bo_gem->included_in_check_aperture)
1811                 return 0;
1812
1813         total += bo->size;
1814         bo_gem->included_in_check_aperture = 1;
1815
1816         for (i = 0; i < bo_gem->reloc_count; i++)
1817                 total +=
1818                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1819                                                         reloc_target_info[i].bo);
1820
1821         return total;
1822 }
1823
1824 /**
1825  * Count the number of buffers in this list that need a fence reg
1826  *
1827  * If the count is greater than the number of available regs, we'll have
1828  * to ask the caller to resubmit a batch with fewer tiled buffers.
1829  *
1830  * This function over-counts if the same buffer is used multiple times.
1831  */
1832 static unsigned int
1833 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1834 {
1835         int i;
1836         unsigned int total = 0;
1837
1838         for (i = 0; i < count; i++) {
1839                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1840
1841                 if (bo_gem == NULL)
1842                         continue;
1843
1844                 total += bo_gem->reloc_tree_fences;
1845         }
1846         return total;
1847 }
1848
1849 /**
1850  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1851  * for the next drm_intel_bufmgr_check_aperture_space() call.
1852  */
1853 static void
1854 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1855 {
1856         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1857         int i;
1858
1859         if (bo == NULL || !bo_gem->included_in_check_aperture)
1860                 return;
1861
1862         bo_gem->included_in_check_aperture = 0;
1863
1864         for (i = 0; i < bo_gem->reloc_count; i++)
1865                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1866                                                            reloc_target_info[i].bo);
1867 }
1868
1869 /**
1870  * Return a conservative estimate for the amount of aperture required
1871  * for a collection of buffers. This may double-count some buffers.
1872  */
1873 static unsigned int
1874 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1875 {
1876         int i;
1877         unsigned int total = 0;
1878
1879         for (i = 0; i < count; i++) {
1880                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1881                 if (bo_gem != NULL)
1882                         total += bo_gem->reloc_tree_size;
1883         }
1884         return total;
1885 }
1886
1887 /**
1888  * Return the amount of aperture needed for a collection of buffers.
1889  * This avoids double counting any buffers, at the cost of looking
1890  * at every buffer in the set.
1891  */
1892 static unsigned int
1893 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1894 {
1895         int i;
1896         unsigned int total = 0;
1897
1898         for (i = 0; i < count; i++) {
1899                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1900                 /* For the first buffer object in the array, we get an
1901                  * accurate count back for its reloc_tree size (since nothing
1902                  * had been flagged as being counted yet).  We can save that
1903                  * value out as a more conservative reloc_tree_size that
1904                  * avoids double-counting target buffers.  Since the first
1905                  * buffer happens to usually be the batch buffer in our
1906                  * callers, this can pull us back from doing the tree
1907                  * walk on every new batch emit.
1908                  */
1909                 if (i == 0) {
1910                         drm_intel_bo_gem *bo_gem =
1911                             (drm_intel_bo_gem *) bo_array[i];
1912                         bo_gem->reloc_tree_size = total;
1913                 }
1914         }
1915
1916         for (i = 0; i < count; i++)
1917                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1918         return total;
1919 }
1920
1921 /**
1922  * Return -1 if the batchbuffer should be flushed before attempting to
1923  * emit rendering referencing the buffers pointed to by bo_array.
1924  *
1925  * This is required because if we try to emit a batchbuffer with relocations
1926  * to a tree of buffers that won't simultaneously fit in the aperture,
1927  * the rendering will return an error at a point where the software is not
1928  * prepared to recover from it.
1929  *
1930  * However, we also want to emit the batchbuffer significantly before we reach
1931  * the limit, as a series of batchbuffers each of which references buffers
1932  * covering almost all of the aperture means that at each emit we end up
1933  * waiting to evict a buffer from the last rendering, and we get synchronous
1934  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1935  * get better parallelism.
1936  */
1937 static int
1938 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1939 {
1940         drm_intel_bufmgr_gem *bufmgr_gem =
1941             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1942         unsigned int total = 0;
1943         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1944         int total_fences;
1945
1946         /* Check for fence reg constraints if necessary */
1947         if (bufmgr_gem->available_fences) {
1948                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1949                 if (total_fences > bufmgr_gem->available_fences)
1950                         return -ENOSPC;
1951         }
1952
1953         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1954
1955         if (total > threshold)
1956                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1957
1958         if (total > threshold) {
1959                 DBG("check_space: overflowed available aperture, "
1960                     "%dkb vs %dkb\n",
1961                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1962                 return -ENOSPC;
1963         } else {
1964                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1965                     (int)bufmgr_gem->gtt_size / 1024);
1966                 return 0;
1967         }
1968 }
1969
1970 /*
1971  * Disable buffer reuse for objects which are shared with the kernel
1972  * as scanout buffers
1973  */
1974 static int
1975 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1976 {
1977         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1978
1979         bo_gem->reusable = 0;
1980         return 0;
1981 }
1982
1983 static int
1984 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
1985 {
1986         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1987
1988         return bo_gem->reusable;
1989 }
1990
1991 static int
1992 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1993 {
1994         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1995         int i;
1996
1997         for (i = 0; i < bo_gem->reloc_count; i++) {
1998                 if (bo_gem->reloc_target_info[i].bo == target_bo)
1999                         return 1;
2000                 if (bo == bo_gem->reloc_target_info[i].bo)
2001                         continue;
2002                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2003                                                 target_bo))
2004                         return 1;
2005         }
2006
2007         return 0;
2008 }
2009
2010 /** Return true if target_bo is referenced by bo's relocation tree. */
2011 static int
2012 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2013 {
2014         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2015
2016         if (bo == NULL || target_bo == NULL)
2017                 return 0;
2018         if (target_bo_gem->used_as_reloc_target)
2019                 return _drm_intel_gem_bo_references(bo, target_bo);
2020         return 0;
2021 }
2022
2023 static void
2024 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2025 {
2026         unsigned int i = bufmgr_gem->num_buckets;
2027
2028         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2029
2030         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2031         bufmgr_gem->cache_bucket[i].size = size;
2032         bufmgr_gem->num_buckets++;
2033 }
2034
2035 static void
2036 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2037 {
2038         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2039
2040         /* OK, so power of two buckets was too wasteful of memory.
2041          * Give 3 other sizes between each power of two, to hopefully
2042          * cover things accurately enough.  (The alternative is
2043          * probably to just go for exact matching of sizes, and assume
2044          * that for things like composited window resize the tiled
2045          * width/height alignment and rounding of sizes to pages will
2046          * get us useful cache hit rates anyway)
2047          */
2048         add_bucket(bufmgr_gem, 4096);
2049         add_bucket(bufmgr_gem, 4096 * 2);
2050         add_bucket(bufmgr_gem, 4096 * 3);
2051
2052         /* Initialize the linked lists for BO reuse cache. */
2053         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2054                 add_bucket(bufmgr_gem, size);
2055
2056                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2057                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2058                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2059         }
2060 }
2061
2062 /**
2063  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2064  * and manage map buffer objections.
2065  *
2066  * \param fd File descriptor of the opened DRM device.
2067  */
2068 drm_intel_bufmgr *
2069 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2070 {
2071         drm_intel_bufmgr_gem *bufmgr_gem;
2072         struct drm_i915_gem_get_aperture aperture;
2073         drm_i915_getparam_t gp;
2074         int ret;
2075         int exec2 = 0;
2076
2077         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2078         if (bufmgr_gem == NULL)
2079                 return NULL;
2080
2081         bufmgr_gem->fd = fd;
2082
2083         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2084                 free(bufmgr_gem);
2085                 return NULL;
2086         }
2087
2088         ret = drmIoctl(bufmgr_gem->fd,
2089                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2090                        &aperture);
2091
2092         if (ret == 0)
2093                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2094         else {
2095                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2096                         strerror(errno));
2097                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2098                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2099                         "May lead to reduced performance or incorrect "
2100                         "rendering.\n",
2101                         (int)bufmgr_gem->gtt_size / 1024);
2102         }
2103
2104         gp.param = I915_PARAM_CHIPSET_ID;
2105         gp.value = &bufmgr_gem->pci_device;
2106         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2107         if (ret) {
2108                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2109                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2110         }
2111
2112         if (IS_GEN2(bufmgr_gem))
2113                 bufmgr_gem->gen = 2;
2114         else if (IS_GEN3(bufmgr_gem))
2115                 bufmgr_gem->gen = 3;
2116         else if (IS_GEN4(bufmgr_gem))
2117                 bufmgr_gem->gen = 4;
2118         else
2119                 bufmgr_gem->gen = 6;
2120
2121         gp.param = I915_PARAM_HAS_EXECBUF2;
2122         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2123         if (!ret)
2124                 exec2 = 1;
2125
2126         gp.param = I915_PARAM_HAS_BSD;
2127         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2128         bufmgr_gem->has_bsd = ret == 0;
2129
2130         gp.param = I915_PARAM_HAS_BLT;
2131         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2132         bufmgr_gem->has_blt = ret == 0;
2133
2134         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
2135         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2136         bufmgr_gem->has_relaxed_fencing = ret == 0;
2137
2138         if (bufmgr_gem->gen < 4) {
2139                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2140                 gp.value = &bufmgr_gem->available_fences;
2141                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2142                 if (ret) {
2143                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2144                                 errno);
2145                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2146                                 *gp.value);
2147                         bufmgr_gem->available_fences = 0;
2148                 } else {
2149                         /* XXX The kernel reports the total number of fences,
2150                          * including any that may be pinned.
2151                          *
2152                          * We presume that there will be at least one pinned
2153                          * fence for the scanout buffer, but there may be more
2154                          * than one scanout and the user may be manually
2155                          * pinning buffers. Let's move to execbuffer2 and
2156                          * thereby forget the insanity of using fences...
2157                          */
2158                         bufmgr_gem->available_fences -= 2;
2159                         if (bufmgr_gem->available_fences < 0)
2160                                 bufmgr_gem->available_fences = 0;
2161                 }
2162         }
2163
2164         /* Let's go with one relocation per every 2 dwords (but round down a bit
2165          * since a power of two will mean an extra page allocation for the reloc
2166          * buffer).
2167          *
2168          * Every 4 was too few for the blender benchmark.
2169          */
2170         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2171
2172         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2173         bufmgr_gem->bufmgr.bo_alloc_for_render =
2174             drm_intel_gem_bo_alloc_for_render;
2175         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2176         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2177         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2178         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2179         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2180         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2181         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2182         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2183         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2184         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2185         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2186         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2187         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2188         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2189         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2190         /* Use the new one if available */
2191         if (exec2) {
2192                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2193                 if (bufmgr_gem->has_bsd|bufmgr_gem->has_blt)
2194                         bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2195         } else
2196                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2197         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2198         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2199         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2200         bufmgr_gem->bufmgr.debug = 0;
2201         bufmgr_gem->bufmgr.check_aperture_space =
2202             drm_intel_gem_check_aperture_space;
2203         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2204         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2205         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2206             drm_intel_gem_get_pipe_from_crtc_id;
2207         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2208
2209         init_cache_buckets(bufmgr_gem);
2210
2211         return &bufmgr_gem->bufmgr;
2212 }