intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         char bo_reuse;
 103         char fenced_relocs;
 104 } drm_intel_bufmgr_gem;
 105
 106 #define DRM_INTEL_RELOC_FENCE (1<<0)
 107
 108 typedef struct _drm_intel_reloc_target_info {
 109         drm_intel_bo *bo;
 110         int flags;
 111 } drm_intel_reloc_target;
 112
 113 struct _drm_intel_bo_gem {
 114         drm_intel_bo bo;
 115
 116         atomic_t refcount;
 117         uint32_t gem_handle;
 118         const char *name;
 119
 120         /**
 121          * Kenel-assigned global name for this object
 122          */
 123         unsigned int global_name;
 124
 125         /**
 126          * Index of the buffer within the validation list while preparing a
 127          * batchbuffer execution.
 128          */
 129         int validate_index;
 130
 131         /**
 132          * Current tiling mode
 133          */
 134         uint32_t tiling_mode;
 135         uint32_t swizzle_mode;
 136         unsigned long stride;
 137
 138         time_t free_time;
 139
 140         /** Array passed to the DRM containing relocation information. */
 141         struct drm_i915_gem_relocation_entry *relocs;
 142         /**
 143          * Array of info structs corresponding to relocs[i].target_handle etc
 144          */
 145         drm_intel_reloc_target *reloc_target_info;
 146         /** Number of entries in relocs */
 147         int reloc_count;
 148         /** Mapped address for the buffer, saved across map/unmap cycles */
 149         void *mem_virtual;
 150         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 151         void *gtt_virtual;
 152
 153         /** BO cache list */
 154         drmMMListHead head;
 155
 156         /**
 157          * Boolean of whether this BO and its children have been included in
 158          * the current drm_intel_bufmgr_check_aperture_space() total.
 159          */
 160         char included_in_check_aperture;
 161
 162         /**
 163          * Boolean of whether this buffer has been used as a relocation
 164          * target and had its size accounted for, and thus can't have any
 165          * further relocations added to it.
 166          */
 167         char used_as_reloc_target;
 168
 169         /**
 170          * Boolean of whether we have encountered an error whilst building the relocation tree.
 171          */
 172         char has_error;
 173
 174         /**
 175          * Boolean of whether this buffer can be re-used
 176          */
 177         char reusable;
 178
 179         /**
 180          * Size in bytes of this buffer and its relocation descendents.
 181          *
 182          * Used to avoid costly tree walking in
 183          * drm_intel_bufmgr_check_aperture in the common case.
 184          */
 185         int reloc_tree_size;
 186
 187         /**
 188          * Number of potential fence registers required by this buffer and its
 189          * relocations.
 190          */
 191         int reloc_tree_fences;
 192 };
 193
 194 static unsigned int
 195 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 196
 197 static unsigned int
 198 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 199
 200 static int
 201 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 202                             uint32_t * swizzle_mode);
 203
 204 static int
 205 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 206                                      uint32_t tiling_mode,
 207                                      uint32_t stride);
 208
 209 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 210                                                       time_t time);
 211
 212 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 213
 214 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 215
 216 static unsigned long
 217 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 218                            uint32_t *tiling_mode)
 219 {
 220         unsigned long min_size, max_size;
 221         unsigned long i;
 222
 223         if (*tiling_mode == I915_TILING_NONE)
 224                 return size;
 225
 226         /* 965+ just need multiples of page size for tiling */
 227         if (bufmgr_gem->gen >= 4)
 228                 return ROUND_UP_TO(size, 4096);
 229
 230         /* Older chips need powers of two, of at least 512k or 1M */
 231         if (bufmgr_gem->gen == 3) {
 232                 min_size = 1024*1024;
 233                 max_size = 128*1024*1024;
 234         } else {
 235                 min_size = 512*1024;
 236                 max_size = 64*1024*1024;
 237         }
 238
 239         if (size > max_size) {
 240                 *tiling_mode = I915_TILING_NONE;
 241                 return size;
 242         }
 243
 244         for (i = min_size; i < size; i <<= 1)
 245                 ;
 246
 247         return i;
 248 }
 249
 250 /*
 251  * Round a given pitch up to the minimum required for X tiling on a
 252  * given chip.  We use 512 as the minimum to allow for a later tiling
 253  * change.
 254  */
 255 static unsigned long
 256 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 257                             unsigned long pitch, uint32_t *tiling_mode)
 258 {
 259         unsigned long tile_width;
 260         unsigned long i;
 261
 262         /* If untiled, then just align it so that we can do rendering
 263          * to it with the 3D engine.
 264          */
 265         if (*tiling_mode == I915_TILING_NONE)
 266                 return ALIGN(pitch, 64);
 267
 268         if (*tiling_mode == I915_TILING_X)
 269                 tile_width = 512;
 270         else
 271                 tile_width = 128;
 272
 273         /* 965 is flexible */
 274         if (bufmgr_gem->gen >= 4)
 275                 return ROUND_UP_TO(pitch, tile_width);
 276
 277         /* The older hardware has a maximum pitch of 8192 with tiled
 278          * surfaces, so fallback to untiled if it's too large.
 279          */
 280         if (pitch > 8192) {
 281                 *tiling_mode = I915_TILING_NONE;
 282                 return ALIGN(pitch, 64);
 283         }
 284
 285         /* Pre-965 needs power of two tile width */
 286         for (i = tile_width; i < pitch; i <<= 1)
 287                 ;
 288
 289         return i;
 290 }
 291
 292 static struct drm_intel_gem_bo_bucket *
 293 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 294                                  unsigned long size)
 295 {
 296         int i;
 297
 298         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 299                 struct drm_intel_gem_bo_bucket *bucket =
 300                     &bufmgr_gem->cache_bucket[i];
 301                 if (bucket->size >= size) {
 302                         return bucket;
 303                 }
 304         }
 305
 306         return NULL;
 307 }
 308
 309 static void
 310 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 311 {
 312         int i, j;
 313
 314         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 315                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 316                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 317
 318                 if (bo_gem->relocs == NULL) {
 319                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 320                             bo_gem->name);
 321                         continue;
 322                 }
 323
 324                 for (j = 0; j < bo_gem->reloc_count; j++) {
 325                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 326                         drm_intel_bo_gem *target_gem =
 327                             (drm_intel_bo_gem *) target_bo;
 328
 329                         DBG("%2d: %d (%s)@0x%08llx -> "
 330                             "%d (%s)@0x%08lx + 0x%08x\n",
 331                             i,
 332                             bo_gem->gem_handle, bo_gem->name,
 333                             (unsigned long long)bo_gem->relocs[j].offset,
 334                             target_gem->gem_handle,
 335                             target_gem->name,
 336                             target_bo->offset,
 337                             bo_gem->relocs[j].delta);
 338                 }
 339         }
 340 }
 341
 342 static inline void
 343 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 344 {
 345         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 346
 347         assert(atomic_read(&bo_gem->refcount) > 0);
 348         atomic_inc(&bo_gem->refcount);
 349 }
 350
 351 /**
 352  * Adds the given buffer to the list of buffers to be validated (moved into the
 353  * appropriate memory type) with the next batch submission.
 354  *
 355  * If a buffer is validated multiple times in a batch submission, it ends up
 356  * with the intersection of the memory type flags and the union of the
 357  * access flags.
 358  */
 359 static void
 360 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 361 {
 362         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 363         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 364         int index;
 365
 366         if (bo_gem->validate_index != -1)
 367                 return;
 368
 369         /* Extend the array of validation entries as necessary. */
 370         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 371                 int new_size = bufmgr_gem->exec_size * 2;
 372
 373                 if (new_size == 0)
 374                         new_size = 5;
 375
 376                 bufmgr_gem->exec_objects =
 377                     realloc(bufmgr_gem->exec_objects,
 378                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 379                 bufmgr_gem->exec_bos =
 380                     realloc(bufmgr_gem->exec_bos,
 381                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 382                 bufmgr_gem->exec_size = new_size;
 383         }
 384
 385         index = bufmgr_gem->exec_count;
 386         bo_gem->validate_index = index;
 387         /* Fill in array entry */
 388         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 389         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 390         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 391         bufmgr_gem->exec_objects[index].alignment = 0;
 392         bufmgr_gem->exec_objects[index].offset = 0;
 393         bufmgr_gem->exec_bos[index] = bo;
 394         bufmgr_gem->exec_count++;
 395 }
 396
 397 static void
 398 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 399 {
 400         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 401         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 402         int index;
 403
 404         if (bo_gem->validate_index != -1) {
 405                 if (need_fence)
 406                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 407                                 EXEC_OBJECT_NEEDS_FENCE;
 408                 return;
 409         }
 410
 411         /* Extend the array of validation entries as necessary. */
 412         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 413                 int new_size = bufmgr_gem->exec_size * 2;
 414
 415                 if (new_size == 0)
 416                         new_size = 5;
 417
 418                 bufmgr_gem->exec2_objects =
 419                         realloc(bufmgr_gem->exec2_objects,
 420                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 421                 bufmgr_gem->exec_bos =
 422                         realloc(bufmgr_gem->exec_bos,
 423                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 424                 bufmgr_gem->exec_size = new_size;
 425         }
 426
 427         index = bufmgr_gem->exec_count;
 428         bo_gem->validate_index = index;
 429         /* Fill in array entry */
 430         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 431         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 432         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 433         bufmgr_gem->exec2_objects[index].alignment = 0;
 434         bufmgr_gem->exec2_objects[index].offset = 0;
 435         bufmgr_gem->exec_bos[index] = bo;
 436         bufmgr_gem->exec2_objects[index].flags = 0;
 437         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 438         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 439         if (need_fence) {
 440                 bufmgr_gem->exec2_objects[index].flags |=
 441                         EXEC_OBJECT_NEEDS_FENCE;
 442         }
 443         bufmgr_gem->exec_count++;
 444 }
 445
 446 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 447         sizeof(uint32_t))
 448
 449 static void
 450 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 451                                       drm_intel_bo_gem *bo_gem)
 452 {
 453         int size;
 454
 455         assert(!bo_gem->used_as_reloc_target);
 456
 457         /* The older chipsets are far-less flexible in terms of tiling,
 458          * and require tiled buffer to be size aligned in the aperture.
 459          * This means that in the worst possible case we will need a hole
 460          * twice as large as the object in order for it to fit into the
 461          * aperture. Optimal packing is for wimps.
 462          */
 463         size = bo_gem->bo.size;
 464         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE)
 465                 size *= 2;
 466
 467         bo_gem->reloc_tree_size = size;
 468 }
 469
 470 static int
 471 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 472 {
 473         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 474         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 475         unsigned int max_relocs = bufmgr_gem->max_relocs;
 476
 477         if (bo->size / 4 < max_relocs)
 478                 max_relocs = bo->size / 4;
 479
 480         bo_gem->relocs = malloc(max_relocs *
 481                                 sizeof(struct drm_i915_gem_relocation_entry));
 482         bo_gem->reloc_target_info = malloc(max_relocs *
 483                                            sizeof(drm_intel_reloc_target));
 484         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 485                 bo_gem->has_error = 1;
 486
 487                 free (bo_gem->relocs);
 488                 bo_gem->relocs = NULL;
 489
 490                 free (bo_gem->reloc_target_info);
 491                 bo_gem->reloc_target_info = NULL;
 492
 493                 return 1;
 494         }
 495
 496         return 0;
 497 }
 498
 499 static int
 500 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 501 {
 502         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 503         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 504         struct drm_i915_gem_busy busy;
 505         int ret;
 506
 507         memset(&busy, 0, sizeof(busy));
 508         busy.handle = bo_gem->gem_handle;
 509
 510         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 511
 512         return (ret == 0 && busy.busy);
 513 }
 514
 515 static int
 516 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 517                                   drm_intel_bo_gem *bo_gem, int state)
 518 {
 519         struct drm_i915_gem_madvise madv;
 520
 521         madv.handle = bo_gem->gem_handle;
 522         madv.madv = state;
 523         madv.retained = 1;
 524         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 525
 526         return madv.retained;
 527 }
 528
 529 static int
 530 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 531 {
 532         return drm_intel_gem_bo_madvise_internal
 533                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 534                  (drm_intel_bo_gem *) bo,
 535                  madv);
 536 }
 537
 538 /* drop the oldest entries that have been purged by the kernel */
 539 static void
 540 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 541                                     struct drm_intel_gem_bo_bucket *bucket)
 542 {
 543         while (!DRMLISTEMPTY(&bucket->head)) {
 544                 drm_intel_bo_gem *bo_gem;
 545
 546                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 547                                       bucket->head.next, head);
 548                 if (drm_intel_gem_bo_madvise_internal
 549                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 550                         break;
 551
 552                 DRMLISTDEL(&bo_gem->head);
 553                 drm_intel_gem_bo_free(&bo_gem->bo);
 554         }
 555 }
 556
 557 static drm_intel_bo *
 558 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 559                                 const char *name,
 560                                 unsigned long size,
 561                                 unsigned long flags,
 562                                 uint32_t tiling_mode,
 563                                 unsigned long stride)
 564 {
 565         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 566         drm_intel_bo_gem *bo_gem;
 567         unsigned int page_size = getpagesize();
 568         int ret;
 569         struct drm_intel_gem_bo_bucket *bucket;
 570         int alloc_from_cache;
 571         unsigned long bo_size;
 572         int for_render = 0;
 573
 574         if (flags & BO_ALLOC_FOR_RENDER)
 575                 for_render = 1;
 576
 577         /* Round the allocated size up to a power of two number of pages. */
 578         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 579
 580         /* If we don't have caching at this size, don't actually round the
 581          * allocation up.
 582          */
 583         if (bucket == NULL) {
 584                 bo_size = size;
 585                 if (bo_size < page_size)
 586                         bo_size = page_size;
 587         } else {
 588                 bo_size = bucket->size;
 589         }
 590
 591         pthread_mutex_lock(&bufmgr_gem->lock);
 592         /* Get a buffer out of the cache if available */
 593 retry:
 594         alloc_from_cache = 0;
 595         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 596                 if (for_render) {
 597                         /* Allocate new render-target BOs from the tail (MRU)
 598                          * of the list, as it will likely be hot in the GPU
 599                          * cache and in the aperture for us.
 600                          */
 601                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 602                                               bucket->head.prev, head);
 603                         DRMLISTDEL(&bo_gem->head);
 604                         alloc_from_cache = 1;
 605                 } else {
 606                         /* For non-render-target BOs (where we're probably
 607                          * going to map it first thing in order to fill it
 608                          * with data), check if the last BO in the cache is
 609                          * unbusy, and only reuse in that case. Otherwise,
 610                          * allocating a new buffer is probably faster than
 611                          * waiting for the GPU to finish.
 612                          */
 613                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 614                                               bucket->head.next, head);
 615                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 616                                 alloc_from_cache = 1;
 617                                 DRMLISTDEL(&bo_gem->head);
 618                         }
 619                 }
 620
 621                 if (alloc_from_cache) {
 622                         if (!drm_intel_gem_bo_madvise_internal
 623                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 624                                 drm_intel_gem_bo_free(&bo_gem->bo);
 625                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 626                                                                     bucket);
 627                                 goto retry;
 628                         }
 629
 630                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 631                                                                  tiling_mode,
 632                                                                  stride)) {
 633                                 drm_intel_gem_bo_free(&bo_gem->bo);
 634                                 goto retry;
 635                         }
 636                 }
 637         }
 638         pthread_mutex_unlock(&bufmgr_gem->lock);
 639
 640         if (!alloc_from_cache) {
 641                 struct drm_i915_gem_create create;
 642
 643                 bo_gem = calloc(1, sizeof(*bo_gem));
 644                 if (!bo_gem)
 645                         return NULL;
 646
 647                 bo_gem->bo.size = bo_size;
 648                 memset(&create, 0, sizeof(create));
 649                 create.size = bo_size;
 650
 651                 ret = drmIoctl(bufmgr_gem->fd,
 652                                DRM_IOCTL_I915_GEM_CREATE,
 653                                &create);
 654                 bo_gem->gem_handle = create.handle;
 655                 bo_gem->bo.handle = bo_gem->gem_handle;
 656                 if (ret != 0) {
 657                         free(bo_gem);
 658                         return NULL;
 659                 }
 660                 bo_gem->bo.bufmgr = bufmgr;
 661
 662                 bo_gem->tiling_mode = I915_TILING_NONE;
 663                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 664                 bo_gem->stride = 0;
 665
 666                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 667                                                          tiling_mode,
 668                                                          stride)) {
 669                     drm_intel_gem_bo_free(&bo_gem->bo);
 670                     return NULL;
 671                 }
 672         }
 673
 674         bo_gem->name = name;
 675         atomic_set(&bo_gem->refcount, 1);
 676         bo_gem->validate_index = -1;
 677         bo_gem->reloc_tree_fences = 0;
 678         bo_gem->used_as_reloc_target = 0;
 679         bo_gem->has_error = 0;
 680         bo_gem->reusable = 1;
 681
 682         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 683
 684         DBG("bo_create: buf %d (%s) %ldb\n",
 685             bo_gem->gem_handle, bo_gem->name, size);
 686
 687         return &bo_gem->bo;
 688 }
 689
 690 static drm_intel_bo *
 691 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 692                                   const char *name,
 693                                   unsigned long size,
 694                                   unsigned int alignment)
 695 {
 696         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 697                                                BO_ALLOC_FOR_RENDER,
 698                                                I915_TILING_NONE, 0);
 699 }
 700
 701 static drm_intel_bo *
 702 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 703                        const char *name,
 704                        unsigned long size,
 705                        unsigned int alignment)
 706 {
 707         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 708                                                I915_TILING_NONE, 0);
 709 }
 710
 711 static drm_intel_bo *
 712 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 713                              int x, int y, int cpp, uint32_t *tiling_mode,
 714                              unsigned long *pitch, unsigned long flags)
 715 {
 716         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 717         unsigned long size, stride;
 718         uint32_t tiling;
 719
 720         do {
 721                 unsigned long aligned_y;
 722
 723                 tiling = *tiling_mode;
 724
 725                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 726                  * so failure to align our height means that we won't allocate
 727                  * enough pages.
 728                  *
 729                  * If we're untiled, we still have to align to 2 rows high
 730                  * because the data port accesses 2x2 blocks even if the
 731                  * bottom row isn't to be rendered, so failure to align means
 732                  * we could walk off the end of the GTT and fault.  This is
 733                  * documented on 965, and may be the case on older chipsets
 734                  * too so we try to be careful.
 735                  */
 736                 aligned_y = y;
 737                 if (tiling == I915_TILING_NONE)
 738                         aligned_y = ALIGN(y, 2);
 739                 else if (tiling == I915_TILING_X)
 740                         aligned_y = ALIGN(y, 8);
 741                 else if (tiling == I915_TILING_Y)
 742                         aligned_y = ALIGN(y, 32);
 743
 744                 stride = x * cpp;
 745                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 746                 size = stride * aligned_y;
 747                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 748         } while (*tiling_mode != tiling);
 749         *pitch = stride;
 750
 751         if (tiling == I915_TILING_NONE)
 752                 stride = 0;
 753
 754         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 755                                                tiling, stride);
 756 }
 757
 758 /**
 759  * Returns a drm_intel_bo wrapping the given buffer object handle.
 760  *
 761  * This can be used when one application needs to pass a buffer object
 762  * to another.
 763  */
 764 drm_intel_bo *
 765 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 766                                   const char *name,
 767                                   unsigned int handle)
 768 {
 769         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 770         drm_intel_bo_gem *bo_gem;
 771         int ret;
 772         struct drm_gem_open open_arg;
 773         struct drm_i915_gem_get_tiling get_tiling;
 774
 775         bo_gem = calloc(1, sizeof(*bo_gem));
 776         if (!bo_gem)
 777                 return NULL;
 778
 779         memset(&open_arg, 0, sizeof(open_arg));
 780         open_arg.name = handle;
 781         ret = drmIoctl(bufmgr_gem->fd,
 782                        DRM_IOCTL_GEM_OPEN,
 783                        &open_arg);
 784         if (ret != 0) {
 785                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 786                     name, handle, strerror(errno));
 787                 free(bo_gem);
 788                 return NULL;
 789         }
 790         bo_gem->bo.size = open_arg.size;
 791         bo_gem->bo.offset = 0;
 792         bo_gem->bo.virtual = NULL;
 793         bo_gem->bo.bufmgr = bufmgr;
 794         bo_gem->name = name;
 795         atomic_set(&bo_gem->refcount, 1);
 796         bo_gem->validate_index = -1;
 797         bo_gem->gem_handle = open_arg.handle;
 798         bo_gem->global_name = handle;
 799         bo_gem->reusable = 0;
 800
 801         memset(&get_tiling, 0, sizeof(get_tiling));
 802         get_tiling.handle = bo_gem->gem_handle;
 803         ret = drmIoctl(bufmgr_gem->fd,
 804                        DRM_IOCTL_I915_GEM_GET_TILING,
 805                        &get_tiling);
 806         if (ret != 0) {
 807                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 808                 return NULL;
 809         }
 810         bo_gem->tiling_mode = get_tiling.tiling_mode;
 811         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 812         /* XXX stride is unknown */
 813         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 814
 815         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 816
 817         return &bo_gem->bo;
 818 }
 819
 820 static void
 821 drm_intel_gem_bo_free(drm_intel_bo *bo)
 822 {
 823         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 824         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 825         struct drm_gem_close close;
 826         int ret;
 827
 828         if (bo_gem->mem_virtual)
 829                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 830         if (bo_gem->gtt_virtual)
 831                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 832
 833         /* Close this object */
 834         memset(&close, 0, sizeof(close));
 835         close.handle = bo_gem->gem_handle;
 836         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 837         if (ret != 0) {
 838                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 839                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 840         }
 841         free(bo);
 842 }
 843
 844 /** Frees all cached buffers significantly older than @time. */
 845 static void
 846 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 847 {
 848         int i;
 849
 850         if (bufmgr_gem->time == time)
 851                 return;
 852
 853         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 854                 struct drm_intel_gem_bo_bucket *bucket =
 855                     &bufmgr_gem->cache_bucket[i];
 856
 857                 while (!DRMLISTEMPTY(&bucket->head)) {
 858                         drm_intel_bo_gem *bo_gem;
 859
 860                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 861                                               bucket->head.next, head);
 862                         if (time - bo_gem->free_time <= 1)
 863                                 break;
 864
 865                         DRMLISTDEL(&bo_gem->head);
 866
 867                         drm_intel_gem_bo_free(&bo_gem->bo);
 868                 }
 869         }
 870
 871         bufmgr_gem->time = time;
 872 }
 873
 874 static void
 875 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 876 {
 877         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 878         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 879         struct drm_intel_gem_bo_bucket *bucket;
 880         int i;
 881
 882         /* Unreference all the target buffers */
 883         for (i = 0; i < bo_gem->reloc_count; i++) {
 884                 if (bo_gem->reloc_target_info[i].bo != bo) {
 885                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 886                                                                   reloc_target_info[i].bo,
 887                                                                   time);
 888                 }
 889         }
 890         bo_gem->reloc_count = 0;
 891         bo_gem->used_as_reloc_target = 0;
 892
 893         DBG("bo_unreference final: %d (%s)\n",
 894             bo_gem->gem_handle, bo_gem->name);
 895
 896         /* release memory associated with this object */
 897         if (bo_gem->reloc_target_info) {
 898                 free(bo_gem->reloc_target_info);
 899                 bo_gem->reloc_target_info = NULL;
 900         }
 901         if (bo_gem->relocs) {
 902                 free(bo_gem->relocs);
 903                 bo_gem->relocs = NULL;
 904         }
 905
 906         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 907         /* Put the buffer into our internal cache for reuse if we can. */
 908         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 909             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 910                                               I915_MADV_DONTNEED)) {
 911                 bo_gem->free_time = time;
 912
 913                 bo_gem->name = NULL;
 914                 bo_gem->validate_index = -1;
 915
 916                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 917         } else {
 918                 drm_intel_gem_bo_free(bo);
 919         }
 920 }
 921
 922 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 923                                                       time_t time)
 924 {
 925         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 926
 927         assert(atomic_read(&bo_gem->refcount) > 0);
 928         if (atomic_dec_and_test(&bo_gem->refcount))
 929                 drm_intel_gem_bo_unreference_final(bo, time);
 930 }
 931
 932 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 933 {
 934         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 935
 936         assert(atomic_read(&bo_gem->refcount) > 0);
 937         if (atomic_dec_and_test(&bo_gem->refcount)) {
 938                 drm_intel_bufmgr_gem *bufmgr_gem =
 939                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 940                 struct timespec time;
 941
 942                 clock_gettime(CLOCK_MONOTONIC, &time);
 943
 944                 pthread_mutex_lock(&bufmgr_gem->lock);
 945                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 946                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 947                 pthread_mutex_unlock(&bufmgr_gem->lock);
 948         }
 949 }
 950
 951 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 952 {
 953         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 954         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 955         struct drm_i915_gem_set_domain set_domain;
 956         int ret;
 957
 958         pthread_mutex_lock(&bufmgr_gem->lock);
 959
 960         /* Allow recursive mapping. Mesa may recursively map buffers with
 961          * nested display loops.
 962          */
 963         if (!bo_gem->mem_virtual) {
 964                 struct drm_i915_gem_mmap mmap_arg;
 965
 966                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 967
 968                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 969                 mmap_arg.handle = bo_gem->gem_handle;
 970                 mmap_arg.offset = 0;
 971                 mmap_arg.size = bo->size;
 972                 ret = drmIoctl(bufmgr_gem->fd,
 973                                DRM_IOCTL_I915_GEM_MMAP,
 974                                &mmap_arg);
 975                 if (ret != 0) {
 976                         ret = -errno;
 977                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
 978                             __FILE__, __LINE__, bo_gem->gem_handle,
 979                             bo_gem->name, strerror(errno));
 980                         pthread_mutex_unlock(&bufmgr_gem->lock);
 981                         return ret;
 982                 }
 983                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 984         }
 985         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 986             bo_gem->mem_virtual);
 987         bo->virtual = bo_gem->mem_virtual;
 988
 989         set_domain.handle = bo_gem->gem_handle;
 990         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 991         if (write_enable)
 992                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
 993         else
 994                 set_domain.write_domain = 0;
 995         ret = drmIoctl(bufmgr_gem->fd,
 996                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
 997                        &set_domain);
 998         if (ret != 0) {
 999                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1000                     __FILE__, __LINE__, bo_gem->gem_handle,
1001                     strerror(errno));
1002         }
1003
1004         pthread_mutex_unlock(&bufmgr_gem->lock);
1005
1006         return 0;
1007 }
1008
1009 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1010 {
1011         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1012         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1013         struct drm_i915_gem_set_domain set_domain;
1014         int ret;
1015
1016         pthread_mutex_lock(&bufmgr_gem->lock);
1017
1018         /* Get a mapping of the buffer if we haven't before. */
1019         if (bo_gem->gtt_virtual == NULL) {
1020                 struct drm_i915_gem_mmap_gtt mmap_arg;
1021
1022                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1023                     bo_gem->name);
1024
1025                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1026                 mmap_arg.handle = bo_gem->gem_handle;
1027
1028                 /* Get the fake offset back... */
1029                 ret = drmIoctl(bufmgr_gem->fd,
1030                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1031                                &mmap_arg);
1032                 if (ret != 0) {
1033                         ret = -errno;
1034                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1035                             __FILE__, __LINE__,
1036                             bo_gem->gem_handle, bo_gem->name,
1037                             strerror(errno));
1038                         pthread_mutex_unlock(&bufmgr_gem->lock);
1039                         return ret;
1040                 }
1041
1042                 /* and mmap it */
1043                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1044                                            MAP_SHARED, bufmgr_gem->fd,
1045                                            mmap_arg.offset);
1046                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1047                         bo_gem->gtt_virtual = NULL;
1048                         ret = -errno;
1049                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1050                             __FILE__, __LINE__,
1051                             bo_gem->gem_handle, bo_gem->name,
1052                             strerror(errno));
1053                         pthread_mutex_unlock(&bufmgr_gem->lock);
1054                         return ret;
1055                 }
1056         }
1057
1058         bo->virtual = bo_gem->gtt_virtual;
1059
1060         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1061             bo_gem->gtt_virtual);
1062
1063         /* Now move it to the GTT domain so that the CPU caches are flushed */
1064         set_domain.handle = bo_gem->gem_handle;
1065         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1066         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1067         ret = drmIoctl(bufmgr_gem->fd,
1068                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1069                        &set_domain);
1070         if (ret != 0) {
1071                 DBG("%s:%d: Error setting domain %d: %s\n",
1072                     __FILE__, __LINE__, bo_gem->gem_handle,
1073                     strerror(errno));
1074         }
1075
1076         pthread_mutex_unlock(&bufmgr_gem->lock);
1077
1078         return 0;
1079 }
1080
1081 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1082 {
1083         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1084         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1085         int ret = 0;
1086
1087         if (bo == NULL)
1088                 return 0;
1089
1090         assert(bo_gem->gtt_virtual != NULL);
1091
1092         pthread_mutex_lock(&bufmgr_gem->lock);
1093         bo->virtual = NULL;
1094         pthread_mutex_unlock(&bufmgr_gem->lock);
1095
1096         return ret;
1097 }
1098
1099 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1100 {
1101         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1102         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1103         struct drm_i915_gem_sw_finish sw_finish;
1104         int ret;
1105
1106         if (bo == NULL)
1107                 return 0;
1108
1109         assert(bo_gem->mem_virtual != NULL);
1110
1111         pthread_mutex_lock(&bufmgr_gem->lock);
1112
1113         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1114          * results show up in a timely manner.
1115          */
1116         sw_finish.handle = bo_gem->gem_handle;
1117         ret = drmIoctl(bufmgr_gem->fd,
1118                        DRM_IOCTL_I915_GEM_SW_FINISH,
1119                        &sw_finish);
1120         ret = ret == -1 ? -errno : 0;
1121
1122         bo->virtual = NULL;
1123         pthread_mutex_unlock(&bufmgr_gem->lock);
1124
1125         return ret;
1126 }
1127
1128 static int
1129 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1130                          unsigned long size, const void *data)
1131 {
1132         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1133         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1134         struct drm_i915_gem_pwrite pwrite;
1135         int ret;
1136
1137         memset(&pwrite, 0, sizeof(pwrite));
1138         pwrite.handle = bo_gem->gem_handle;
1139         pwrite.offset = offset;
1140         pwrite.size = size;
1141         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1142         ret = drmIoctl(bufmgr_gem->fd,
1143                        DRM_IOCTL_I915_GEM_PWRITE,
1144                        &pwrite);
1145         if (ret != 0) {
1146                 ret = -errno;
1147                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1148                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1149                     (int)size, strerror(errno));
1150         }
1151
1152         return ret;
1153 }
1154
1155 static int
1156 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1157 {
1158         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1159         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1160         int ret;
1161
1162         get_pipe_from_crtc_id.crtc_id = crtc_id;
1163         ret = drmIoctl(bufmgr_gem->fd,
1164                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1165                        &get_pipe_from_crtc_id);
1166         if (ret != 0) {
1167                 /* We return -1 here to signal that we don't
1168                  * know which pipe is associated with this crtc.
1169                  * This lets the caller know that this information
1170                  * isn't available; using the wrong pipe for
1171                  * vblank waiting can cause the chipset to lock up
1172                  */
1173                 return -1;
1174         }
1175
1176         return get_pipe_from_crtc_id.pipe;
1177 }
1178
1179 static int
1180 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1181                              unsigned long size, void *data)
1182 {
1183         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1184         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1185         struct drm_i915_gem_pread pread;
1186         int ret;
1187
1188         memset(&pread, 0, sizeof(pread));
1189         pread.handle = bo_gem->gem_handle;
1190         pread.offset = offset;
1191         pread.size = size;
1192         pread.data_ptr = (uint64_t) (uintptr_t) data;
1193         ret = drmIoctl(bufmgr_gem->fd,
1194                        DRM_IOCTL_I915_GEM_PREAD,
1195                        &pread);
1196         if (ret != 0) {
1197                 ret = -errno;
1198                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1199                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1200                     (int)size, strerror(errno));
1201         }
1202
1203         return ret;
1204 }
1205
1206 /** Waits for all GPU rendering to the object to have completed. */
1207 static void
1208 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1209 {
1210         drm_intel_gem_bo_start_gtt_access(bo, 0);
1211 }
1212
1213 /**
1214  * Sets the object to the GTT read and possibly write domain, used by the X
1215  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1216  *
1217  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1218  * can do tiled pixmaps this way.
1219  */
1220 void
1221 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1222 {
1223         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1224         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1225         struct drm_i915_gem_set_domain set_domain;
1226         int ret;
1227
1228         set_domain.handle = bo_gem->gem_handle;
1229         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1230         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1231         ret = drmIoctl(bufmgr_gem->fd,
1232                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1233                        &set_domain);
1234         if (ret != 0) {
1235                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1236                     __FILE__, __LINE__, bo_gem->gem_handle,
1237                     set_domain.read_domains, set_domain.write_domain,
1238                     strerror(errno));
1239         }
1240 }
1241
1242 static void
1243 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1244 {
1245         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1246         int i;
1247
1248         free(bufmgr_gem->exec2_objects);
1249         free(bufmgr_gem->exec_objects);
1250         free(bufmgr_gem->exec_bos);
1251
1252         pthread_mutex_destroy(&bufmgr_gem->lock);
1253
1254         /* Free any cached buffer objects we were going to reuse */
1255         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1256                 struct drm_intel_gem_bo_bucket *bucket =
1257                     &bufmgr_gem->cache_bucket[i];
1258                 drm_intel_bo_gem *bo_gem;
1259
1260                 while (!DRMLISTEMPTY(&bucket->head)) {
1261                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1262                                               bucket->head.next, head);
1263                         DRMLISTDEL(&bo_gem->head);
1264
1265                         drm_intel_gem_bo_free(&bo_gem->bo);
1266                 }
1267         }
1268
1269         free(bufmgr);
1270 }
1271
1272 /**
1273  * Adds the target buffer to the validation list and adds the relocation
1274  * to the reloc_buffer's relocation list.
1275  *
1276  * The relocation entry at the given offset must already contain the
1277  * precomputed relocation value, because the kernel will optimize out
1278  * the relocation entry write when the buffer hasn't moved from the
1279  * last known offset in target_bo.
1280  */
1281 static int
1282 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1283                  drm_intel_bo *target_bo, uint32_t target_offset,
1284                  uint32_t read_domains, uint32_t write_domain,
1285                  int need_fence)
1286 {
1287         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1288         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1289         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1290
1291         if (bo_gem->has_error)
1292                 return -ENOMEM;
1293
1294         if (target_bo_gem->has_error) {
1295                 bo_gem->has_error = 1;
1296                 return -ENOMEM;
1297         }
1298
1299         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1300                 need_fence = 0;
1301
1302         /* We never use HW fences for rendering on 965+ */
1303         if (bufmgr_gem->gen >= 4)
1304                 need_fence = 0;
1305
1306         /* Create a new relocation list if needed */
1307         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1308                 return -ENOMEM;
1309
1310         /* Check overflow */
1311         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1312
1313         /* Check args */
1314         assert(offset <= bo->size - 4);
1315         assert((write_domain & (write_domain - 1)) == 0);
1316
1317         /* Make sure that we're not adding a reloc to something whose size has
1318          * already been accounted for.
1319          */
1320         assert(!bo_gem->used_as_reloc_target);
1321         if (target_bo_gem != bo_gem) {
1322                 target_bo_gem->used_as_reloc_target = 1;
1323                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1324         }
1325         /* An object needing a fence is a tiled buffer, so it won't have
1326          * relocs to other buffers.
1327          */
1328         if (need_fence)
1329                 target_bo_gem->reloc_tree_fences = 1;
1330         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1331
1332         /* Flag the target to disallow further relocations in it. */
1333
1334         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1335         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1336         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1337             target_bo_gem->gem_handle;
1338         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1339         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1340         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1341
1342         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1343         if (target_bo != bo)
1344                 drm_intel_gem_bo_reference(target_bo);
1345         if (need_fence)
1346                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1347                         DRM_INTEL_RELOC_FENCE;
1348         else
1349                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1350
1351         bo_gem->reloc_count++;
1352
1353         return 0;
1354 }
1355
1356 static int
1357 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1358                             drm_intel_bo *target_bo, uint32_t target_offset,
1359                             uint32_t read_domains, uint32_t write_domain)
1360 {
1361         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1362
1363         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1364                                 read_domains, write_domain,
1365                                 !bufmgr_gem->fenced_relocs);
1366 }
1367
1368 static int
1369 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1370                                   drm_intel_bo *target_bo,
1371                                   uint32_t target_offset,
1372                                   uint32_t read_domains, uint32_t write_domain)
1373 {
1374         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1375                                 read_domains, write_domain, 1);
1376 }
1377
1378 /**
1379  * Walk the tree of relocations rooted at BO and accumulate the list of
1380  * validations to be performed and update the relocation buffers with
1381  * index values into the validation list.
1382  */
1383 static void
1384 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1385 {
1386         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1387         int i;
1388
1389         if (bo_gem->relocs == NULL)
1390                 return;
1391
1392         for (i = 0; i < bo_gem->reloc_count; i++) {
1393                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1394
1395                 if (target_bo == bo)
1396                         continue;
1397
1398                 /* Continue walking the tree depth-first. */
1399                 drm_intel_gem_bo_process_reloc(target_bo);
1400
1401                 /* Add the target to the validate list */
1402                 drm_intel_add_validate_buffer(target_bo);
1403         }
1404 }
1405
1406 static void
1407 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1408 {
1409         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1410         int i;
1411
1412         if (bo_gem->relocs == NULL)
1413                 return;
1414
1415         for (i = 0; i < bo_gem->reloc_count; i++) {
1416                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1417                 int need_fence;
1418
1419                 if (target_bo == bo)
1420                         continue;
1421
1422                 /* Continue walking the tree depth-first. */
1423                 drm_intel_gem_bo_process_reloc2(target_bo);
1424
1425                 need_fence = (bo_gem->reloc_target_info[i].flags &
1426                               DRM_INTEL_RELOC_FENCE);
1427
1428                 /* Add the target to the validate list */
1429                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1430         }
1431 }
1432
1433
1434 static void
1435 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1436 {
1437         int i;
1438
1439         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1440                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1441                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1442
1443                 /* Update the buffer offset */
1444                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1445                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1446                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1447                             (unsigned long long)bufmgr_gem->exec_objects[i].
1448                             offset);
1449                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1450                 }
1451         }
1452 }
1453
1454 static void
1455 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1456 {
1457         int i;
1458
1459         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1460                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1461                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1462
1463                 /* Update the buffer offset */
1464                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1465                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1466                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1467                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1468                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1469                 }
1470         }
1471 }
1472
1473 static int
1474 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1475                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1476 {
1477         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1478         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1479         struct drm_i915_gem_execbuffer execbuf;
1480         int ret, i;
1481
1482         if (bo_gem->has_error)
1483                 return -ENOMEM;
1484
1485         pthread_mutex_lock(&bufmgr_gem->lock);
1486         /* Update indices and set up the validate list. */
1487         drm_intel_gem_bo_process_reloc(bo);
1488
1489         /* Add the batch buffer to the validation list.  There are no
1490          * relocations pointing to it.
1491          */
1492         drm_intel_add_validate_buffer(bo);
1493
1494         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1495         execbuf.buffer_count = bufmgr_gem->exec_count;
1496         execbuf.batch_start_offset = 0;
1497         execbuf.batch_len = used;
1498         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1499         execbuf.num_cliprects = num_cliprects;
1500         execbuf.DR1 = 0;
1501         execbuf.DR4 = DR4;
1502
1503         ret = drmIoctl(bufmgr_gem->fd,
1504                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1505                        &execbuf);
1506         if (ret != 0) {
1507                 ret = -errno;
1508                 if (errno == ENOSPC) {
1509                         DBG("Execbuffer fails to pin. "
1510                             "Estimate: %u. Actual: %u. Available: %u\n",
1511                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1512                                                                bufmgr_gem->
1513                                                                exec_count),
1514                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1515                                                               bufmgr_gem->
1516                                                               exec_count),
1517                             (unsigned int)bufmgr_gem->gtt_size);
1518                 }
1519         }
1520         drm_intel_update_buffer_offsets(bufmgr_gem);
1521
1522         if (bufmgr_gem->bufmgr.debug)
1523                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1524
1525         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1526                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1527                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1528
1529                 /* Disconnect the buffer from the validate list */
1530                 bo_gem->validate_index = -1;
1531                 bufmgr_gem->exec_bos[i] = NULL;
1532         }
1533         bufmgr_gem->exec_count = 0;
1534         pthread_mutex_unlock(&bufmgr_gem->lock);
1535
1536         return ret;
1537 }
1538
1539 static int
1540 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1541                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1542                         int ring_flag)
1543 {
1544         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1545         struct drm_i915_gem_execbuffer2 execbuf;
1546         int ret, i;
1547
1548         if ((ring_flag != I915_EXEC_RENDER) && (ring_flag != I915_EXEC_BSD))
1549                 return -EINVAL;
1550
1551         pthread_mutex_lock(&bufmgr_gem->lock);
1552         /* Update indices and set up the validate list. */
1553         drm_intel_gem_bo_process_reloc2(bo);
1554
1555         /* Add the batch buffer to the validation list.  There are no relocations
1556          * pointing to it.
1557          */
1558         drm_intel_add_validate_buffer2(bo, 0);
1559
1560         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1561         execbuf.buffer_count = bufmgr_gem->exec_count;
1562         execbuf.batch_start_offset = 0;
1563         execbuf.batch_len = used;
1564         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1565         execbuf.num_cliprects = num_cliprects;
1566         execbuf.DR1 = 0;
1567         execbuf.DR4 = DR4;
1568         execbuf.flags = ring_flag;
1569         execbuf.rsvd1 = 0;
1570         execbuf.rsvd2 = 0;
1571
1572         ret = drmIoctl(bufmgr_gem->fd,
1573                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1574                        &execbuf);
1575         if (ret != 0) {
1576                 ret = -errno;
1577                 if (ret == -ENOSPC) {
1578                         DBG("Execbuffer fails to pin. "
1579                             "Estimate: %u. Actual: %u. Available: %u\n",
1580                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1581                                                                bufmgr_gem->exec_count),
1582                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1583                                                               bufmgr_gem->exec_count),
1584                             (unsigned int) bufmgr_gem->gtt_size);
1585                 }
1586         }
1587         drm_intel_update_buffer_offsets2(bufmgr_gem);
1588
1589         if (bufmgr_gem->bufmgr.debug)
1590                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1591
1592         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1593                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1594                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1595
1596                 /* Disconnect the buffer from the validate list */
1597                 bo_gem->validate_index = -1;
1598                 bufmgr_gem->exec_bos[i] = NULL;
1599         }
1600         bufmgr_gem->exec_count = 0;
1601         pthread_mutex_unlock(&bufmgr_gem->lock);
1602
1603         return ret;
1604 }
1605
1606 static int
1607 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1608                        drm_clip_rect_t *cliprects, int num_cliprects,
1609                        int DR4)
1610 {
1611         return drm_intel_gem_bo_mrb_exec2(bo, used,
1612                                         cliprects, num_cliprects, DR4,
1613                                         I915_EXEC_RENDER);
1614 }
1615
1616 static int
1617 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1618 {
1619         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1620         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1621         struct drm_i915_gem_pin pin;
1622         int ret;
1623
1624         memset(&pin, 0, sizeof(pin));
1625         pin.handle = bo_gem->gem_handle;
1626         pin.alignment = alignment;
1627
1628         ret = drmIoctl(bufmgr_gem->fd,
1629                        DRM_IOCTL_I915_GEM_PIN,
1630                        &pin);
1631         if (ret != 0)
1632                 return -errno;
1633
1634         bo->offset = pin.offset;
1635         return 0;
1636 }
1637
1638 static int
1639 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1640 {
1641         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1642         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1643         struct drm_i915_gem_unpin unpin;
1644         int ret;
1645
1646         memset(&unpin, 0, sizeof(unpin));
1647         unpin.handle = bo_gem->gem_handle;
1648
1649         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1650         if (ret != 0)
1651                 return -errno;
1652
1653         return 0;
1654 }
1655
1656 static int
1657 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1658                                      uint32_t tiling_mode,
1659                                      uint32_t stride)
1660 {
1661         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1662         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1663         struct drm_i915_gem_set_tiling set_tiling;
1664         int ret;
1665
1666         if (bo_gem->global_name == 0 &&
1667             tiling_mode == bo_gem->tiling_mode &&
1668             stride == bo_gem->stride)
1669                 return 0;
1670
1671         memset(&set_tiling, 0, sizeof(set_tiling));
1672         do {
1673                 /* set_tiling is slightly broken and overwrites the
1674                  * input on the error path, so we have to open code
1675                  * rmIoctl.
1676                  */
1677                 set_tiling.handle = bo_gem->gem_handle;
1678                 set_tiling.tiling_mode = tiling_mode;
1679                 set_tiling.stride = stride;
1680
1681                 ret = ioctl(bufmgr_gem->fd,
1682                             DRM_IOCTL_I915_GEM_SET_TILING,
1683                             &set_tiling);
1684         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1685         if (ret == -1)
1686                 return -errno;
1687
1688         bo_gem->tiling_mode = set_tiling.tiling_mode;
1689         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1690         bo_gem->stride = set_tiling.stride;
1691         return 0;
1692 }
1693
1694 static int
1695 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1696                             uint32_t stride)
1697 {
1698         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1699         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1700         int ret;
1701
1702         /* Linear buffers have no stride. By ensuring that we only ever use
1703          * stride 0 with linear buffers, we simplify our code.
1704          */
1705         if (*tiling_mode == I915_TILING_NONE)
1706                 stride = 0;
1707
1708         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1709         if (ret == 0)
1710                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1711
1712         *tiling_mode = bo_gem->tiling_mode;
1713         return ret;
1714 }
1715
1716 static int
1717 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1718                             uint32_t * swizzle_mode)
1719 {
1720         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1721
1722         *tiling_mode = bo_gem->tiling_mode;
1723         *swizzle_mode = bo_gem->swizzle_mode;
1724         return 0;
1725 }
1726
1727 static int
1728 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1729 {
1730         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1731         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1732         struct drm_gem_flink flink;
1733         int ret;
1734
1735         if (!bo_gem->global_name) {
1736                 memset(&flink, 0, sizeof(flink));
1737                 flink.handle = bo_gem->gem_handle;
1738
1739                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1740                 if (ret != 0)
1741                         return -errno;
1742                 bo_gem->global_name = flink.name;
1743                 bo_gem->reusable = 0;
1744         }
1745
1746         *name = bo_gem->global_name;
1747         return 0;
1748 }
1749
1750 /**
1751  * Enables unlimited caching of buffer objects for reuse.
1752  *
1753  * This is potentially very memory expensive, as the cache at each bucket
1754  * size is only bounded by how many buffers of that size we've managed to have
1755  * in flight at once.
1756  */
1757 void
1758 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1759 {
1760         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1761
1762         bufmgr_gem->bo_reuse = 1;
1763 }
1764
1765 /**
1766  * Enable use of fenced reloc type.
1767  *
1768  * New code should enable this to avoid unnecessary fence register
1769  * allocation.  If this option is not enabled, all relocs will have fence
1770  * register allocated.
1771  */
1772 void
1773 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1774 {
1775         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1776
1777         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1778                 bufmgr_gem->fenced_relocs = 1;
1779 }
1780
1781 /**
1782  * Return the additional aperture space required by the tree of buffer objects
1783  * rooted at bo.
1784  */
1785 static int
1786 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1787 {
1788         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1789         int i;
1790         int total = 0;
1791
1792         if (bo == NULL || bo_gem->included_in_check_aperture)
1793                 return 0;
1794
1795         total += bo->size;
1796         bo_gem->included_in_check_aperture = 1;
1797
1798         for (i = 0; i < bo_gem->reloc_count; i++)
1799                 total +=
1800                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1801                                                         reloc_target_info[i].bo);
1802
1803         return total;
1804 }
1805
1806 /**
1807  * Count the number of buffers in this list that need a fence reg
1808  *
1809  * If the count is greater than the number of available regs, we'll have
1810  * to ask the caller to resubmit a batch with fewer tiled buffers.
1811  *
1812  * This function over-counts if the same buffer is used multiple times.
1813  */
1814 static unsigned int
1815 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1816 {
1817         int i;
1818         unsigned int total = 0;
1819
1820         for (i = 0; i < count; i++) {
1821                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1822
1823                 if (bo_gem == NULL)
1824                         continue;
1825
1826                 total += bo_gem->reloc_tree_fences;
1827         }
1828         return total;
1829 }
1830
1831 /**
1832  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1833  * for the next drm_intel_bufmgr_check_aperture_space() call.
1834  */
1835 static void
1836 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1837 {
1838         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1839         int i;
1840
1841         if (bo == NULL || !bo_gem->included_in_check_aperture)
1842                 return;
1843
1844         bo_gem->included_in_check_aperture = 0;
1845
1846         for (i = 0; i < bo_gem->reloc_count; i++)
1847                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1848                                                            reloc_target_info[i].bo);
1849 }
1850
1851 /**
1852  * Return a conservative estimate for the amount of aperture required
1853  * for a collection of buffers. This may double-count some buffers.
1854  */
1855 static unsigned int
1856 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1857 {
1858         int i;
1859         unsigned int total = 0;
1860
1861         for (i = 0; i < count; i++) {
1862                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1863                 if (bo_gem != NULL)
1864                         total += bo_gem->reloc_tree_size;
1865         }
1866         return total;
1867 }
1868
1869 /**
1870  * Return the amount of aperture needed for a collection of buffers.
1871  * This avoids double counting any buffers, at the cost of looking
1872  * at every buffer in the set.
1873  */
1874 static unsigned int
1875 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1876 {
1877         int i;
1878         unsigned int total = 0;
1879
1880         for (i = 0; i < count; i++) {
1881                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1882                 /* For the first buffer object in the array, we get an
1883                  * accurate count back for its reloc_tree size (since nothing
1884                  * had been flagged as being counted yet).  We can save that
1885                  * value out as a more conservative reloc_tree_size that
1886                  * avoids double-counting target buffers.  Since the first
1887                  * buffer happens to usually be the batch buffer in our
1888                  * callers, this can pull us back from doing the tree
1889                  * walk on every new batch emit.
1890                  */
1891                 if (i == 0) {
1892                         drm_intel_bo_gem *bo_gem =
1893                             (drm_intel_bo_gem *) bo_array[i];
1894                         bo_gem->reloc_tree_size = total;
1895                 }
1896         }
1897
1898         for (i = 0; i < count; i++)
1899                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1900         return total;
1901 }
1902
1903 /**
1904  * Return -1 if the batchbuffer should be flushed before attempting to
1905  * emit rendering referencing the buffers pointed to by bo_array.
1906  *
1907  * This is required because if we try to emit a batchbuffer with relocations
1908  * to a tree of buffers that won't simultaneously fit in the aperture,
1909  * the rendering will return an error at a point where the software is not
1910  * prepared to recover from it.
1911  *
1912  * However, we also want to emit the batchbuffer significantly before we reach
1913  * the limit, as a series of batchbuffers each of which references buffers
1914  * covering almost all of the aperture means that at each emit we end up
1915  * waiting to evict a buffer from the last rendering, and we get synchronous
1916  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1917  * get better parallelism.
1918  */
1919 static int
1920 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1921 {
1922         drm_intel_bufmgr_gem *bufmgr_gem =
1923             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1924         unsigned int total = 0;
1925         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1926         int total_fences;
1927
1928         /* Check for fence reg constraints if necessary */
1929         if (bufmgr_gem->available_fences) {
1930                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1931                 if (total_fences > bufmgr_gem->available_fences)
1932                         return -ENOSPC;
1933         }
1934
1935         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1936
1937         if (total > threshold)
1938                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1939
1940         if (total > threshold) {
1941                 DBG("check_space: overflowed available aperture, "
1942                     "%dkb vs %dkb\n",
1943                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1944                 return -ENOSPC;
1945         } else {
1946                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1947                     (int)bufmgr_gem->gtt_size / 1024);
1948                 return 0;
1949         }
1950 }
1951
1952 /*
1953  * Disable buffer reuse for objects which are shared with the kernel
1954  * as scanout buffers
1955  */
1956 static int
1957 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1958 {
1959         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1960
1961         bo_gem->reusable = 0;
1962         return 0;
1963 }
1964
1965 static int
1966 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
1967 {
1968         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1969
1970         return bo_gem->reusable;
1971 }
1972
1973 static int
1974 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1975 {
1976         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1977         int i;
1978
1979         for (i = 0; i < bo_gem->reloc_count; i++) {
1980                 if (bo_gem->reloc_target_info[i].bo == target_bo)
1981                         return 1;
1982                 if (bo == bo_gem->reloc_target_info[i].bo)
1983                         continue;
1984                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
1985                                                 target_bo))
1986                         return 1;
1987         }
1988
1989         return 0;
1990 }
1991
1992 /** Return true if target_bo is referenced by bo's relocation tree. */
1993 static int
1994 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1995 {
1996         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1997
1998         if (bo == NULL || target_bo == NULL)
1999                 return 0;
2000         if (target_bo_gem->used_as_reloc_target)
2001                 return _drm_intel_gem_bo_references(bo, target_bo);
2002         return 0;
2003 }
2004
2005 static void
2006 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2007 {
2008         unsigned int i = bufmgr_gem->num_buckets;
2009
2010         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2011
2012         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2013         bufmgr_gem->cache_bucket[i].size = size;
2014         bufmgr_gem->num_buckets++;
2015 }
2016
2017 static void
2018 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2019 {
2020         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2021
2022         /* OK, so power of two buckets was too wasteful of memory.
2023          * Give 3 other sizes between each power of two, to hopefully
2024          * cover things accurately enough.  (The alternative is
2025          * probably to just go for exact matching of sizes, and assume
2026          * that for things like composited window resize the tiled
2027          * width/height alignment and rounding of sizes to pages will
2028          * get us useful cache hit rates anyway)
2029          */
2030         add_bucket(bufmgr_gem, 4096);
2031         add_bucket(bufmgr_gem, 4096 * 2);
2032         add_bucket(bufmgr_gem, 4096 * 3);
2033
2034         /* Initialize the linked lists for BO reuse cache. */
2035         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2036                 add_bucket(bufmgr_gem, size);
2037
2038                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2039                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2040                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2041         }
2042 }
2043
2044 /**
2045  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2046  * and manage map buffer objections.
2047  *
2048  * \param fd File descriptor of the opened DRM device.
2049  */
2050 drm_intel_bufmgr *
2051 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2052 {
2053         drm_intel_bufmgr_gem *bufmgr_gem;
2054         struct drm_i915_gem_get_aperture aperture;
2055         drm_i915_getparam_t gp;
2056         int ret;
2057         int exec2 = 0, has_bsd = 0;
2058
2059         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2060         if (bufmgr_gem == NULL)
2061                 return NULL;
2062
2063         bufmgr_gem->fd = fd;
2064
2065         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2066                 free(bufmgr_gem);
2067                 return NULL;
2068         }
2069
2070         ret = drmIoctl(bufmgr_gem->fd,
2071                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2072                        &aperture);
2073
2074         if (ret == 0)
2075                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2076         else {
2077                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2078                         strerror(errno));
2079                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2080                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2081                         "May lead to reduced performance or incorrect "
2082                         "rendering.\n",
2083                         (int)bufmgr_gem->gtt_size / 1024);
2084         }
2085
2086         gp.param = I915_PARAM_CHIPSET_ID;
2087         gp.value = &bufmgr_gem->pci_device;
2088         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2089         if (ret) {
2090                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2091                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2092         }
2093
2094         if (IS_GEN2(bufmgr_gem))
2095                 bufmgr_gem->gen = 2;
2096         else if (IS_GEN3(bufmgr_gem))
2097                 bufmgr_gem->gen = 3;
2098         else if (IS_GEN4(bufmgr_gem))
2099                 bufmgr_gem->gen = 4;
2100         else
2101                 bufmgr_gem->gen = 6;
2102
2103         gp.param = I915_PARAM_HAS_EXECBUF2;
2104         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2105         if (!ret)
2106                 exec2 = 1;
2107
2108         gp.param = I915_PARAM_HAS_BSD;
2109         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2110         if (!ret)
2111                 has_bsd = 1;
2112
2113         if (bufmgr_gem->gen < 4) {
2114                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2115                 gp.value = &bufmgr_gem->available_fences;
2116                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2117                 if (ret) {
2118                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2119                                 errno);
2120                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2121                                 *gp.value);
2122                         bufmgr_gem->available_fences = 0;
2123                 } else {
2124                         /* XXX The kernel reports the total number of fences,
2125                          * including any that may be pinned.
2126                          *
2127                          * We presume that there will be at least one pinned
2128                          * fence for the scanout buffer, but there may be more
2129                          * than one scanout and the user may be manually
2130                          * pinning buffers. Let's move to execbuffer2 and
2131                          * thereby forget the insanity of using fences...
2132                          */
2133                         bufmgr_gem->available_fences -= 2;
2134                         if (bufmgr_gem->available_fences < 0)
2135                                 bufmgr_gem->available_fences = 0;
2136                 }
2137         }
2138
2139         /* Let's go with one relocation per every 2 dwords (but round down a bit
2140          * since a power of two will mean an extra page allocation for the reloc
2141          * buffer).
2142          *
2143          * Every 4 was too few for the blender benchmark.
2144          */
2145         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2146
2147         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2148         bufmgr_gem->bufmgr.bo_alloc_for_render =
2149             drm_intel_gem_bo_alloc_for_render;
2150         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2151         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2152         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2153         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2154         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2155         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2156         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2157         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2158         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2159         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2160         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2161         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2162         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2163         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2164         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2165         /* Use the new one if available */
2166         if (exec2) {
2167                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2168                 if (has_bsd)
2169                         bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2170         } else
2171                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2172         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2173         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2174         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2175         bufmgr_gem->bufmgr.debug = 0;
2176         bufmgr_gem->bufmgr.check_aperture_space =
2177             drm_intel_gem_check_aperture_space;
2178         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2179         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2180         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2181             drm_intel_gem_get_pipe_from_crtc_id;
2182         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2183
2184         init_cache_buckets(bufmgr_gem);
2185
2186         return &bufmgr_gem->bufmgr;
2187 }