include/soc/sprd/chip_x35lt8/__regs_cp_apb_rf.h

   1 /* the head file modifier:     g   2015-03-19 15:46:02*/
   2
   3 /*
   4 * Copyright (C) 2013 Spreadtrum Communications Inc.
   5 *
   6 * This program is free software; you can redistribute it and/or
   7 * modify it under the terms of the GNU General Public License
   8 * as published by the Free Software Foundation; either version 2
   9 * of the License, or (at your option) any later version.
  10 *
  11 * This program is distributed in the hope that it will be useful,
  12 * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 * GNU General Public License for more details.
  15 *
  16 *************************************************
  17 * Automatically generated C header: do not edit *
  18 *************************************************
  19 */
  20
  21 #ifndef __SCI_GLB_REGS_H__
  22 #error  "Don't include this file directly, Pls include sci_glb_regs.h"
  23 #endif
  24
  25
  26 #ifndef __H_REGS_CP_APB_RF_HEADFILE_H__
  27 #define __H_REGS_CP_APB_RF_HEADFILE_H__ __FILE__
  28
  29 #define  REGS_CP_APB_RF
  30
  31 /* registers definitions for CP_APB_RF */
  32 #define REG_CP_APB_RF_APB_EB0_STS                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0008)/*APB_EB0_STS*/
  33 #define REG_CP_APB_RF_APB_RST0_STS                      SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0014)/*APB_RST0_STS*/
  34 #define REG_CP_APB_RF_APB_MCU_RST                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0018)/*APB_MCU_RST*/
  35 #define REG_CP_APB_RF_APB_CLK_SEL0                      SCI_ADDR(REGS_CP_APB_RF_BASE, 0x001C)/*APB_CLK_SEL0*/
  36 #define REG_CP_APB_RF_APB_CLK_DIV0                      SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0020)/*APB_CLK_DIV0*/
  37 #define REG_CP_APB_RF_APB_ARCH_EB                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0024)/*APB_ARCH_EB*/
  38 #define REG_CP_APB_RF_APB_MISC_CTL0                     SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0028)/*APB_MISC_CTL0*/
  39 #define REG_CP_APB_RF_APB_MISC_CTL1                     SCI_ADDR(REGS_CP_APB_RF_BASE, 0x002C)/*APB_MISC_CTL1*/
  40 #define REG_CP_APB_RF_APB_PIN_SEL                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0040)/*APB_PIN_SEL*/
  41 #define REG_CP_APB_RF_APB_SLP_CTL                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0044)/*APB_SLP_CTL*/
  42 #define REG_CP_APB_RF_APB_WSYS_STS                      SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0048)/*APB_WSYS_STS*/
  43 #define REG_CP_APB_RF_APB_SLP_STS                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0050)/*APB_SLP_STS*/
  44 #define REG_CP_APB_RF_APB_ROM_PD_CTL                    SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0054)/*APB_ROM_PD_CTL*/
  45 #define REG_CP_APB_RF_APB_BUS_CTL0                      SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0058)/*APB_BUS_CTL0*/
  46 #define REG_CP_APB_RF_APB_DSP_INT_CLR                   SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0074)/*APB_DSP_INT_CLR*/
  47 #define REG_CP_APB_RF_APB_MISC_INT_STS                  SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0078)/*APB_MISC_INT_STS*/
  48 #define REG_CP_APB_RF_APB_HWRST                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0080)/*APB_HWRST*/
  49 #define REG_CP_APB_RF_APB_ARM_BOOT_ADDR                 SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0084)/*APB_ARM_BOOT_ADDR*/
  50 #define REG_CP_APB_RF_APB_GGE_SLP_STS                   SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0088)/*APB_GGE_SLP_STS*/
  51
  52
  53
  54 /* bits definitions for register REG_CP_APB_RF_APB_EB0_STS */
  55 #define BIT_UART2_EB                                            ( BIT(20) )
  56 #define BIT_EIC_RTC_EB                                          ( BIT(19) )
  57 #define BIT_EIC_EB                                              ( BIT(18) )
  58 #define BIT_RFFE_EB                                             ( BIT(17) )
  59 #define BIT_EPT_EB                                              ( BIT(16) )
  60 #define BIT_GPIO_EB                                             ( BIT(15) )
  61 #define BIT_TMR_RTC_EB                                          ( BIT(14) )
  62 #define BIT_TMR_EB                                              ( BIT(13) )
  63 #define BIT_SYSTMR_RTC_EB                                       ( BIT(12) )
  64 #define BIT_SYSTMR_EB                                           ( BIT(11) )
  65 #define BIT_IIS3_EB                                             ( BIT(10) )
  66 #define BIT_IIS2_EB                                             ( BIT(9) )
  67 #define BIT_IIS1_EB                                             ( BIT(8) )
  68 #define BIT_IIS0_EB                                             ( BIT(7) )
  69 #define BIT_SIM2_EB                                             ( BIT(6) )
  70 #define BIT_SIM1_EB                                             ( BIT(5) )
  71 #define BIT_SIM0_EB                                             ( BIT(4) )
  72 #define BIT_UART1_EB                                            ( BIT(3) )
  73 #define BIT_UART0_EB                                            ( BIT(2) )
  74 #define BIT_WDG_RTC_EB                                          ( BIT(1) )
  75 #define BIT_WDG_EB                                              ( BIT(0) )
  76
  77 /* bits definitions for register REG_CP_APB_RF_APB_RST0_STS */
  78 #define BIT_UART2_SOFT_RST                                      ( BIT(20) )
  79 #define BIT_GGE_MCU_DSP_RST                                     ( BIT(19) )
  80 #define BIT_EIC_SOFT_RST                                        ( BIT(16) )
  81 #define BIT_RFFE_SOFT_RST                                       ( BIT(15) )
  82 #define BIT_MCU_DSP_RST                                         ( BIT(14) )
  83 #define BIT_EPT_SOFT_RST                                        ( BIT(13) )
  84 #define BIT_GPIO_SOFT_RST                                       ( BIT(12) )
  85 #define BIT_TMR_SOFT_RST                                        ( BIT(11) )
  86 #define BIT_SYSTMR_SOFT_RST                                     ( BIT(10) )
  87 #define BIT_IIS3_SOFT_RST                                       ( BIT(9) )
  88 #define BIT_IIS2_SOFT_RST                                       ( BIT(8) )
  89 #define BIT_IIS1_SOFT_RST                                       ( BIT(7) )
  90 #define BIT_IIS0_SOFT_RST                                       ( BIT(6) )
  91 #define BIT_SIM2_SOFT_RST                                       ( BIT(5) )
  92 #define BIT_SIM1_SOFT_RST                                       ( BIT(4) )
  93 #define BIT_SIM0_SOFT_RST                                       ( BIT(3) )
  94 #define BIT_UART1_SOFT_RST                                      ( BIT(2) )
  95 #define BIT_UART0_SOFT_RST                                      ( BIT(1) )
  96 #define BIT_WDG_SOFT_RST                                        ( BIT(0) )
  97
  98 /* bits definitions for register REG_CP_APB_RF_APB_MCU_RST */
  99 #define BIT_MCU_SOFT_RST_SET                                    ( BIT(0) )
 100
 101 /* bits definitions for register REG_CP_APB_RF_APB_CLK_SEL0 */
 102 #define BIT_CLK_IIS3_PAD_SEL                                    ( BIT(19) )
 103 #define BIT_CLK_IIS2_PAD_SEL                                    ( BIT(18) )
 104 #define BIT_CLK_IIS1_PAD_SEL                                    ( BIT(17) )
 105 #define BIT_CLK_IIS0_PAD_SEL                                    ( BIT(16) )
 106 #define BITS_CLK_UART2_SEL(_X_)                                 ( (_X_) << 12 & (BIT(12)|BIT(13)) )
 107 #define BITS_CLK_IIS3_SEL(_X_)                                  ( (_X_) << 10 & (BIT(10)|BIT(11)) )
 108 #define BITS_CLK_IIS2_SEL(_X_)                                  ( (_X_) << 8 & (BIT(8)|BIT(9)) )
 109 #define BITS_CLK_IIS1_SEL(_X_)                                  ( (_X_) << 6 & (BIT(6)|BIT(7)) )
 110 #define BITS_CLK_IIS0_SEL(_X_)                                  ( (_X_) << 4 & (BIT(4)|BIT(5)) )
 111 #define BITS_CLK_UART1_SEL(_X_)                                 ( (_X_) << 2 & (BIT(2)|BIT(3)) )
 112 #define BITS_CLK_UART0_SEL(_X_)                                 ( (_X_) & (BIT(0)|BIT(1)) )
 113
 114 /* bits definitions for register REG_CP_APB_RF_APB_CLK_DIV0 */
 115 #define BITS_CLK_IIS2_DIV(_X_)                                  ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)) )
 116 #define BITS_CLK_IIS1_DIV(_X_)                                  ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)) )
 117 #define BITS_CLK_IIS0_DIV(_X_)                                  ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)) )
 118 #define BITS_CLK_UART1_DIV(_X_)                                 ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)) )
 119 #define BITS_CLK_UART0_DIV(_X_)                                 ( (_X_) & (BIT(0)|BIT(1)|BIT(2)) )
 120
 121 /* bits definitions for register REG_CP_APB_RF_APB_ARCH_EB */
 122 #define BITS_CLK_UART2_DIV(_X_)                                 ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)) )
 123 #define BITS_CLK_IIS3_DIV(_X_)                                  ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)) )
 124 #define BIT_RTC_ARCH_EB                                         ( BIT(1) )
 125 #define BIT_APB_ARCH_EB                                         ( BIT(0) )
 126
 127 /* bits definitions for register REG_CP_APB_RF_APB_MISC_CTL0 */
 128 #define BIT_GGE_ALL_CLK_EN                                      ( BIT(29) )
 129 #define BIT_ALL_CLK_EN                                          ( BIT(28) )
 130 #define BIT_DMA_LSLP_EN                                         ( BIT(27) )
 131 #define BIT_WAKEUP_XTL_EN_3G_W                                  ( BIT(26) )
 132 #define BIT_WAKEUP_XTL_EN_2G                                    ( BIT(25) )
 133 #define BIT_ARM_JTAG_EN                                         ( BIT(24) )
 134 #define BIT_WAKEUP_XTL_EN_3G_TD                                 ( BIT(23) )
 135 #define BIT_GGE_WAKEUP_XTL_EN_2G                                ( BIT(22) )
 136 #define BITS_ARM_FRC_STOP(_X_)                                  ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)) )
 137
 138 /* bits definitions for register REG_CP_APB_RF_APB_MISC_CTL1 */
 139 #define BITS_BUFON_CTRL(_X_)                                    ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)) )
 140 #define BIT_SIM2_CLK_POLARITY                                   ( BIT(3) )
 141 #define BIT_SIM1_CLK_POLARITY                                   ( BIT(2) )
 142 #define BIT_SIM0_CLK_POLARITY                                   ( BIT(1) )
 143 #define BIT_ROM_CLK_EN                                          ( BIT(0) )
 144
 145 /* bits definitions for register REG_CP_APB_RF_APB_PIN_SEL */
 146 #define BIT_DJTAG_PIN_IN_SEL                                    ( BIT(0) )
 147
 148 /* bits definitions for register REG_CP_APB_RF_APB_SLP_CTL */
 149 #define BITS_GGE_DEEP_SLP_DBG(_X_)                              ( (_X_) << 25 & (BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 150 #define BIT_APB_PERI_FRC_ON                                     ( BIT(20) )
 151 #define BIT_APB_PERI_FRC_SLP                                    ( BIT(16) )
 152 #define BIT_MCU_XTLEN_AUTOPD_EN                                 ( BIT(12) )
 153 #define BIT_MCU_FORCE_GGE_LIGHT_SLEEP                           ( BIT(9) )
 154 #define BIT_MCU_FORCE_LIGHT_SLEEP                               ( BIT(8) )
 155 #define BIT_CHIP_SLP_ARM_CLR                                    ( BIT(4) )
 156 #define BIT_MCU_FORCE_GGE_DEEP_SLEEP                            ( BIT(3) )
 157 #define BIT_MCU_FORCE_WSYS_LT_STOP                              ( BIT(2) )
 158 #define BIT_MCU_FORCE_WSYS_STOP                                 ( BIT(1) )
 159 #define BIT_MCU_FORCE_DEEP_SLEEP                                ( BIT(0) )
 160
 161 /* bits definitions for register REG_CP_APB_RF_APB_WSYS_STS */
 162 #define BITS_DEEP_SLP_DBG(_X_)                                  ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )
 163 #define BITS_WSYS_STATUS(_X_)                                   ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 164
 165 /* bits definitions for register REG_CP_APB_RF_APB_SLP_STS */
 166 #define BIT_DSP_MAHB_SLEEP_EN                                   ( BIT(28) )
 167 #define BIT_MCU_PERI_STOP                                       ( BIT(27) )
 168 #define BIT_DSP_PERI_STOP                                       ( BIT(26) )
 169 #define BIT_ECC_CKG_EN                                          ( BIT(25) )
 170 #define BIT_QBC_CKG_EN                                          ( BIT(24) )
 171 #define BIT_DSP_TWPLL_EN                                        ( BIT(21) )
 172 #define BIT_STC_TMR_AUTOPD_XTL_EN                               ( BIT(20) )
 173 #define BIT_RFT_TMR_AUTOPD_XTL_EN                               ( BIT(19) )
 174 #define BIT_STC_TMR_AUTOPD_RF_EN                                ( BIT(18) )
 175 #define BIT_RFT_TMR_AUTOPD_RF_EN                                ( BIT(17) )
 176 #define BIT_CHIP_SLEEP_REC_ARM                                  ( BIT(16) )
 177 #define BIT_DSP_CORE_STOP                                       ( BIT(15) )
 178 #define BIT_DSP_MTX_STOP                                        ( BIT(14) )
 179 #define BIT_DSP_AHB_STOP                                        ( BIT(13) )
 180 #define BIT_DSP_SYS_STOP                                        ( BIT(12) )
 181 #define BIT_DSP_DEEP_STOP                                       ( BIT(11) )
 182 #define BIT_ASHB_DSPTOARM_EN                                    ( BIT(10) )
 183 #define BIT_ASHB_ARMTODSP_VALID                                 ( BIT(9) )
 184 #define BIT_EMC_STOP_CH3                                        ( BIT(8) )
 185 #define BIT_EMC_STOP_CH4                                        ( BIT(7) )
 186 #define BIT_EMC_STOP_CH5                                        ( BIT(6) )
 187 #define BIT_FRC_WAKE_EN                                         ( BIT(5) )
 188 #define BIT_TMR_WAKE_AFC                                        ( BIT(4) )
 189 #define BIT_SCH_SLEEP                                           ( BIT(3) )
 190 #define BIT_DSP_STOP                                            ( BIT(2) )
 191 #define BIT_MCU_STOP                                            ( BIT(1) )
 192 #define BIT_EMC_STOP                                            ( BIT(0) )
 193
 194 /* bits definitions for register REG_CP_APB_RF_APB_ROM_PD_CTL */
 195 #define BIT_GGE_ROM_FORCE_ON                                    ( BIT(1) )
 196 #define BIT_ROM_FORCE_ON                                        ( BIT(0) )
 197
 198 /* bits definitions for register REG_CP_APB_RF_APB_BUS_CTL0 */
 199 #define BIT_IIS3_DSP_CTRL_SEL                                   ( BIT(11) )
 200 #define BIT_IIS2_DSP_CTRL_SEL                                   ( BIT(10) )
 201 #define BIT_IIS1_DSP_CTRL_SEL                                   ( BIT(9) )
 202 #define BIT_IIS0_DSP_CTRL_SEL                                   ( BIT(8) )
 203 #define BIT_UART2_CTRL_SEL                                      ( BIT(7) )
 204 #define BIT_RFFE_CTRL_SEL                                       ( BIT(5) )
 205 #define BIT_IIS3_CTRL_SEL                                       ( BIT(4) )
 206 #define BIT_IIS2_CTRL_SEL                                       ( BIT(3) )
 207 #define BIT_IIS1_CTRL_SEL                                       ( BIT(2) )
 208 #define BIT_IIS0_CTRL_SEL                                       ( BIT(1) )
 209 #define BIT_UART1_CTRL_SEL                                      ( BIT(0) )
 210
 211 /* bits definitions for register REG_CP_APB_RF_APB_DSP_INT_CLR */
 212 #define BIT_RFT_INT_CLR                                         ( BIT(2) )
 213
 214 /* bits definitions for register REG_CP_APB_RF_APB_MISC_INT_STS */
 215 #define BIT_RFT_INT                                             ( BIT(2) )
 216
 217 /* bits definitions for register REG_CP_APB_RF_APB_HWRST */
 218 #define BITS_HWRST_REG(_X_)                                     (_X_)
 219
 220 /* bits definitions for register REG_CP_APB_RF_APB_ARM_BOOT_ADDR */
 221 #define BITS_ARMBOOT_ADDR(_X_)                                  ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )
 222
 223 /* bits definitions for register REG_CP_APB_RF_APB_GGE_SLP_STS */
 224 #define BIT_GGE_DSP_MAHB_SLEEP_EN                               ( BIT(21) )
 225 #define BIT_GGE_DSP_PERI_STOP                                   ( BIT(20) )
 226 #define BIT_GGE_QBC_CKG_EN                                      ( BIT(19) )
 227 #define BIT_GGE_DSP_TWPLL_EN                                    ( BIT(18) )
 228 #define BIT_GGE_STC_TMR_AUTOPD_XTL_EN                           ( BIT(17) )
 229 #define BIT_GGE_STC_TMR_AUTOPD_RF_EN                            ( BIT(16) )
 230 #define BIT_GGE_DSP_CORE_STOP                                   ( BIT(15) )
 231 #define BIT_GGE_DSP_MTX_STOP                                    ( BIT(14) )
 232 #define BIT_GGE_DSP_AHB_STOP                                    ( BIT(13) )
 233 #define BIT_GGE_DSP_SYS_STOP                                    ( BIT(12) )
 234 #define BIT_GGE_DSP_DEEP_STOP                                   ( BIT(11) )
 235 #define BIT_GGE_ASHB_DSPTOARM_EN                                ( BIT(10) )
 236 #define BIT_GGE_ASHB_ARMTODSP_VALID                             ( BIT(9) )
 237 #define BIT_GGE_EMC_STOP_CH3                                    ( BIT(8) )
 238 #define BIT_GGE_EMC_STOP_CH4                                    ( BIT(7) )
 239 #define BIT_GGE_EMC_STOP_CH5                                    ( BIT(6) )
 240 #define BIT_GGE_FRC_WAKE_EN                                     ( BIT(5) )
 241 #define BIT_GGE_TMR_WAKE_AFC                                    ( BIT(4) )
 242 #define BIT_GGE_SCH_SLEEP                                       ( BIT(3) )
 243 #define BIT_GGE_DSP_STOP                                        ( BIT(2) )
 244 #define BIT_GGE_MCU_STOP                                        ( BIT(1) )
 245 #define BIT_GGE_EMC_STOP                                        ( BIT(0) )
 246
 247 #endif