tizen 2.4 release
[profile/mobile/platform/kernel/linux-3.10-sc7730.git] / include / soc / sprd / chip_x30g / __regs_pub_apb.h
1 /*\r
2  * Copyright (C) 2014 Spreadtrum Communications Inc.\r
3  *\r
4  * This program is free software; you can redistribute it and/or\r
5  * modify it under the terms of the GNU General Public License\r
6  * as published by the Free Software Foundation; either version 2\r
7  * of the License, or (at your option) any later version.\r
8  *\r
9  * This program is distributed in the hope that it will be useful,\r
10  * but WITHOUT ANY WARRANTY; without even the implied warranty of\r
11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
12  * GNU General Public License for more details.\r
13  *\r
14  *************************************************\r
15  * Automatically generated C header: do not edit *\r
16  *************************************************\r
17  */\r
18 \r
19 #ifndef __SCI_GLB_REGS_H__\r
20 #error  "Don't include this file directly, Pls include sci_glb_regs.h"\r
21 #endif\r
22 \r
23 \r
24 #ifndef __H_REGS_PUB_APB_HEADFILE_H__\r
25 #define __H_REGS_PUB_APB_HEADFILE_H__ __FILE__\r
26 \r
27 #define REGS_PUB_APB\r
28 \r
29 /* registers definitions for PUB_APB */\r
30 #define REG_PUB_APB_BUSMON_CNT_START                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0000)\r
31 #define REG_PUB_APB_BUSMON_CFG                            SCI_ADDR(REGS_PUB_APB_BASE, 0x0004)\r
32 #define REG_PUB_APB_DDR_EB                                SCI_ADDR(REGS_PUB_APB_BASE, 0x0008)\r
33 #define REG_PUB_APB_DDR_SOFT_RST                          SCI_ADDR(REGS_PUB_APB_BASE, 0x000C)\r
34 #define REG_PUB_APB_DDR_QOS_CFG1                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0010)\r
35 #define REG_PUB_APB_DDR_QOS_CFG2                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0014)\r
36 #define REG_PUB_APB_DDR_QOS_CFG3                          SCI_ADDR(REGS_PUB_APB_BASE, 0x0018)\r
37 #define REG_PUB_APB_DDR_MRR_STATUS                        SCI_ADDR(REGS_PUB_APB_BASE, 0x001C)\r
38 #define REG_PUB_APB_DDR_ID2QOS_SEL                        SCI_ADDR(REGS_PUB_APB_BASE, 0x003C)\r
39 #define REG_PUB_APB_DDR_ID2QOS_RCFG0                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0040)\r
40 #define REG_PUB_APB_DDR_ID2QOS_RCFG1                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0044)\r
41 #define REG_PUB_APB_DDR_ID2QOS_RCFG2                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0048)\r
42 #define REG_PUB_APB_DDR_ID2QOS_RCFG3                      SCI_ADDR(REGS_PUB_APB_BASE, 0x004c)\r
43 #define REG_PUB_APB_DDR_ID2QOS_RCFG4                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0050)\r
44 #define REG_PUB_APB_DDR_ID2QOS_RCFG5                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0054)\r
45 #define REG_PUB_APB_DDR_ID2QOS_RCFG6                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0058)\r
46 #define REG_PUB_APB_DDR_ID2QOS_RCFG7                      SCI_ADDR(REGS_PUB_APB_BASE, 0x005c)\r
47 #define REG_PUB_APB_DDR_ID2QOS_RCFG8                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0060)\r
48 #define REG_PUB_APB_DDR_ID2QOS_RCFG9                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0064)\r
49 #define REG_PUB_APB_DDR_ID2QOS_WCFG0                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0080)\r
50 #define REG_PUB_APB_DDR_ID2QOS_WCFG1                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0084)\r
51 #define REG_PUB_APB_DDR_ID2QOS_WCFG2                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0088)\r
52 #define REG_PUB_APB_DDR_ID2QOS_WCFG3                      SCI_ADDR(REGS_PUB_APB_BASE, 0x008c)\r
53 #define REG_PUB_APB_DDR_ID2QOS_WCFG4                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0090)\r
54 #define REG_PUB_APB_DDR_ID2QOS_WCFG5                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0094)\r
55 #define REG_PUB_APB_DDR_ID2QOS_WCFG6                      SCI_ADDR(REGS_PUB_APB_BASE, 0x0098)\r
56 #define REG_PUB_APB_DDR_ID2QOS_WCFG7                      SCI_ADDR(REGS_PUB_APB_BASE, 0x009c)\r
57 #define REG_PUB_APB_DDR_ID2QOS_WCFG8                      SCI_ADDR(REGS_PUB_APB_BASE, 0x00a0)\r
58 #define REG_PUB_APB_DDR_ID2QOS_WCFG9                      SCI_ADDR(REGS_PUB_APB_BASE, 0x00a4)\r
59 #define REG_PUB_APB_DFI_TIMEOUT_CFG                       SCI_ADDR(REGS_PUB_APB_BASE, 0x0100)\r
60 #define REG_PUB_APB_DFI_TIMEOUT_STATUS                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0104)\r
61 #define REG_PUB_APB_DFI_TIMEOUT_EN_CNT                    SCI_ADDR(REGS_PUB_APB_BASE, 0x0108)\r
62 #define REG_PUB_APB_DFI_TIMEOUT_VALID_CNT                 SCI_ADDR(REGS_PUB_APB_BASE, 0x010c)\r
63 #define REG_PUB_APB_DMC_PORT_REMAP_EN                     SCI_ADDR(REGS_PUB_APB_BASE, 0x3000)\r
64 #define REG_PUB_APB_DMC_PORTS_MPU_EN                      SCI_ADDR(REGS_PUB_APB_BASE, 0x3004)\r
65 #define REG_PUB_APB_DMC_PORT0_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3008)\r
66 #define REG_PUB_APB_DMC_PORT1_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x300C)\r
67 #define REG_PUB_APB_DMC_PORT2_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3010)\r
68 #define REG_PUB_APB_DMC_PORT3_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3014)\r
69 #define REG_PUB_APB_DMC_PORT4_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3018)\r
70 #define REG_PUB_APB_DMC_PORT5_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x301C)\r
71 #define REG_PUB_APB_DMC_PORT6_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3020)\r
72 #define REG_PUB_APB_DMC_PORT7_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3024)\r
73 #define REG_PUB_APB_DMC_PORT8_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x3028)\r
74 #define REG_PUB_APB_DMC_PORT9_ADDR_REMAP                  SCI_ADDR(REGS_PUB_APB_BASE, 0x302C)\r
75 #define REG_PUB_APB_DMC_PORT0_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3030)\r
76 #define REG_PUB_APB_DMC_PORT1_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3034)\r
77 #define REG_PUB_APB_DMC_PORT2_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3038)\r
78 #define REG_PUB_APB_DMC_PORT3_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x303C)\r
79 #define REG_PUB_APB_DMC_PORT4_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3040)\r
80 #define REG_PUB_APB_DMC_PORT5_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3044)\r
81 #define REG_PUB_APB_DMC_PORT6_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3048)\r
82 #define REG_PUB_APB_DMC_PORT7_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3050)\r
83 #define REG_PUB_APB_DMC_PORT8_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3054)\r
84 #define REG_PUB_APB_DMC_PORT9_MPU_RANGE                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3058)\r
85 #define REG_PUB_APB_DMC_PORT0_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x305C)\r
86 #define REG_PUB_APB_DMC_PORT1_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3060)\r
87 #define REG_PUB_APB_DMC_PORT2_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3064)\r
88 #define REG_PUB_APB_DMC_PORT3_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3068)\r
89 #define REG_PUB_APB_DMC_PORT4_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x306C)\r
90 #define REG_PUB_APB_DMC_PORT5_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3070)\r
91 #define REG_PUB_APB_DMC_PORT6_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3074)\r
92 #define REG_PUB_APB_DMC_PORT7_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3078)\r
93 #define REG_PUB_APB_DMC_PORT8_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x307C)\r
94 #define REG_PUB_APB_DMC_PORT9_DUMP_ADDR                   SCI_ADDR(REGS_PUB_APB_BASE, 0x3080)\r
95 \r
96 \r
97 \r
98 /* bits definitions for register REG_PUB_APB_BUSMON_CNT_START */\r
99 #define BIT_PUB_BUSMON_CNT_START                          ( BIT(0) )\r
100 \r
101 /* bits definitions for register REG_PUB_APB_BUSMON_CFG */\r
102 #define BIT_PUB_BUSMON9_EB                                ( BIT(25) )\r
103 #define BIT_PUB_BUSMON8_EB                                ( BIT(24) )\r
104 #define BIT_PUB_BUSMON7_EB                                ( BIT(23) )\r
105 #define BIT_PUB_BUSMON6_EB                                ( BIT(22) )\r
106 #define BIT_PUB_BUSMON5_EB                                ( BIT(21) )\r
107 #define BIT_PUB_BUSMON4_EB                                ( BIT(20) )\r
108 #define BIT_PUB_BUSMON3_EB                                ( BIT(19) )\r
109 #define BIT_PUB_BUSMON2_EB                                ( BIT(18) )\r
110 #define BIT_PUB_BUSMON1_EB                                ( BIT(17) )\r
111 #define BIT_PUB_BUSMON0_EB                                ( BIT(16) )\r
112 #define BIT_PUB_BUSMON9_SOFT_RST                          ( BIT(9) )\r
113 #define BIT_PUB_BUSMON8_SOFT_RST                          ( BIT(8) )\r
114 #define BIT_PUB_BUSMON7_SOFT_RST                          ( BIT(7) )\r
115 #define BIT_PUB_BUSMON6_SOFT_RST                          ( BIT(6) )\r
116 #define BIT_PUB_BUSMON5_SOFT_RST                          ( BIT(5) )\r
117 #define BIT_PUB_BUSMON4_SOFT_RST                          ( BIT(4) )\r
118 #define BIT_PUB_BUSMON3_SOFT_RST                          ( BIT(3) )\r
119 #define BIT_PUB_BUSMON2_SOFT_RST                          ( BIT(2) )\r
120 #define BIT_PUB_BUSMON1_SOFT_RST                          ( BIT(1) )\r
121 #define BIT_PUB_BUSMON0_SOFT_RST                          ( BIT(0) )\r
122 \r
123 /* bits definitions for register REG_PUB_APB_DDR_EB */\r
124 \r
125 /* bits definitions for register REG_PUB_APB_DDR_SOFT_RST */\r
126 \r
127 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG1 */\r
128 #define BITS_DMC_ARQOS_3(_X_)                             ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
129 #define BITS_DMC_AWQOS_3(_X_)                             ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
130 #define BITS_DMC_ARQOS_2(_X_)                             ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
131 #define BITS_DMC_AWQOS_2(_X_)                             ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
132 #define BITS_DMC_ARQOS_1(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
133 #define BITS_DMC_AWQOS_1(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
134 #define BITS_DMC_ARQOS_0(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
135 #define BITS_DMC_AWQOS_0(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
136 \r
137 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG2 */\r
138 #define BITS_DMC_ARQOS_7(_X_)                             ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
139 #define BITS_DMC_AWQOS_7(_X_)                             ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
140 #define BITS_DMC_ARQOS_6(_X_)                             ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
141 #define BITS_DMC_AWQOS_6(_X_)                             ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
142 #define BITS_DMC_ARQOS_5(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
143 #define BITS_DMC_AWQOS_5(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
144 #define BITS_DMC_ARQOS_4(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
145 #define BITS_DMC_AWQOS_4(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
146 \r
147 /* bits definitions for register REG_PUB_APB_DDR_QOS_CFG3 */\r
148 #define BITS_DMC_ARQOS_9(_X_)                             ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
149 #define BITS_DMC_AWQOS_9(_X_)                             ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
150 #define BITS_DMC_ARQOS_8(_X_)                             ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
151 #define BITS_DMC_AWQOS_8(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
152 \r
153 /* bits definitions for register REG_PUB_APB_DDR_MRR_STATUS */\r
154 #define BIT_DDRC_CO_RD_MRR_DATA_VALID                     ( BIT(8) )\r
155 #define BITS_DDRC_CO_RD_MRR_DATA(_X_)                     ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
156 \r
157 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_SEL */\r
158 #define BITS_DMC_ID_SEL(_X_)                              ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)) )\r
159 #define BITS_DMC_QOS_SEL(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)) )\r
160 \r
161 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG0 */\r
162 #define BITS_DMC_ARQOS_0_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
163 #define BITS_DMC_ARQOS_0_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
164 #define BITS_DMC_ARQOS_0_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
165 #define BITS_DMC_ARQOS_0_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
166 #define BITS_DMC_ARQOS_0_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
167 #define BITS_DMC_ARQOS_0_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
168 #define BITS_DMC_ARQOS_0_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
169 #define BITS_DMC_ARQOS_0_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
170 \r
171 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG1 */\r
172 #define BITS_DMC_ARQOS_1_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
173 #define BITS_DMC_ARQOS_1_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
174 #define BITS_DMC_ARQOS_1_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
175 #define BITS_DMC_ARQOS_1_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
176 #define BITS_DMC_ARQOS_1_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
177 #define BITS_DMC_ARQOS_1_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
178 #define BITS_DMC_ARQOS_1_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
179 #define BITS_DMC_ARQOS_1_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
180 \r
181 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG2 */\r
182 #define BITS_DMC_ARQOS_2_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
183 #define BITS_DMC_ARQOS_2_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
184 #define BITS_DMC_ARQOS_2_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
185 #define BITS_DMC_ARQOS_2_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
186 #define BITS_DMC_ARQOS_2_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
187 #define BITS_DMC_ARQOS_2_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
188 #define BITS_DMC_ARQOS_2_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
189 #define BITS_DMC_ARQOS_2_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
190 \r
191 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG3 */\r
192 #define BITS_DMC_ARQOS_3_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
193 #define BITS_DMC_ARQOS_3_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
194 #define BITS_DMC_ARQOS_3_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
195 #define BITS_DMC_ARQOS_3_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
196 #define BITS_DMC_ARQOS_3_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
197 #define BITS_DMC_ARQOS_3_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
198 #define BITS_DMC_ARQOS_3_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
199 #define BITS_DMC_ARQOS_3_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
200 \r
201 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG4 */\r
202 #define BITS_DMC_ARQOS_4_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
203 #define BITS_DMC_ARQOS_4_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
204 #define BITS_DMC_ARQOS_4_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
205 #define BITS_DMC_ARQOS_4_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
206 #define BITS_DMC_ARQOS_4_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
207 #define BITS_DMC_ARQOS_4_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
208 #define BITS_DMC_ARQOS_4_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
209 #define BITS_DMC_ARQOS_4_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
210 \r
211 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG5 */\r
212 #define BITS_DMC_ARQOS_5_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
213 #define BITS_DMC_ARQOS_5_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
214 #define BITS_DMC_ARQOS_5_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
215 #define BITS_DMC_ARQOS_5_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
216 #define BITS_DMC_ARQOS_5_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
217 #define BITS_DMC_ARQOS_5_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
218 #define BITS_DMC_ARQOS_5_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
219 #define BITS_DMC_ARQOS_5_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
220 \r
221 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG6 */\r
222 #define BITS_DMC_ARQOS_6_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
223 #define BITS_DMC_ARQOS_6_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
224 #define BITS_DMC_ARQOS_6_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
225 #define BITS_DMC_ARQOS_6_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
226 #define BITS_DMC_ARQOS_6_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
227 #define BITS_DMC_ARQOS_6_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
228 #define BITS_DMC_ARQOS_6_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
229 #define BITS_DMC_ARQOS_6_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
230 \r
231 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG7 */\r
232 #define BITS_DMC_ARQOS_7_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
233 #define BITS_DMC_ARQOS_7_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
234 #define BITS_DMC_ARQOS_7_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
235 #define BITS_DMC_ARQOS_7_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
236 #define BITS_DMC_ARQOS_7_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
237 #define BITS_DMC_ARQOS_7_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
238 #define BITS_DMC_ARQOS_7_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
239 #define BITS_DMC_ARQOS_7_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
240 \r
241 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG8 */\r
242 #define BITS_DMC_ARQOS_8_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
243 #define BITS_DMC_ARQOS_8_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
244 #define BITS_DMC_ARQOS_8_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
245 #define BITS_DMC_ARQOS_8_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
246 #define BITS_DMC_ARQOS_8_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
247 #define BITS_DMC_ARQOS_8_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
248 #define BITS_DMC_ARQOS_8_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
249 #define BITS_DMC_ARQOS_8_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
250 \r
251 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_RCFG9 */\r
252 #define BITS_DMC_ARQOS_9_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
253 #define BITS_DMC_ARQOS_9_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
254 #define BITS_DMC_ARQOS_9_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
255 #define BITS_DMC_ARQOS_9_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
256 #define BITS_DMC_ARQOS_9_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
257 #define BITS_DMC_ARQOS_9_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
258 #define BITS_DMC_ARQOS_9_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
259 #define BITS_DMC_ARQOS_9_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
260 \r
261 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG0 */\r
262 #define BITS_DMC_AWQOS_0_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
263 #define BITS_DMC_AWQOS_0_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
264 #define BITS_DMC_AWQOS_0_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
265 #define BITS_DMC_AWQOS_0_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
266 #define BITS_DMC_AWQOS_0_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
267 #define BITS_DMC_AWQOS_0_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
268 #define BITS_DMC_AWQOS_0_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
269 #define BITS_DMC_AWQOS_0_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
270 \r
271 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG1 */\r
272 #define BITS_DMC_AWQOS_1_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
273 #define BITS_DMC_AWQOS_1_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
274 #define BITS_DMC_AWQOS_1_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
275 #define BITS_DMC_AWQOS_1_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
276 #define BITS_DMC_AWQOS_1_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
277 #define BITS_DMC_AWQOS_1_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
278 #define BITS_DMC_AWQOS_1_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
279 #define BITS_DMC_AWQOS_1_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
280 \r
281 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG2 */\r
282 #define BITS_DMC_AWQOS_2_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
283 #define BITS_DMC_AWQOS_2_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
284 #define BITS_DMC_AWQOS_2_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
285 #define BITS_DMC_AWQOS_2_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
286 #define BITS_DMC_AWQOS_2_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
287 #define BITS_DMC_AWQOS_2_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
288 #define BITS_DMC_AWQOS_2_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
289 #define BITS_DMC_AWQOS_2_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
290 \r
291 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG3 */\r
292 #define BITS_DMC_AWQOS_3_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
293 #define BITS_DMC_AWQOS_3_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
294 #define BITS_DMC_AWQOS_3_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
295 #define BITS_DMC_AWQOS_3_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
296 #define BITS_DMC_AWQOS_3_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
297 #define BITS_DMC_AWQOS_3_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
298 #define BITS_DMC_AWQOS_3_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
299 #define BITS_DMC_AWQOS_3_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
300 \r
301 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG4 */\r
302 #define BITS_DMC_AWQOS_4_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
303 #define BITS_DMC_AWQOS_4_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
304 #define BITS_DMC_AWQOS_4_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
305 #define BITS_DMC_AWQOS_4_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
306 #define BITS_DMC_AWQOS_4_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
307 #define BITS_DMC_AWQOS_4_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
308 #define BITS_DMC_AWQOS_4_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
309 #define BITS_DMC_AWQOS_4_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
310 \r
311 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG5 */\r
312 #define BITS_DMC_AWQOS_5_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
313 #define BITS_DMC_AWQOS_5_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
314 #define BITS_DMC_AWQOS_5_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
315 #define BITS_DMC_AWQOS_5_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
316 #define BITS_DMC_AWQOS_5_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
317 #define BITS_DMC_AWQOS_5_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
318 #define BITS_DMC_AWQOS_5_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
319 #define BITS_DMC_AWQOS_5_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
320 \r
321 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG6 */\r
322 #define BITS_DMC_AWQOS_6_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
323 #define BITS_DMC_AWQOS_6_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
324 #define BITS_DMC_AWQOS_6_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
325 #define BITS_DMC_AWQOS_6_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
326 #define BITS_DMC_AWQOS_6_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
327 #define BITS_DMC_AWQOS_6_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
328 #define BITS_DMC_AWQOS_6_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
329 #define BITS_DMC_AWQOS_6_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
330 \r
331 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG7 */\r
332 #define BITS_DMC_AWQOS_7_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
333 #define BITS_DMC_AWQOS_7_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
334 #define BITS_DMC_AWQOS_7_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
335 #define BITS_DMC_AWQOS_7_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
336 #define BITS_DMC_AWQOS_7_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
337 #define BITS_DMC_AWQOS_7_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
338 #define BITS_DMC_AWQOS_7_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
339 #define BITS_DMC_AWQOS_7_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
340 \r
341 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG8 */\r
342 #define BITS_DMC_AWQOS_8_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
343 #define BITS_DMC_AWQOS_8_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
344 #define BITS_DMC_AWQOS_8_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
345 #define BITS_DMC_AWQOS_8_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
346 #define BITS_DMC_AWQOS_8_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
347 #define BITS_DMC_AWQOS_8_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
348 #define BITS_DMC_AWQOS_8_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
349 #define BITS_DMC_AWQOS_8_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
350 \r
351 /* bits definitions for register REG_PUB_APB_DDR_ID2QOS_WCFG9 */\r
352 #define BITS_DMC_AWQOS_9_ID7(_X_)                         ( (_X_) << 28 & (BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
353 #define BITS_DMC_AWQOS_9_ID6(_X_)                         ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)) )\r
354 #define BITS_DMC_AWQOS_9_ID5(_X_)                         ( (_X_) << 20 & (BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
355 #define BITS_DMC_AWQOS_9_ID4(_X_)                         ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
356 #define BITS_DMC_AWQOS_9_ID3(_X_)                         ( (_X_) << 12 & (BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
357 #define BITS_DMC_AWQOS_9_ID2(_X_)                         ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)) )\r
358 #define BITS_DMC_AWQOS_9_ID1(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
359 #define BITS_DMC_AWQOS_9_ID0(_X_)                         ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
360 \r
361 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_CFG */\r
362 #define BITS_DFI_TIMEOUT_THRESHOLD(_X_)                   ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
363 #define BITS_DFI_TIMEOUT_CLR(_X_)                         ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
364 #define BITS_DFI_TIMEOUT_EN(_X_)                          ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
365 \r
366 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_STATUS */\r
367 #define BITS_DFI_TIMEOUT_STATUS(_X_)                      ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)) )\r
368 \r
369 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_EN_CNT */\r
370 #define BITS_DFI_TIMEOUT_EN3_CNT(_X_)                     ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
371 #define BITS_DFI_TIMEOUT_EN2_CNT(_X_)                     ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
372 #define BITS_DFI_TIMEOUT_EN1_CNT(_X_)                     ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
373 #define BITS_DFI_TIMEOUT_EN0_CNT(_X_)                     ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
374 \r
375 /* bits definitions for register REG_PUB_APB_DFI_TIMEOUT_VALID_CNT */\r
376 #define BITS_DFI_TIMEOUT_VALID3_CNT(_X_)                  ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
377 #define BITS_DFI_TIMEOUT_VALID2_CNT(_X_)                  ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)) )\r
378 #define BITS_DFI_TIMEOUT_VALID1_CNT(_X_)                  ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
379 #define BITS_DFI_TIMEOUT_VALID0_CNT(_X_)                  ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)) )\r
380 \r
381 /* bits definitions for register REG_PUB_APB_DMC_PORT_REMAP_EN */\r
382 #define BITS_DMC_PORTS_REMAP_EN(_X_)                      ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
383 \r
384 /* bits definitions for register REG_PUB_APB_DMC_PORTS_MPU_EN */\r
385 #define BITS_DMC_PORTS_MPU_EN(_X_)                        ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)|BIT(16)|BIT(17)|BIT(18)|BIT(19)) )\r
386 \r
387 /* bits definitions for register REG_PUB_APB_DMC_PORT0_ADDR_REMAP */\r
388 #define BITS_DMC_PORT0_ADDR_REMAP(_X_)                    (_X_)\r
389 \r
390 /* bits definitions for register REG_PUB_APB_DMC_PORT1_ADDR_REMAP */\r
391 #define BITS_DMC_PORT1_ADDR_REMAP(_X_)                    (_X_)\r
392 \r
393 /* bits definitions for register REG_PUB_APB_DMC_PORT2_ADDR_REMAP */\r
394 #define BITS_DMC_PORT2_ADDR_REMAP(_X_)                    (_X_)\r
395 \r
396 /* bits definitions for register REG_PUB_APB_DMC_PORT3_ADDR_REMAP */\r
397 #define BITS_DMC_PORT3_ADDR_REMAP(_X_)                    (_X_)\r
398 \r
399 /* bits definitions for register REG_PUB_APB_DMC_PORT4_ADDR_REMAP */\r
400 #define BITS_DMC_PORT4_ADDR_REMAP(_X_)                    (_X_)\r
401 \r
402 /* bits definitions for register REG_PUB_APB_DMC_PORT5_ADDR_REMAP */\r
403 #define BITS_DMC_PORT5_ADDR_REMAP(_X_)                    (_X_)\r
404 \r
405 /* bits definitions for register REG_PUB_APB_DMC_PORT6_ADDR_REMAP */\r
406 #define BITS_DMC_PORT6_ADDR_REMAP(_X_)                    (_X_)\r
407 \r
408 /* bits definitions for register REG_PUB_APB_DMC_PORT7_ADDR_REMAP */\r
409 #define BITS_DMC_PORT7_ADDR_REMAP(_X_)                    (_X_)\r
410 \r
411 /* bits definitions for register REG_PUB_APB_DMC_PORT8_ADDR_REMAP */\r
412 #define BITS_DMC_PORT8_ADDR_REMAP(_X_)                    (_X_)\r
413 \r
414 /* bits definitions for register REG_PUB_APB_DMC_PORT9_ADDR_REMAP */\r
415 #define BITS_DMC_PORT9_ADDR_REMAP(_X_)                    (_X_)\r
416 \r
417 /* bits definitions for register REG_PUB_APB_DMC_PORT0_MPU_RANGE */\r
418 #define BITS_DMC_PORT0_MPU_RANGE(_X_)                     (_X_)\r
419 \r
420 /* bits definitions for register REG_PUB_APB_DMC_PORT1_MPU_RANGE */\r
421 #define BITS_DMC_PORT1_MPU_RANGE(_X_)                     (_X_)\r
422 \r
423 /* bits definitions for register REG_PUB_APB_DMC_PORT2_MPU_RANGE */\r
424 #define BITS_DMC_PORT2_MPU_RANGE(_X_)                     (_X_)\r
425 \r
426 /* bits definitions for register REG_PUB_APB_DMC_PORT3_MPU_RANGE */\r
427 #define BITS_DMC_PORT3_MPU_RANGE(_X_)                     (_X_)\r
428 \r
429 /* bits definitions for register REG_PUB_APB_DMC_PORT4_MPU_RANGE */\r
430 #define BITS_DMC_PORT4_MPU_RANGE(_X_)                     (_X_)\r
431 \r
432 /* bits definitions for register REG_PUB_APB_DMC_PORT5_MPU_RANGE */\r
433 #define BITS_DMC_PORT5_MPU_RANGE(_X_)                     (_X_)\r
434 \r
435 /* bits definitions for register REG_PUB_APB_DMC_PORT6_MPU_RANGE */\r
436 #define BITS_DMC_PORT6_MPU_RANGE(_X_)                     (_X_)\r
437 \r
438 /* bits definitions for register REG_PUB_APB_DMC_PORT7_MPU_RANGE */\r
439 #define BITS_DMC_PORT7_MPU_RANGE(_X_)                     (_X_)\r
440 \r
441 /* bits definitions for register REG_PUB_APB_DMC_PORT8_MPU_RANGE */\r
442 #define BITS_DMC_PORT8_MPU_RANGE(_X_)                     (_X_)\r
443 \r
444 /* bits definitions for register REG_PUB_APB_DMC_PORT9_MPU_RANGE */\r
445 #define BITS_DMC_PORT9_MPU_RANGE(_X_)                     (_X_)\r
446 \r
447 /* bits definitions for register REG_PUB_APB_DMC_PORT0_DUMP_ADDR */\r
448 #define BITS_DMC_PORT0_DUMP_ADDR(_X_)                     (_X_)\r
449 \r
450 /* bits definitions for register REG_PUB_APB_DMC_PORT1_DUMP_ADDR */\r
451 #define BITS_DMC_PORT1_DUMP_ADDR(_X_)                     (_X_)\r
452 \r
453 /* bits definitions for register REG_PUB_APB_DMC_PORT2_DUMP_ADDR */\r
454 #define BITS_DMC_PORT2_DUMP_ADDR(_X_)                     (_X_)\r
455 \r
456 /* bits definitions for register REG_PUB_APB_DMC_PORT3_DUMP_ADDR */\r
457 #define BITS_DMC_PORT3_DUMP_ADDR(_X_)                     (_X_)\r
458 \r
459 /* bits definitions for register REG_PUB_APB_DMC_PORT4_DUMP_ADDR */\r
460 #define BITS_DMC_PORT4_DUMP_ADDR(_X_)                     (_X_)\r
461 \r
462 /* bits definitions for register REG_PUB_APB_DMC_PORT5_DUMP_ADDR */\r
463 #define BITS_DMC_PORT5_DUMP_ADDR(_X_)                     (_X_)\r
464 \r
465 /* bits definitions for register REG_PUB_APB_DMC_PORT6_DUMP_ADDR */\r
466 #define BITS_DMC_PORT6_DUMP_ADDR(_X_)                     (_X_)\r
467 \r
468 /* bits definitions for register REG_PUB_APB_DMC_PORT7_DUMP_ADDR */\r
469 #define BITS_DMC_PORT7_DUMP_ADDR(_X_)                     (_X_)\r
470 \r
471 /* bits definitions for register REG_PUB_APB_DMC_PORT8_DUMP_ADDR */\r
472 #define BITS_DMC_PORT8_DUMP_ADDR(_X_)                     (_X_)\r
473 \r
474 /* bits definitions for register REG_PUB_APB_DMC_PORT9_DUMP_ADDR */\r
475 #define BITS_DMC_PORT9_DUMP_ADDR(_X_)                     (_X_)\r
476 \r
477 #endif\r