include/soc/sprd/chip_x30g/__regs_cp_apb_rf.h

   1 /*\r
   2  * Copyright (C) 2014 Spreadtrum Communications Inc.\r
   3  *\r
   4  * This program is free software; you can redistribute it and/or\r
   5  * modify it under the terms of the GNU General Public License\r
   6  * as published by the Free Software Foundation; either version 2\r
   7  * of the License, or (at your option) any later version.\r
   8  *\r
   9  * This program is distributed in the hope that it will be useful,\r
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  12  * GNU General Public License for more details.\r
  13  *\r
  14  *************************************************\r
  15  * Automatically generated C header: do not edit *\r
  16  *************************************************\r
  17  */\r
  18 \r
  19 #ifndef __SCI_GLB_REGS_H__\r
  20 #error  "Don't include this file directly, Pls include sci_glb_regs.h"\r
  21 #endif\r
  22 \r
  23 \r
  24 #ifndef __H_REGS_CP_APB_RF_HEADFILE_H__\r
  25 #define __H_REGS_CP_APB_RF_HEADFILE_H__ __FILE__\r
  26 \r
  27 #define REGS_CP_APB_RF\r
  28 \r
  29 /* registers definitions for CP_APB_RF */\r
  30 #define REG_CP_APB_RF_APB_EB0_STS                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0008)\r
  31 #define REG_CP_APB_RF_APB_RST0_STS                        SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0014)\r
  32 #define REG_CP_APB_RF_APB_MCU_RST                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0018)\r
  33 #define REG_CP_APB_RF_APB_CLK_SEL0                        SCI_ADDR(REGS_CP_APB_RF_BASE, 0x001C)\r
  34 #define REG_CP_APB_RF_APB_CLK_DIV0                        SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0020)\r
  35 #define REG_CP_APB_RF_APB_ARCH_EB                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0024)\r
  36 #define REG_CP_APB_RF_APB_MISC_CTL0                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0028)\r
  37 #define REG_CP_APB_RF_APB_MISC_CTL1                       SCI_ADDR(REGS_CP_APB_RF_BASE, 0x002C)\r
  38 #define REG_CP_APB_RF_APB_PIN_SEL                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0040)\r
  39 #define REG_CP_APB_RF_APB_SLP_CTL                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0044)\r
  40 #define REG_CP_APB_RF_APB_WSYS_STS                        SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0048)\r
  41 #define REG_CP_APB_RF_APB_SLP_STS                         SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0050)\r
  42 #define REG_CP_APB_RF_APB_ROM_PD_CTL                      SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0054)\r
  43 #define REG_CP_APB_RF_APB_BUS_CTL0                        SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0058)\r
  44 #define REG_CP_APB_RF_APB_DSP_INT_CLR                     SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0074)\r
  45 #define REG_CP_APB_RF_APB_MISC_INT_STS                    SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0078)\r
  46 #define REG_CP_APB_RF_APB_HWRST                           SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0080)\r
  47 #define REG_CP_APB_RF_APB_ARM_BOOT_ADDR                   SCI_ADDR(REGS_CP_APB_RF_BASE, 0x0084)\r
  48 \r
  49 \r
  50 \r
  51 /* bits definitions for register REG_CP_APB_RF_APB_EB0_STS */\r
  52 #define BIT_ADA_EB                                        ( BIT(18) )\r
  53 #define BIT_RFFE_EB                                       ( BIT(17) )\r
  54 #define BIT_EPT_EB                                        ( BIT(16) )\r
  55 #define BIT_GPIO_EB                                       ( BIT(15) )\r
  56 #define BIT_TMR_RTC_EB                                    ( BIT(14) )\r
  57 #define BIT_TMR_EB                                        ( BIT(13) )\r
  58 #define BIT_SYSTMR_RTC_EB                                 ( BIT(12) )\r
  59 #define BIT_SYSTMR_EB                                     ( BIT(11) )\r
  60 #define BIT_IIS3_EB                                       ( BIT(10) )\r
  61 #define BIT_IIS2_EB                                       ( BIT(9) )\r
  62 #define BIT_IIS1_EB                                       ( BIT(8) )\r
  63 #define BIT_IIS0_EB                                       ( BIT(7) )\r
  64 #define BIT_SIM2_EB                                       ( BIT(6) )\r
  65 #define BIT_SIM1_EB                                       ( BIT(5) )\r
  66 #define BIT_SIM0_EB                                       ( BIT(4) )\r
  67 #define BIT_UART1_EB                                      ( BIT(3) )\r
  68 #define BIT_UART0_EB                                      ( BIT(2) )\r
  69 #define BIT_WDG_RTC_EB                                    ( BIT(1) )\r
  70 #define BIT_WDG_EB                                        ( BIT(0) )\r
  71 \r
  72 /* bits definitions for register REG_CP_APB_RF_APB_RST0_STS */\r
  73 #define BIT_ADA_TX_SOFT_RST                               ( BIT(18) )\r
  74 #define BIT_ADA_RX_SOFT_RST                               ( BIT(17) )\r
  75 #define BIT_ADA_SOFT_RST                                  ( BIT(16) )\r
  76 #define BIT_RFFE_SOFT_RST                                 ( BIT(15) )\r
  77 #define BIT_MCU_DSP_RST                                   ( BIT(14) )\r
  78 #define BIT_EPT_SOFT_RST                                  ( BIT(13) )\r
  79 #define BIT_GPIO_SOFT_RST                                 ( BIT(12) )\r
  80 #define BIT_TMR_SOFT_RST                                  ( BIT(11) )\r
  81 #define BIT_SYSTMR_SOFT_RST                               ( BIT(10) )\r
  82 #define BIT_IIS3_SOFT_RST                                 ( BIT(9) )\r
  83 #define BIT_IIS2_SOFT_RST                                 ( BIT(8) )\r
  84 #define BIT_IIS1_SOFT_RST                                 ( BIT(7) )\r
  85 #define BIT_IIS0_SOFT_RST                                 ( BIT(6) )\r
  86 #define BIT_SIM2_SOFT_RST                                 ( BIT(5) )\r
  87 #define BIT_SIM1_SOFT_RST                                 ( BIT(4) )\r
  88 #define BIT_SIM0_SOFT_RST                                 ( BIT(3) )\r
  89 #define BIT_UART1_SOFT_RST                                ( BIT(2) )\r
  90 #define BIT_UART0_SOFT_RST                                ( BIT(1) )\r
  91 #define BIT_WDG_SOFT_RST                                  ( BIT(0) )\r
  92 \r
  93 /* bits definitions for register REG_CP_APB_RF_APB_MCU_RST */\r
  94 #define BIT_MCU_SOFT_RST_SET                              ( BIT(0) )\r
  95 \r
  96 /* bits definitions for register REG_CP_APB_RF_APB_CLK_SEL0 */\r
  97 #define BITS_CLK_IIS3_SEL(_X_)                            ( (_X_) << 10 & (BIT(10)|BIT(11)) )\r
  98 #define BITS_CLK_IIS2_SEL(_X_)                            ( (_X_) << 8 & (BIT(8)|BIT(9)) )\r
  99 #define BITS_CLK_IIS1_SEL(_X_)                            ( (_X_) << 6 & (BIT(6)|BIT(7)) )\r
 100 #define BITS_CLK_IIS0_SEL(_X_)                            ( (_X_) << 4 & (BIT(4)|BIT(5)) )\r
 101 #define BITS_CLK_UART1_SEL(_X_)                           ( (_X_) << 2 & (BIT(2)|BIT(3)) )\r
 102 #define BITS_CLK_UART0_SEL(_X_)                           ( (_X_) & (BIT(0)|BIT(1)) )\r
 103 \r
 104 /* bits definitions for register REG_CP_APB_RF_APB_CLK_DIV0 */\r
 105 #define BITS_CLK_IIS2_DIV(_X_)                            ( (_X_) << 24 & (BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)) )\r
 106 #define BITS_CLK_IIS1_DIV(_X_)                            ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)) )\r
 107 #define BITS_CLK_IIS0_DIV(_X_)                            ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)) )\r
 108 #define BITS_CLK_UART1_DIV(_X_)                           ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)) )\r
 109 #define BITS_CLK_UART0_DIV(_X_)                           ( (_X_) & (BIT(0)|BIT(1)|BIT(2)) )\r
 110 \r
 111 /* bits definitions for register REG_CP_APB_RF_APB_ARCH_EB */\r
 112 #define BITS_CLK_IIS3_DIV(_X_)                            ( (_X_) << 8 & (BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)) )\r
 113 #define BIT_RTC_ARCH_EB                                   ( BIT(1) )\r
 114 #define BIT_APB_ARCH_EB                                   ( BIT(0) )\r
 115 \r
 116 /* bits definitions for register REG_CP_APB_RF_APB_MISC_CTL0 */\r
 117 #define BIT_ALL_CLK_EN                                    ( BIT(28) )\r
 118 #define BIT_DMA_LSLP_EN                                   ( BIT(27) )\r
 119 #define BIT_WAKEUP_XTL_EN_3G_W                            ( BIT(26) )\r
 120 #define BIT_WAKEUP_XTL_EN_2G                              ( BIT(25) )\r
 121 #define BIT_ARM_JTAG_EN                                   ( BIT(24) )\r
 122 #define BIT_WAKEUP_XTL_EN_3G_TD                           ( BIT(23) )\r
 123 #define BITS_ARM_FRC_STOP(_X_)                            ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)) )\r
 124 \r
 125 /* bits definitions for register REG_CP_APB_RF_APB_MISC_CTL1 */\r
 126 #define BITS_BUFON_CTRL(_X_)                              ( (_X_) << 4 & (BIT(4)|BIT(5)|BIT(6)) )\r
 127 #define BIT_SIM2_CLK_POLARITY                             ( BIT(3) )\r
 128 #define BIT_SIM1_CLK_POLARITY                             ( BIT(2) )\r
 129 #define BIT_SIM0_CLK_POLARITY                             ( BIT(1) )\r
 130 #define BIT_ROM_CLK_EN                                    ( BIT(0) )\r
 131 \r
 132 /* bits definitions for register REG_CP_APB_RF_APB_PIN_SEL */\r
 133 #define BIT_DJTAG_PIN_IN_SEL                              ( BIT(0) )\r
 134 \r
 135 /* bits definitions for register REG_CP_APB_RF_APB_SLP_CTL */\r
 136 #define BIT_APB_PERI_FRC_ON                               ( BIT(20) )\r
 137 #define BIT_APB_PERI_FRC_SLP                              ( BIT(16) )\r
 138 #define BIT_MCU_XTLEN_AUTOPD_EN                           ( BIT(12) )\r
 139 #define BIT_CHIP_SLP_ARM_CLR                              ( BIT(4) )\r
 140 #define BIT_MCU_FORCE_WSYS_LT_STOP                        ( BIT(2) )\r
 141 #define BIT_MCU_FORCE_WSYS_STOP                           ( BIT(1) )\r
 142 #define BIT_MCU_FORCE_DEEP_SLEEP                          ( BIT(0) )\r
 143 \r
 144 /* bits definitions for register REG_CP_APB_RF_APB_WSYS_STS */\r
 145 #define BITS_DEEP_SLP_DBG(_X_)                            ( (_X_) << 16 & (BIT(16)|BIT(17)|BIT(18)|BIT(19)|BIT(20)|BIT(21)|BIT(22)|BIT(23)|BIT(24)|BIT(25)|BIT(26)|BIT(27)|BIT(28)|BIT(29)|BIT(30)|BIT(31)) )\r
 146 #define BITS_WSYS_STATUS(_X_)                             ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 147 \r
 148 /* bits definitions for register REG_CP_APB_RF_APB_SLP_STS */\r
 149 #define BIT_DSP_MAHB_SLEEP_EN                             ( BIT(28) )\r
 150 #define BIT_MCU_PERI_STOP                                 ( BIT(27) )\r
 151 #define BIT_DSP_PERI_STOP                                 ( BIT(26) )\r
 152 #define BIT_ECC_CKG_EN                                    ( BIT(25) )\r
 153 #define BIT_QBC_CKG_EN                                    ( BIT(24) )\r
 154 #define BIT_DSP_DPLL_EN                                   ( BIT(23) )\r
 155 #define BIT_DSP_TDPLL_EN                                  ( BIT(22) )\r
 156 #define BIT_DSP_MPLL_EN                                   ( BIT(21) )\r
 157 #define BIT_STC_TMR_AUTOPD_XTL_EN                         ( BIT(20) )\r
 158 #define BIT_RFT_TMR_AUTOPD_XTL_EN                         ( BIT(19) )\r
 159 #define BIT_STC_TMR_AUTOPD_RF_EN                          ( BIT(18) )\r
 160 #define BIT_RFT_TMR_AUTOPD_RF_EN                          ( BIT(17) )\r
 161 #define BIT_CHIP_SLEEP_REC_ARM                            ( BIT(16) )\r
 162 #define BIT_DSP_CORE_STOP                                 ( BIT(15) )\r
 163 #define BIT_DSP_MTX_STOP                                  ( BIT(14) )\r
 164 #define BIT_DSP_AHB_STOP                                  ( BIT(13) )\r
 165 #define BIT_DSP_SYS_STOP                                  ( BIT(12) )\r
 166 #define BIT_DSP_DEEP_STOP                                 ( BIT(11) )\r
 167 #define BIT_ASHB_DSPTOARM_EN                              ( BIT(10) )\r
 168 #define BIT_ASHB_ARMTODSP_VALID                           ( BIT(9) )\r
 169 #define BIT_EMC_STOP_CH3                                  ( BIT(8) )\r
 170 #define BIT_EMC_STOP_CH4                                  ( BIT(7) )\r
 171 #define BIT_EMC_STOP_CH5                                  ( BIT(6) )\r
 172 #define BIT_FRC_WAKE_EN                                   ( BIT(5) )\r
 173 #define BIT_TMR_WAKE_AFC                                  ( BIT(4) )\r
 174 #define BIT_SCH_SLEEP                                     ( BIT(3) )\r
 175 #define BIT_DSP_STOP                                      ( BIT(2) )\r
 176 #define BIT_MCU_STOP                                      ( BIT(1) )\r
 177 #define BIT_EMC_STOP                                      ( BIT(0) )\r
 178 \r
 179 /* bits definitions for register REG_CP_APB_RF_APB_ROM_PD_CTL */\r
 180 #define BIT_ROM_FORCE_ON                                  ( BIT(0) )\r
 181 \r
 182 /* bits definitions for register REG_CP_APB_RF_APB_BUS_CTL0 */\r
 183 #define BIT_ADA_CTRL_SEL                                  ( BIT(6) )\r
 184 #define BIT_RFFE_CTRL_SEL                                 ( BIT(5) )\r
 185 #define BIT_IIS3_CTRL_SEL                                 ( BIT(4) )\r
 186 #define BIT_IIS2_CTRL_SEL                                 ( BIT(3) )\r
 187 #define BIT_IIS1_CTRL_SEL                                 ( BIT(2) )\r
 188 #define BIT_IIS0_CTRL_SEL                                 ( BIT(1) )\r
 189 #define BIT_UART1_CTRL_SEL                                ( BIT(0) )\r
 190 \r
 191 /* bits definitions for register REG_CP_APB_RF_APB_DSP_INT_CLR */\r
 192 #define BIT_RFT_INT_CLR                                   ( BIT(2) )\r
 193 \r
 194 /* bits definitions for register REG_CP_APB_RF_APB_MISC_INT_STS */\r
 195 #define BIT_RFT_INT                                       ( BIT(2) )\r
 196 \r
 197 /* bits definitions for register REG_CP_APB_RF_APB_HWRST */\r
 198 #define BITS_HWRST_REG(_X_)                               (_X_)\r
 199 \r
 200 /* bits definitions for register REG_CP_APB_RF_APB_ARM_BOOT_ADDR */\r
 201 #define BITS_ARMBOOT_ADDR(_X_)                            ( (_X_) & (BIT(0)|BIT(1)|BIT(2)|BIT(3)|BIT(4)|BIT(5)|BIT(6)|BIT(7)|BIT(8)|BIT(9)|BIT(10)|BIT(11)|BIT(12)|BIT(13)|BIT(14)|BIT(15)) )\r
 202 \r
 203 #endif\r