include/opcode/ChangeLog

   1 2013-08-01  Richard Sandiford  <rdsandiford@googlemail.com>
   2
   3         * mips.h (mips_decode_reg_operand): New function.
   4         (INSN_WRITE_SHIFT, INSN_WRITE_1, INSN_WRITE_2, INSN_WRITE_ALL)
   5         (INSN_READ_SHIFT, INSN_READ_1, INSN_READ_2, INSN_READ_3, INSN_READ_4)
   6         (INSN_READ_ALL, INSN_READ_GPR_24, INSN_WRITE_GPR_24, INSN_UDI):
   7         New macros.
   8         (INSN_WRITE_GPR_D, INSN_WRITE_GPR_T, INSN_WRITE_FPR_D)
   9         (INSN_WRITE_FPR_S, INSN_WRITE_FPR_T, INSN_READ_GPR_S, INSN_READ_GPR_T)
  10         (INSN_READ_FPR_S, INSN_READ_FPR_T, INSN_READ_FPR_R, INSN_WRITE_GPR_S)
  11         (INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z, INSN2_READ_GPR_Z)
  12         (INSN2_READ_FPR_Z, INSN2_READ_GPR_D, INSN2_READ_FPR_D)
  13         (INSN2_WRITE_GPR_MB, INSN2_READ_GPR_MC, INSN2_MOD_GPR_MD)
  14         (INSN2_READ_GPR_ME, INSN2_MOD_GPR_MF, INSN2_READ_GPR_MG)
  15         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ, INSN2_READ_GPR_MP)
  16         (INSN2_WRITE_GPR_MP, INSN2_READ_GPR_MQ, INSN2_READ_GP)
  17         (INSN2_WRITE_GPR_MH, INSN2_READ_GPR_MMN): Delete.  Renumber other
  18         macros to cover the gaps.
  19         (INSN2_MOD_SP): Replace with...
  20         (INSN2_WRITE_SP, INSN2_READ_SP): ...these new macros.
  21         (MIPS16_INSN_WRITE_X, MIPS16_INSN_WRITE_Y, MIPS16_INSN_WRITE_Z)
  22         (MIPS16_INSN_WRITE_T, MIPS16_INSN_WRITE_31, MIPS16_INSN_WRITE_GPR_Y)
  23         (MIPS16_INSN_READ_X, MIPS16_INSN_READ_Y, MIPS16_INSN_READ_Z)
  24         (MIPS16_INSN_READ_T, MIPS16_INSN_READ_SP, MIPS16_INSN_READ_GPR_X):
  25         Delete.
  26
  27 2013-08-01  Richard Sandiford  <rdsandiford@googlemail.com>
  28
  29         * mips.h (MIPS16_INSN_WRITE_SP, MIPS16_INSN_READ_31)
  30         (MIPS16_INSN_READ_PC, MIPS16_INSN_UNCOND_BRANCH)
  31         (MIPS16_INSN_COND_BRANCH): Delete.
  32
  33 2013-07-24  Anna Tikhonova  <anna.tikhonova@intel.com>
  34             Kirill Yukhin  <kirill.yukhin@intel.com>
  35             Michael Zolotukhin  <michael.v.zolotukhin@intel.com>
  36
  37         * i386.h (BND_PREFIX_OPCODE): New.
  38
  39 2013-07-14  Richard Sandiford  <rdsandiford@googlemail.com>
  40
  41         * mips.h (mips_operand_type): Add OP_ENTRY_EXIT_LIST and
  42         OP_SAVE_RESTORE_LIST.
  43         (decode_mips16_operand): Declare.
  44
  45 2013-07-14  Richard Sandiford  <rdsandiford@googlemail.com>
  46
  47         * mips.h (mips_operand_type, mips_reg_operand_type): New enums.
  48         (mips_operand, mips_int_operand, mips_mapped_int_operand)
  49         (mips_msb_operand, mips_reg_operand, mips_reg_pair_operand)
  50         (mips_pcrel_operand): New structures.
  51         (mips_insert_operand, mips_extract_operand, mips_signed_operand)
  52         (mips_decode_int_operand, mips_decode_pcrel_operand): New functions.
  53         (decode_mips_operand, decode_micromips_operand): Declare.
  54
  55 2013-07-14  Richard Sandiford  <rdsandiford@googlemail.com>
  56
  57         * mips.h: Document MIPS16 "I" opcode.
  58
  59 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  60
  61         * mips.h (M_ACLR_OB, M_ASET_OB, M_CACHE_OB, M_CACHEE_OB, M_L_DOB)
  62         (M_LB_A, M_LBE_OB, M_LBU_A, M_LBUE_OB, M_LD_A, M_LD_OB, M_LDC2_OB)
  63         (M_LDL_OB, M_LDM_OB, M_LDP_OB, M_LDR_OB, M_LH_A, M_LHE_OB, M_LHU_A)
  64         (M_LHUE_OB, M_LL_OB, M_LLD_OB, M_LLE_OB, M_LS_A, M_LW_A, M_LWE_OB)
  65         (M_LWC0_A, M_LWC1_A, M_LWC2_A, M_LWC2_OB, M_LWC3_A, M_LWL_A, M_LWL_OB)
  66         (M_LWLE_OB, M_LWM_OB, M_LWP_OB, M_LWR_A, M_LWR_OB, M_LWRE_OB, M_LWU_OB)
  67         (M_PREF_OB, M_PREFE_OB, M_S_DOB, M_SAA_OB, M_SAAD_OB, M_SC_OB)
  68         (M_SCD_OB, M_SCE_OB, M_SD_A, M_SD_OB, M_SDC2_OB, M_SDL_OB, M_SDM_OB)
  69         (M_SDP_OB, M_SDR_OB, M_SB_A, M_SBE_OB, M_SH_A, M_SHE_OB, M_SW_A)
  70         (M_SWE_OB, M_SWC0_A, M_SWC1_A, M_SWC2_A, M_SWC2_OB, M_SWC3_A, M_SWL_A)
  71         (M_SWL_OB, M_SWLE_OB, M_SWM_OB, M_SWP_OB, M_SWR_A, M_SWR_OB, M_SWRE_OB)
  72         (M_ULD, M_ULH, M_ULHU, M_ULW, M_USH, M_USW, M_USD): Delete.
  73         (M_ULD_A, M_ULH_A, M_ULHU_A, M_ULW_A, M_USH_A, M_USW_A, M_USD_A):
  74         Rename to...
  75         (M_ULD_AB, M_ULH_AB, M_ULHU_AB, M_ULW_AB, M_USH_AB, M_USW_AB)
  76         (M_USD_AB): ...these.
  77
  78 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  79
  80         * mips.h: Remove documentation of "[" and "]".  Update documentation
  81         of "k" and the MDMX formats.
  82
  83 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  84
  85         * mips.h: Update documentation of "+s" and "+S".
  86
  87 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  88
  89         * mips.h: Document "+i".
  90
  91 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  92
  93         * mips.h: Remove "mi" documentation.  Update "mh" documentation.
  94         (OP_MASK_MI, OP_SH_MI, MICROMIPSOP_MASK_MI, MICROMIPSOP_MASK_MI):
  95         Delete.
  96         (INSN2_WRITE_GPR_MHI): Rename to...
  97         (INSN2_WRITE_GPR_MH): ...this.
  98
  99 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
 100
 101         * mips.h: Remove documentation of "+D" and "+T".
 102
 103 2013-06-26  Richard Sandiford  <rdsandiford@googlemail.com>
 104
 105         * mips.h: Fix comment for "1": it is now STYPE rather than SHAMT.
 106         Use "source" rather than "destination" for microMIPS "G".
 107
 108 2013-06-25  Maciej W. Rozycki  <macro@codesourcery.com>
 109
 110         * mips.h: Add M_JRADDIUSP, M_JRC and M_MOVEP anonymous enum
 111         values.
 112
 113 2013-06-23  Richard Sandiford  <rdsandiford@googlemail.com>
 114
 115         * mips.h: Fix comment typo: "G" is _RS rather than _RD for microMIPS.
 116
 117 2013-06-17  Catherine Moore  <clm@codesourcery.com>
 118             Maciej W. Rozycki  <macro@codesourcery.com>
 119             Chao-Ying Fu  <fu@mips.com>
 120
 121         * mips.h (OP_SH_EVAOFFSET): Define.
 122         (OP_MASK_EVAOFFSET): Define.
 123         (INSN_ASE_MASK): Delete.
 124         (ASE_EVA): Define.
 125         (M_CACHEE_AB, M_CACHEE_OB): New.
 126         (M_LBE_OB, M_LBE_AB): New.
 127         (M_LBUE_OB, M_LBUE_AB): New.
 128         (M_LHE_OB, M_LHE_AB): New.
 129         (M_LHUE_OB, M_LHUE_AB): New.
 130         (M_LLE_AB, M_LLE_OB): New.
 131         (M_LWE_OB, M_LWE_AB): New.
 132         (M_LWLE_AB, M_LWLE_OB): New.
 133         (M_LWRE_AB, M_LWRE_OB): New.
 134         (M_PREFE_AB, M_PREFE_OB): New.
 135         (M_SCE_AB, M_SCE_OB): New.
 136         (M_SBE_OB, M_SBE_AB): New.
 137         (M_SHE_OB, M_SHE_AB): New.
 138         (M_SWE_OB, M_SWE_AB): New.
 139         (M_SWLE_AB, M_SWLE_OB): New.
 140         (M_SWRE_AB, M_SWRE_OB): New.
 141         (MICROMIPSOP_SH_EVAOFFSET): Define.
 142         (MICROMIPSOP_MASK_EVAOFFSET): Define.
 143
 144 2013-06-12  Sandra Loosemore  <sandra@codesourcery.com>
 145
 146         * nios2.h (OP_MATCH_ERET): Correct eret encoding.
 147
 148 2013-05-22  Jürgen Urban  <JuergenUrban@gmx.de>
 149
 150         * mips.h (M_LQC2_AB, M_SQC2_AB): New macros.
 151
 152 2013-05-09  Andrew Pinski  <apinski@cavium.com>
 153
 154         * mips.h (OP_MASK_CODE10): Correct definition.
 155         (OP_SH_CODE10): Likewise.
 156         Add a comment that "+J" is used now for OP_*CODE10.
 157         (INSN_ASE_MASK): Update.
 158         (INSN_VIRT): New macro.
 159         (INSN_VIRT64): New macro
 160
 161 2013-05-02  Nick Clifton  <nickc@redhat.com>
 162
 163         * msp430.h: Add patterns for MSP430X instructions.
 164
 165 2013-04-06  David S. Miller  <davem@davemloft.net>
 166
 167         * sparc.h (F_PREFERRED): Define.
 168         (F_PREF_ALIAS): Define.
 169
 170 2013-04-03  Nick Clifton  <nickc@redhat.com>
 171
 172         * v850.h (V850_INVERSE_PCREL): Define.
 173
 174 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
 175
 176         PR binutils/15068
 177         * tic6x-opcode-table.h: Fix patterns for add, ldnw and xor.
 178
 179 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
 180
 181         PR binutils/15068
 182         * tic6xc-insn-formats.h (FLD): Add use of bitfield array.
 183         Add 16-bit opcodes.
 184         * tic6xc-opcode-table.h: Add 16-bit insns.
 185         * tic6x.h: Add support for 16-bit insns.
 186
 187 2013-03-21  Michael Schewe  <michael.schewe@gmx.net>
 188
 189         * h8300.h: Add MEMRELAX flag for mov.b/w/l @(d:32,ERs),Rd
 190         and mov.b/w/l Rs,@(d:32,ERd).
 191
 192 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
 193
 194         PR gas/15082
 195         * tic6x-opcode-table.h: Rename mpydp's specific operand type macro
 196         from ORREGD1324 to ORXREGD1324 and make it cross-path-able through
 197         tic6x_operand_xregpair operand coding type.
 198         Make mpydp instruction cross-path-able, ie: remove the FIXed 'x'
 199         opcode field, usu ORXREGD1324 for the src2 operand and remove the
 200         TIC6X_FLAG_NO_CROSS.
 201
 202 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
 203
 204         PR gas/15095
 205         * tic6x.h (enum tic6x_coding_method): Add
 206         tic6x_coding_dreg_(msb|lsb) field coding type in order to encode
 207         separately the msb and lsb of a register pair.  This is needed to
 208         encode the opcodes in the same way as TI assembler does.
 209         * tic6x-opcode-table.h: Modify absdp, dpint, dpsp, dptrunc, rcpdp
 210         and rsqrdp opcodes to use the new field coding types.
 211
 212 2013-03-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
 213
 214         * arm.h (CRC_EXT_ARMV8): New constant.
 215         (ARCH_CRC_ARMV8): New macro.
 216
 217 2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
 218
 219         * aarch64.h (AARCH64_FEATURE_CRC): New macro.
 220
 221 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
 222             Andrew Jenner <andrew@codesourcery.com>
 223
 224         Based on patches from Altera Corporation.
 225
 226         * nios2.h: New file.
 227
 228 2013-01-30  Yufeng Zhang  <yufeng.zhang@arm.com>
 229
 230         * aarch64.h (aarch64_op): Add OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2.
 231
 232 2013-01-28  Alexis Deruelle  <alexis.deruelle@gmail.com>
 233
 234         PR gas/15069
 235         * tic6x-opcode-table.h: Fix encoding of BNOP instruction.
 236
 237 2013-01-24  Nick Clifton  <nickc@redhat.com>
 238
 239         * v850.h: Add e3v5 support.
 240
 241 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
 242
 243         * aarch64.h (aarch64_op): Remove OP_V_MOVI_B.
 244
 245 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
 246
 247         * ppc.h (PPC_OPCODE_POWER8): New define.
 248         (PPC_OPCODE_HTM): Likewise.
 249
 250 2013-01-10  Will Newton <will.newton@imgtec.com>
 251
 252         * metag.h: New file.
 253
 254 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 255
 256         * cr16.h (make_instruction): Rename to cr16_make_instruction.
 257         (match_opcode): Rename to cr16_match_opcode.
 258
 259 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
 260
 261         * mips.h: Add support for r5900 instructions including lq and sq.
 262
 263 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 264
 265         * cr16.h (dwordU,wordU): Moved typedefs from cr16-dis.c
 266         (make_instruction,match_opcode): Added function prototypes.
 267         (cr16_words,cr16_allWords,cr16_currInsn): Declare as extern.
 268
 269 2012-11-23  Alan Modra  <amodra@gmail.com>
 270
 271         * ppc.h (ppc_parse_cpu): Update prototype.
 272
 273 2012-10-14  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 274
 275         * hppa.h (pa_opcodes): Use "cX" completer instead of "cx" in fstqx
 276         opcodes.  Likewise, use "cM" instead of "cm" in fstqs opcodes.
 277
 278 2012-10-04  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 279
 280         * s390.h (s390_opcode_cpu_val): Add S390_OPCODE_ZEC12.
 281
 282 2012-09-04  Sergey A. Guriev <sergey.a.guriev@intel.com>
 283
 284         * ia64.h (ia64_opnd): Add new operand types.
 285
 286 2012-08-21  David S. Miller  <davem@davemloft.net>
 287
 288         * sparc.h (F3F4): New macro.
 289
 290 2012-08-13  Ian Bolton  <ian.bolton@arm.com>
 291             Laurent Desnogues  <laurent.desnogues@arm.com>
 292             Jim MacArthur  <jim.macarthur@arm.com>
 293             Marcus Shawcroft  <marcus.shawcroft@arm.com>
 294             Nigel Stephens  <nigel.stephens@arm.com>
 295             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
 296             Richard Earnshaw  <rearnsha@arm.com>
 297             Sofiane Naci  <sofiane.naci@arm.com>
 298             Tejas Belagod  <tejas.belagod@arm.com>
 299             Yufeng Zhang  <yufeng.zhang@arm.com>
 300
 301         * aarch64.h: New file.
 302
 303 2012-08-13  Richard Sandiford  <rdsandiford@googlemail.com>
 304             Maciej W. Rozycki  <macro@codesourcery.com>
 305
 306         * mips.h (mips_opcode): Add the exclusions field.
 307         (OPCODE_IS_MEMBER): Remove macro.
 308         (cpu_is_member): New inline function.
 309         (opcode_is_member): Likewise.
 310
 311 2012-07-31  Chao-Ying Fu  <fu@mips.com>
 312             Catherine Moore  <clm@codesourcery.com>
 313             Maciej W. Rozycki  <macro@codesourcery.com>
 314
 315         * mips.h: Document microMIPS DSP ASE usage.
 316         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Update for
 317         microMIPS DSP ASE support.
 318         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 319         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 320         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 321         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 322         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 323         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 324         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 325
 326 2012-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 327
 328         * mips.h: Fix a typo in description.
 329
 330 2012-06-07  Georg-Johann Lay  <avr@gjlay.de>
 331
 332         * avr.h: (AVR_ISA_XCH): New define.
 333         (AVR_ISA_XMEGA): Use it.
 334         (XCH, LAS, LAT, LAC): New XMEGA opcodes.
 335
 336 2012-05-15  James Murray <jsm@jsm-net.demon.co.uk>
 337
 338         * m68hc11.h: Add XGate definitions.
 339         (struct m68hc11_opcode): Add xg_mask field.
 340
 341 2012-05-14  Catherine Moore  <clm@codesourcery.com>
 342             Maciej W. Rozycki  <macro@codesourcery.com>
 343             Rhonda Wittels  <rhonda@codesourcery.com>
 344
 345         * ppc.h (PPC_OPCODE_VLE): New definition.
 346         (PPC_OP_SA): New macro.
 347         (PPC_OP_SE_VLE): New macro.
 348         (PPC_OP): Use a variable shift amount.
 349         (powerpc_operand): Update comments.
 350         (PPC_OPSHIFT_INV): New macro.
 351         (PPC_OPERAND_CR): Replace with...
 352         (PPC_OPERAND_CR_BIT): ...this and
 353         (PPC_OPERAND_CR_REG): ...this.
 354
 355
 356 2012-05-03  Sean Keys  <skeys@ipdatasys.com>
 357
 358         * xgate.h: Header file for XGATE assembler.
 359
 360 2012-04-27  David S. Miller  <davem@davemloft.net>
 361
 362         * sparc.h: Document new arg code' )' for crypto RS3
 363         immediates.
 364
 365         * sparc.h (struct sparc_opcode): New field 'hwcaps'.
 366         F_MUL32, F_DIV32, F_FDMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 367         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 368         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING, F_HWCAP_MASK): Delete.
 369         (HWCAP_MUL32, HWCAP_DIV32, HWCAP_FSMULD, HWCAP_V8PLUS, HWCAP_POPC,
 370         HWCAP_VIS, HWCAP_VIS2, HWCAP_ASI_BLK_INIT, HWCAP_FMAF,
 371         HWCAP_VIS3, HWCAP_HPC, HWCAP_RANDOM, HWCAP_TRANS, HWCAP_FJFMAU,
 372         HWCAP_IMA, HWCAP_ASI_CACHE_SPARING, HWCAP_AES, HWCAP_DES,
 373         HWCAP_KASUMI, HWCAP_CAMELLIA, HWCAP_MD5, HWCAP_SHA1,
 374         HWCAP_SHA256, HWCAP_SHA512, HWCAP_MPMUL, HWCAP_MONT, HWCAP_PAUSE,
 375         HWCAP_CBCOND, HWCAP_CRC32): New defines.
 376
 377 2012-03-10  Edmar Wienskoski  <edmar@freescale.com>
 378
 379         * ppc.h: Add PPC_OPCODE_ALTIVEC2, PPC_OPCODE_E6500, PPC_OPCODE_TMR.
 380
 381 2012-02-27  Alan Modra  <amodra@gmail.com>
 382
 383         * crx.h (cst4_map): Update declaration.
 384
 385 2012-02-25  Walter Lee  <walt@tilera.com>
 386
 387         * tilegx.h (tilegx_mnemonic): Add TILEGX_OPC_LD4S_TLS,
 388         TILEGX_OPC_LD_TLS.
 389         * tilepro.h (tilepro_mnemonic): Add TILEPRO_OPC_LW_TLS,
 390         TILEPRO_OPC_LW_TLS_SN.
 391
 392 2012-02-08  H.J. Lu  <hongjiu.lu@intel.com>
 393
 394         * i386.h (XACQUIRE_PREFIX_OPCODE): New.
 395         (XRELEASE_PREFIX_OPCODE): Likewise.
 396
 397 2011-12-08  Andrew Pinski  <apinski@cavium.com>
 398             Adam Nemet  <anemet@caviumnetworks.com>
 399
 400         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEON2.
 401         (INSN_OCTEON2): New macro.
 402         (CPU_OCTEON2): New macro.
 403         (OPCODE_IS_MEMBER): Add Octeon2.
 404
 405 2011-11-29  Andrew Pinski  <apinski@cavium.com>
 406
 407         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEONP.
 408         (INSN_OCTEONP): New macro.
 409         (CPU_OCTEONP): New macro.
 410         (OPCODE_IS_MEMBER): Add Octeon+.
 411         (M_SAA_AB, M_SAAD_AB, M_SAA_OB, M_SAAD_OB): New enum values.
 412
 413 2011-11-01  DJ Delorie  <dj@redhat.com>
 414
 415         * rl78.h: New file.
 416
 417 2011-10-24  Maciej W. Rozycki  <macro@codesourcery.com>
 418
 419         * mips.h: Fix a typo in description.
 420
 421 2011-09-21  David S. Miller  <davem@davemloft.net>
 422
 423         * sparc.h (struct sparc_opcode): Expand 'flags' to unsigned int.
 424         (F_MUL32, F_DIV32, F_FSMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 425         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 426         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING): New flag bits.
 427
 428 2011-08-09  Chao-ying Fu  <fu@mips.com>
 429             Maciej W. Rozycki  <macro@codesourcery.com>
 430
 431         * mips.h (OP_MASK_3BITPOS, OP_SH_3BITPOS): New macros.
 432         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Redefine.
 433         (INSN_ASE_MASK): Add the MCU bit.
 434         (INSN_MCU): New macro.
 435         (M_ACLR_AB, M_ACLR_OB, M_ASET_AB, M_ASET_OB): New enum values.
 436         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): New macros.
 437
 438 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
 439
 440         * mips.h (INSN_WRITE_GPR_S, INSN2_WRITE_GPR_MB): New macros.
 441         (INSN2_READ_GPR_MC, INSN2_READ_GPR_ME): Likewise.
 442         (INSN2_WRITE_GPR_MF, INSN2_READ_GPR_MG): Likewise.
 443         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ): Likewise.
 444         (INSN2_READ_GPR_MP, INSN2_WRITE_GPR_MP): Likewise.
 445         (INSN2_READ_GPR_MQ, INSN2_WRITE_GPR_MHI): Likewise.
 446         (INSN2_READ_GPR_MMN): Likewise.
 447         (INSN2_READ_FPR_D): Change the bit used.
 448         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_MF): Likewise.
 449         (INSN2_MOD_SP, INSN2_READ_GPR_31, INSN2_READ_GP): Likewise.
 450         (INSN2_READ_PC, INSN2_UNCOND_BRANCH): Likewise.
 451         (INSN2_COND_BRANCH): Likewise.
 452         (INSN2_WRITE_GPR_S, INSN2_MOD_GPR_MB): Remove macros.
 453         (INSN2_MOD_GPR_MC, INSN2_MOD_GPR_ME, INSN2_MOD_GPR_MG): Likewise.
 454         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP, INSN2_MOD_GPR_MQ): Likewise.
 455         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM): Likewise.
 456         (INSN2_MOD_GPR_MN): Likewise.
 457
 458 2011-08-05  David S. Miller  <davem@davemloft.net>
 459
 460         * sparc.h: Document new format codes '4', '5', and '('.
 461         (OPF_LOW4, RS3): New macros.
 462
 463 2011-08-03  Maciej W. Rozycki  <macro@codesourcery.com>
 464
 465         * mips.h: Document the use of FP_D in MIPS16 mode.  Adjust the
 466         order of flags documented.
 467
 468 2011-07-29  Maciej W. Rozycki  <macro@codesourcery.com>
 469
 470         * mips.h: Clarify the description of microMIPS instruction
 471         manipulation macros.
 472         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): Remove macros.
 473
 474 2011-07-24  Chao-ying Fu  <fu@mips.com>
 475             Maciej W. Rozycki  <macro@codesourcery.com>
 476
 477         * mips.h (OP_MASK_EXTLSB, OP_SH_EXTLSB): New macros.
 478         (OP_MASK_STYPE, OP_SH_STYPE): Likewise.
 479         (OP_MASK_CODE10, OP_SH_CODE10): Likewise.
 480         (OP_MASK_TRAP, OP_SH_TRAP): Likewise.
 481         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Likewise.
 482         (OP_MASK_OFFSET10, OP_SH_OFFSET10): Likewise.
 483         (OP_MASK_RS3, OP_SH_RS3): Likewise.
 484         (OP_MASK_MB, OP_SH_MB, OP_MASK_MC, OP_SH_MC): Likewise.
 485         (OP_MASK_MD, OP_SH_MD, OP_MASK_ME, OP_SH_ME): Likewise.
 486         (OP_MASK_MF, OP_SH_MF, OP_MASK_MG, OP_SH_MG): Likewise.
 487         (OP_MASK_MJ, OP_SH_MJ, OP_MASK_ML, OP_SH_ML): Likewise.
 488         (OP_MASK_MP, OP_SH_MP, OP_MASK_MQ, OP_SH_MQ): Likewise.
 489         (OP_MASK_IMMA, OP_SH_IMMA, OP_MASK_IMMB, OP_SH_IMMB): Likewise.
 490         (OP_MASK_IMMC, OP_SH_IMMC, OP_MASK_IMMF, OP_SH_IMMF): Likewise.
 491         (OP_MASK_IMMG, OP_SH_IMMG, OP_MASK_IMMH, OP_SH_IMMH): Likewise.
 492         (OP_MASK_IMMI, OP_SH_IMMI, OP_MASK_IMMJ, OP_SH_IMMJ): Likewise.
 493         (OP_MASK_IMML, OP_SH_IMML, OP_MASK_IMMM, OP_SH_IMMM): Likewise.
 494         (OP_MASK_IMMN, OP_SH_IMMN, OP_MASK_IMMO, OP_SH_IMMO): Likewise.
 495         (OP_MASK_IMMP, OP_SH_IMMP, OP_MASK_IMMQ, OP_SH_IMMQ): Likewise.
 496         (OP_MASK_IMMU, OP_SH_IMMU, OP_MASK_IMMW, OP_SH_IMMW): Likewise.
 497         (OP_MASK_IMMX, OP_SH_IMMX, OP_MASK_IMMY, OP_SH_IMMY): Likewise.
 498         (INSN_WRITE_GPR_S): New macro.
 499         (INSN2_BRANCH_DELAY_16BIT, INSN2_BRANCH_DELAY_32BIT): Likewise.
 500         (INSN2_READ_FPR_D): Likewise.
 501         (INSN2_MOD_GPR_MB, INSN2_MOD_GPR_MC): Likewise.
 502         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_ME): Likewise.
 503         (INSN2_MOD_GPR_MF, INSN2_MOD_GPR_MG): Likewise.
 504         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP): Likewise.
 505         (INSN2_MOD_GPR_MQ, INSN2_MOD_SP): Likewise.
 506         (INSN2_READ_GPR_31, INSN2_READ_GP, INSN2_READ_PC): Likewise.
 507         (INSN2_UNCOND_BRANCH, INSN2_COND_BRANCH): Likewise.
 508         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM, INSN2_MOD_GPR_MN): Likewise.
 509         (CPU_MICROMIPS): New macro.
 510         (M_BC1FL, M_BC1TL, M_BC2FL, M_BC2TL): New enum values.
 511         (M_BEQL, M_BGEZ, M_BGEZL, M_BGEZALL, M_BGTZ, M_BGTZL): Likewise.
 512         (M_BLEZ, M_BLEZL, M_BLTZ, M_BLTZL, M_BLTZALL, M_BNEL): Likewise.
 513         (M_CACHE_OB, M_JALS_1, M_JALS_2, M_JALS_A): Likewise.
 514         (M_LDC2_OB, M_LDL_OB, M_LDM_AB, M_LDM_OB): Likewise.
 515         (M_LDP_AB, M_LDP_OB, M_LDR_OB, M_LL_OB, M_LLD_OB): Likewise.
 516         (M_LWC2_OB, M_LWL_OB, M_LWM_AB, M_LWM_OB): Likewise.
 517         (M_LWP_AB, M_LWP_OB, M_LWR_OB): Likewise.
 518         (M_LWU_OB, M_PREF_OB, M_SC_OB, M_SCD_OB): Likewise.
 519         (M_SDC2_OB, M_SDL_OB, M_SDM_AB, M_SDM_OB): Likewise.
 520         (M_SDP_AB, M_SDP_OB, M_SDR_OB): Likewise.
 521         (M_SWC2_OB, M_SWL_OB, M_SWM_AB, M_SWM_OB): Likewise.
 522         (M_SWP_AB, M_SWP_OB, M_SWR_OB): Likewise.
 523         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): New macros.
 524         (MICROMIPSOP_MASK_IMMEDIATE, MICROMIPSOP_SH_IMMEDIATE): Likewise.
 525         (MICROMIPSOP_MASK_DELTA, MICROMIPSOP_SH_DELTA): Likewise.
 526         (MICROMIPSOP_MASK_CODE10, MICROMIPSOP_SH_CODE10): Likewise.
 527         (MICROMIPSOP_MASK_TRAP, MICROMIPSOP_SH_TRAP): Likewise.
 528         (MICROMIPSOP_MASK_SHAMT, MICROMIPSOP_SH_SHAMT): Likewise.
 529         (MICROMIPSOP_MASK_TARGET, MICROMIPSOP_SH_TARGET): Likewise.
 530         (MICROMIPSOP_MASK_EXTLSB, MICROMIPSOP_SH_EXTLSB): Likewise.
 531         (MICROMIPSOP_MASK_EXTMSBD, MICROMIPSOP_SH_EXTMSBD): Likewise.
 532         (MICROMIPSOP_MASK_INSMSB, MICROMIPSOP_SH_INSMSB): Likewise.
 533         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 534         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 535         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 536         (MICROMIPSOP_MASK_SEL, MICROMIPSOP_SH_SEL): Likewise.
 537         (MICROMIPSOP_MASK_OFFSET12, MICROMIPSOP_SH_OFFSET12): Likewise.
 538         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): Likewise.
 539         (MICROMIPSOP_MASK_STYPE, MICROMIPSOP_SH_STYPE): Likewise.
 540         (MICROMIPSOP_MASK_OFFSET10, MICROMIPSOP_SH_OFFSET10): Likewise.
 541         (MICROMIPSOP_MASK_RS, MICROMIPSOP_SH_RS): Likewise.
 542         (MICROMIPSOP_MASK_RT, MICROMIPSOP_SH_RT): Likewise.
 543         (MICROMIPSOP_MASK_RD, MICROMIPSOP_SH_RD): Likewise.
 544         (MICROMIPSOP_MASK_FS, MICROMIPSOP_SH_FS): Likewise.
 545         (MICROMIPSOP_MASK_FT, MICROMIPSOP_SH_FT): Likewise.
 546         (MICROMIPSOP_MASK_FD, MICROMIPSOP_SH_FD): Likewise.
 547         (MICROMIPSOP_MASK_FR, MICROMIPSOP_SH_FR): Likewise.
 548         (MICROMIPSOP_MASK_RS3, MICROMIPSOP_SH_RS3): Likewise.
 549         (MICROMIPSOP_MASK_PREFX, MICROMIPSOP_SH_PREFX): Likewise.
 550         (MICROMIPSOP_MASK_BCC, MICROMIPSOP_SH_BCC): Likewise.
 551         (MICROMIPSOP_MASK_CCC, MICROMIPSOP_SH_CCC): Likewise.
 552         (MICROMIPSOP_MASK_COPZ, MICROMIPSOP_SH_COPZ): Likewise.
 553         (MICROMIPSOP_MASK_MB, MICROMIPSOP_SH_MB): Likewise.
 554         (MICROMIPSOP_MASK_MC, MICROMIPSOP_SH_MC): Likewise.
 555         (MICROMIPSOP_MASK_MD, MICROMIPSOP_SH_MD): Likewise.
 556         (MICROMIPSOP_MASK_ME, MICROMIPSOP_SH_ME): Likewise.
 557         (MICROMIPSOP_MASK_MF, MICROMIPSOP_SH_MF): Likewise.
 558         (MICROMIPSOP_MASK_MG, MICROMIPSOP_SH_MG): Likewise.
 559         (MICROMIPSOP_MASK_MH, MICROMIPSOP_SH_MH): Likewise.
 560         (MICROMIPSOP_MASK_MI, MICROMIPSOP_SH_MI): Likewise.
 561         (MICROMIPSOP_MASK_MJ, MICROMIPSOP_SH_MJ): Likewise.
 562         (MICROMIPSOP_MASK_ML, MICROMIPSOP_SH_ML): Likewise.
 563         (MICROMIPSOP_MASK_MM, MICROMIPSOP_SH_MM): Likewise.
 564         (MICROMIPSOP_MASK_MN, MICROMIPSOP_SH_MN): Likewise.
 565         (MICROMIPSOP_MASK_MP, MICROMIPSOP_SH_MP): Likewise.
 566         (MICROMIPSOP_MASK_MQ, MICROMIPSOP_SH_MQ): Likewise.
 567         (MICROMIPSOP_MASK_IMMA, MICROMIPSOP_SH_IMMA): Likewise.
 568         (MICROMIPSOP_MASK_IMMB, MICROMIPSOP_SH_IMMB): Likewise.
 569         (MICROMIPSOP_MASK_IMMC, MICROMIPSOP_SH_IMMC): Likewise.
 570         (MICROMIPSOP_MASK_IMMD, MICROMIPSOP_SH_IMMD): Likewise.
 571         (MICROMIPSOP_MASK_IMME, MICROMIPSOP_SH_IMME): Likewise.
 572         (MICROMIPSOP_MASK_IMMF, MICROMIPSOP_SH_IMMF): Likewise.
 573         (MICROMIPSOP_MASK_IMMG, MICROMIPSOP_SH_IMMG): Likewise.
 574         (MICROMIPSOP_MASK_IMMH, MICROMIPSOP_SH_IMMH): Likewise.
 575         (MICROMIPSOP_MASK_IMMI, MICROMIPSOP_SH_IMMI): Likewise.
 576         (MICROMIPSOP_MASK_IMMJ, MICROMIPSOP_SH_IMMJ): Likewise.
 577         (MICROMIPSOP_MASK_IMML, MICROMIPSOP_SH_IMML): Likewise.
 578         (MICROMIPSOP_MASK_IMMM, MICROMIPSOP_SH_IMMM): Likewise.
 579         (MICROMIPSOP_MASK_IMMN, MICROMIPSOP_SH_IMMN): Likewise.
 580         (MICROMIPSOP_MASK_IMMO, MICROMIPSOP_SH_IMMO): Likewise.
 581         (MICROMIPSOP_MASK_IMMP, MICROMIPSOP_SH_IMMP): Likewise.
 582         (MICROMIPSOP_MASK_IMMQ, MICROMIPSOP_SH_IMMQ): Likewise.
 583         (MICROMIPSOP_MASK_IMMU, MICROMIPSOP_SH_IMMU): Likewise.
 584         (MICROMIPSOP_MASK_IMMW, MICROMIPSOP_SH_IMMW): Likewise.
 585         (MICROMIPSOP_MASK_IMMX, MICROMIPSOP_SH_IMMX): Likewise.
 586         (MICROMIPSOP_MASK_IMMY, MICROMIPSOP_SH_IMMY): Likewise.
 587         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 588         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 589         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 590         (MICROMIPSOP_MASK_CODE20, MICROMIPSOP_SH_CODE20): Likewise.
 591         (MICROMIPSOP_MASK_PERFREG, MICROMIPSOP_SH_PERFREG): Likewise.
 592         (MICROMIPSOP_MASK_CODE19, MICROMIPSOP_SH_CODE19): Likewise.
 593         (MICROMIPSOP_MASK_ALN, MICROMIPSOP_SH_ALN): Likewise.
 594         (MICROMIPSOP_MASK_VECBYTE, MICROMIPSOP_SH_VECBYTE): Likewise.
 595         (MICROMIPSOP_MASK_VECALIGN, MICROMIPSOP_SH_VECALIGN): Likewise.
 596         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Likewise.
 597         (MICROMIPSOP_MASK_DSPACC_S, MICROMIPSOP_SH_DSPACC_S): Likewise.
 598         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 599         (MICROMIPSOP_MASK_DSPSFT_7, MICROMIPSOP_SH_DSPSFT_7): Likewise.
 600         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 601         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 602         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 603         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 604         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 605         (MICROMIPSOP_MASK_RDDSP, MICROMIPSOP_SH_RDDSP): Likewise.
 606         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 607         (MICROMIPSOP_MASK_MT_U, MICROMIPSOP_SH_MT_U): Likewise.
 608         (MICROMIPSOP_MASK_MT_H, MICROMIPSOP_SH_MT_H): Likewise.
 609         (MICROMIPSOP_MASK_MTACC_T, MICROMIPSOP_SH_MTACC_T): Likewise.
 610         (MICROMIPSOP_MASK_MTACC_D, MICROMIPSOP_SH_MTACC_D): Likewise.
 611         (MICROMIPSOP_MASK_BBITIND, MICROMIPSOP_SH_BBITIND): Likewise.
 612         (MICROMIPSOP_MASK_CINSPOS, MICROMIPSOP_SH_CINSPOS): Likewise.
 613         (MICROMIPSOP_MASK_CINSLM1, MICROMIPSOP_SH_CINSLM1): Likewise.
 614         (MICROMIPSOP_MASK_SEQI, MICROMIPSOP_SH_SEQI): Likewise.
 615         (micromips_opcodes): New declaration.
 616         (bfd_micromips_num_opcodes): Likewise.
 617
 618 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 619
 620         * mips.h (INSN_TRAP): Rename to...
 621         (INSN_NO_DELAY_SLOT): ... this.
 622         (INSN_SYNC): Remove macro.
 623
 624 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
 625
 626         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
 627         a duplicate of AVR_ISA_SPM.
 628
 629 2011-07-01  Nick Clifton  <nickc@redhat.com>
 630
 631         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
 632
 633 2011-06-18  Robin Getz  <robin.getz@analog.com>
 634
 635         * bfin.h (is_macmod_signed): New func
 636
 637 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
 638
 639         * bfin.h (is_macmod_pmove): Add missing space before func args.
 640         (is_macmod_hmove): Likewise.
 641
 642 2011-06-13  Walter Lee  <walt@tilera.com>
 643
 644         * tilegx.h: New file.
 645         * tilepro.h: New file.
 646
 647 2011-05-31  Paul Brook  <paul@codesourcery.com>
 648
 649         * arm.h (ARM_ARCH_V7R_IDIV): Define.
 650
 651 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 652
 653         * s390.h: Replace S390_OPERAND_REG_EVEN with
 654         S390_OPERAND_REG_PAIR.
 655
 656 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 657
 658         * s390.h: Add S390_OPCODE_REG_EVEN flag.
 659
 660 2011-04-18  Julian Brown  <julian@codesourcery.com>
 661
 662         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
 663
 664 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
 665
 666         PR gas/12296
 667         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
 668
 669 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 670
 671         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
 672         New instruction set flags.
 673         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
 674
 675 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 676
 677         * mips.h (M_PREF_AB): New enum value.
 678
 679 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 680
 681         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
 682         M_IU): Define.
 683         (is_macmod_pmove, is_macmod_hmove): New functions.
 684
 685 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 686
 687         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
 688
 689 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
 690
 691         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
 692         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
 693
 694 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 695
 696         PR gas/11395
 697         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
 698         "bb" entries.
 699
 700 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 701
 702         PR gas/11395
 703         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
 704
 705 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
 706
 707         * mips.h: Update commentary after last commit.
 708
 709 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
 710
 711         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
 712         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
 713         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
 714
 715 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 716
 717         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
 718
 719 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
 720
 721         * mips.h: Fix previous commit.
 722
 723 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 724
 725         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 726         (INSN_LOONGSON_3A): Clear bit 31.
 727
 728 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 729
 730         PR gas/12198
 731         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 732         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 733         (ARM_ARCH_V6M_ONLY): New define.
 734
 735 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 736
 737         * mips.h (INSN_LOONGSON_3A): Defined.
 738         (CPU_LOONGSON_3A): Defined.
 739         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 740
 741 2010-10-09  Matt Rice  <ratmice@gmail.com>
 742
 743         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 744         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 745
 746 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 747
 748         * arm.h (ARM_EXT_VIRT): New define.
 749         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 750         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 751         Extensions.
 752
 753 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 754
 755         * arm.h (ARM_AEXT_ADIV): New define.
 756         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 757
 758 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 759
 760         * arm.h (ARM_EXT_OS): New define.
 761         (ARM_AEXT_V6SM): Likewise.
 762         (ARM_ARCH_V6SM): Likewise.
 763
 764 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 765
 766         * arm.h (ARM_EXT_MP): Add.
 767         (ARM_ARCH_V7A_MP): Likewise.
 768
 769 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 770
 771         * bfin.h: Declare pseudoChr structs/defines.
 772
 773 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 774
 775         * bfin.h: Strip trailing whitespace.
 776
 777 2010-07-29  DJ Delorie  <dj@redhat.com>
 778
 779         * rx.h (RX_Operand_Type): Add TwoReg.
 780         (RX_Opcode_ID): Remove ediv and ediv2.
 781
 782 2010-07-27  DJ Delorie  <dj@redhat.com>
 783
 784         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 785
 786 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 787             Ina Pandit  <ina.pandit@kpitcummins.com>
 788
 789         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 790         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 791         PROCESSOR_V850E2_ALL.
 792         Remove PROCESSOR_V850EA support.
 793         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 794         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 795         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 796         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 797         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 798         V850_OPERAND_PERCENT.
 799         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 800         V850_NOT_R0.
 801         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 802         and V850E_PUSH_POP
 803
 804 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 805
 806         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 807         (MIPS16_INSN_BRANCH): Rename to...
 808         (MIPS16_INSN_COND_BRANCH): ... this.
 809
 810 2010-07-03  Alan Modra  <amodra@gmail.com>
 811
 812         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 813         Renumber other PPC_OPCODE defines.
 814
 815 2010-07-03  Alan Modra  <amodra@gmail.com>
 816
 817         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 818
 819 2010-06-29  Alan Modra  <amodra@gmail.com>
 820
 821         * maxq.h: Delete file.
 822
 823 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 824
 825         * ppc.h (PPC_OPCODE_E500): Define.
 826
 827 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 828
 829         * opcode/mips.h (INSN_MIPS16): Remove.
 830
 831 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 832
 833         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 834
 835 2010-04-15  Nick Clifton  <nickc@redhat.com>
 836
 837         * alpha.h: Update copyright notice to use GPLv3.
 838         * arc.h: Likewise.
 839         * arm.h: Likewise.
 840         * avr.h: Likewise.
 841         * bfin.h: Likewise.
 842         * cgen.h: Likewise.
 843         * convex.h: Likewise.
 844         * cr16.h: Likewise.
 845         * cris.h: Likewise.
 846         * crx.h: Likewise.
 847         * d10v.h: Likewise.
 848         * d30v.h: Likewise.
 849         * dlx.h: Likewise.
 850         * h8300.h: Likewise.
 851         * hppa.h: Likewise.
 852         * i370.h: Likewise.
 853         * i386.h: Likewise.
 854         * i860.h: Likewise.
 855         * i960.h: Likewise.
 856         * ia64.h: Likewise.
 857         * m68hc11.h: Likewise.
 858         * m68k.h: Likewise.
 859         * m88k.h: Likewise.
 860         * maxq.h: Likewise.
 861         * mips.h: Likewise.
 862         * mmix.h: Likewise.
 863         * mn10200.h: Likewise.
 864         * mn10300.h: Likewise.
 865         * msp430.h: Likewise.
 866         * np1.h: Likewise.
 867         * ns32k.h: Likewise.
 868         * or32.h: Likewise.
 869         * pdp11.h: Likewise.
 870         * pj.h: Likewise.
 871         * pn.h: Likewise.
 872         * ppc.h: Likewise.
 873         * pyr.h: Likewise.
 874         * rx.h: Likewise.
 875         * s390.h: Likewise.
 876         * score-datadep.h: Likewise.
 877         * score-inst.h: Likewise.
 878         * sparc.h: Likewise.
 879         * spu-insns.h: Likewise.
 880         * spu.h: Likewise.
 881         * tic30.h: Likewise.
 882         * tic4x.h: Likewise.
 883         * tic54x.h: Likewise.
 884         * tic80.h: Likewise.
 885         * v850.h: Likewise.
 886         * vax.h: Likewise.
 887
 888 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 889
 890         * tic6x-control-registers.h, tic6x-insn-formats.h,
 891         tic6x-opcode-table.h, tic6x.h: New.
 892
 893 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 894
 895         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 896
 897 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 898
 899         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 900
 901 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 902
 903         * ia64.h (ia64_find_opcode): Remove argument name.
 904         (ia64_find_next_opcode): Likewise.
 905         (ia64_dis_opcode): Likewise.
 906         (ia64_free_opcode): Likewise.
 907         (ia64_find_dependency): Likewise.
 908
 909 2009-11-22  Doug Evans  <dje@sebabeach.org>
 910
 911         * cgen.h: Include bfd_stdint.h.
 912         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 913
 914 2009-11-18  Paul Brook  <paul@codesourcery.com>
 915
 916         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 917
 918 2009-11-17  Paul Brook  <paul@codesourcery.com>
 919         Daniel Jacobowitz  <dan@codesourcery.com>
 920
 921         * arm.h (ARM_EXT_V6_DSP): Define.
 922         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 923         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 924
 925 2009-11-04  DJ Delorie  <dj@redhat.com>
 926
 927         * rx.h (rx_decode_opcode) (mvtipl): Add.
 928         (mvtcp, mvfcp, opecp): Remove.
 929
 930 2009-11-02  Paul Brook  <paul@codesourcery.com>
 931
 932         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 933         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 934         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 935         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 936         FPU_ARCH_NEON_VFP_V4): Define.
 937
 938 2009-10-23  Doug Evans  <dje@sebabeach.org>
 939
 940         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 941         * cgen.h: Update.  Improve multi-inclusion macro name.
 942
 943 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 944
 945         * ppc.h (PPC_OPCODE_476): Define.
 946
 947 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 948
 949         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 950
 951 2009-09-29  DJ Delorie  <dj@redhat.com>
 952
 953         * rx.h: New file.
 954
 955 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 956
 957         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 958
 959 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 960
 961         * ppc.h (PPC_OPCODE_PPCA2): New.
 962
 963 2009-09-05  Martin Thuresson  <martin@mtme.org>
 964
 965         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 966
 967 2009-08-29  Martin Thuresson  <martin@mtme.org>
 968
 969         * tic30.h (template): Rename type template to
 970         insn_template. Updated code to use new name.
 971         * tic54x.h (template): Rename type template to
 972         insn_template.
 973
 974 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 975
 976         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 977
 978 2009-06-11  Anthony Green  <green@moxielogic.com>
 979
 980         * moxie.h (MOXIE_F3_PCREL): Define.
 981         (moxie_form3_opc_info): Grow.
 982
 983 2009-06-06  Anthony Green  <green@moxielogic.com>
 984
 985         * moxie.h (MOXIE_F1_M): Define.
 986
 987 2009-04-15  Anthony Green  <green@moxielogic.com>
 988
 989         * moxie.h: Created.
 990
 991 2009-04-06  DJ Delorie  <dj@redhat.com>
 992
 993         * h8300.h: Add relaxation attributes to MOVA opcodes.
 994
 995 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 996
 997         * ppc.h (ppc_parse_cpu): Declare.
 998
 999 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
1000
1001         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
1002         and _IMM11 for mbitclr and mbitset.
1003         * score-datadep.h: Update dependency information.
1004
1005 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
1006
1007         * ppc.h (PPC_OPCODE_POWER7): New.
1008
1009 2009-02-06  Doug Evans  <dje@google.com>
1010
1011         * i386.h: Add comment regarding sse* insns and prefixes.
1012
1013 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
1014
1015         * mips.h (INSN_XLR): Define.
1016         (INSN_CHIP_MASK): Update.
1017         (CPU_XLR): Define.
1018         (OPCODE_IS_MEMBER): Update.
1019         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
1020
1021 2009-01-28  Doug Evans  <dje@google.com>
1022
1023         * opcode/i386.h: Add multiple inclusion protection.
1024         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
1025         (EDI_REG_NUM): New macros.
1026         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
1027         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
1028         (REX_PREFIX_P): New macro.
1029
1030 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
1031
1032         * ppc.h (struct powerpc_opcode): New field "deprecated".
1033         (PPC_OPCODE_NOPOWER4): Delete.
1034
1035 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
1036
1037         * mips.h: Define CPU_R14000, CPU_R16000.
1038         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
1039
1040 2008-11-18  Catherine Moore  <clm@codesourcery.com>
1041
1042         * arm.h (FPU_NEON_FP16): New.
1043         (FPU_ARCH_NEON_FP16): New.
1044
1045 2008-11-06  Chao-ying Fu  <fu@mips.com>
1046
1047         * mips.h: Doucument '1' for 5-bit sync type.
1048
1049 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
1050
1051         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
1052         IA64_RS_CR.
1053
1054 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
1055
1056         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
1057
1058 2008-07-30  Michael J. Eager  <eager@eagercon.com>
1059
1060         * ppc.h (PPC_OPCODE_405): Define.
1061         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
1062
1063 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
1064
1065         * ppc.h (ppc_cpu_t): New typedef.
1066         (struct powerpc_opcode <flags>): Use it.
1067         (struct powerpc_operand <insert, extract>): Likewise.
1068         (struct powerpc_macro <flags>): Likewise.
1069
1070 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
1071
1072         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
1073         Update comment before MIPS16 field descriptors to mention MIPS16.
1074         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
1075         BBIT.
1076         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
1077         New bit masks and shift counts for cins and exts.
1078
1079         * mips.h: Document new field descriptors +Q.
1080         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
1081
1082 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
1083
1084         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
1085         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
1086
1087 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
1088
1089         * ppc.h: (PPC_OPCODE_E500MC): New.
1090
1091 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
1092
1093         * i386.h (MAX_OPERANDS): Set to 5.
1094         (MAX_MNEM_SIZE): Changed to 20.
1095
1096 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
1097
1098         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
1099
1100 2008-03-09  Paul Brook  <paul@codesourcery.com>
1101
1102         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
1103
1104 2008-03-04  Paul Brook  <paul@codesourcery.com>
1105
1106         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
1107         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
1108         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
1109
1110 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
1111             Nick Clifton  <nickc@redhat.com>
1112
1113         PR 3134
1114         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
1115         with a 32-bit displacement but without the top bit of the 4th byte
1116         set.
1117
1118 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
1119
1120         * cr16.h (cr16_num_optab): Declared.
1121
1122 2008-02-14  Hakan Ardo  <hakan@debian.org>
1123
1124         PR gas/2626
1125         * avr.h (AVR_ISA_2xxe): Define.
1126
1127 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
1128
1129         * mips.h: Update copyright.
1130         (INSN_CHIP_MASK): New macro.
1131         (INSN_OCTEON): New macro.
1132         (CPU_OCTEON): New macro.
1133         (OPCODE_IS_MEMBER): Handle Octeon instructions.
1134
1135 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
1136
1137         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
1138
1139 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
1140
1141         * avr.h (AVR_ISA_USB162): Add new opcode set.
1142         (AVR_ISA_AVR3): Likewise.
1143
1144 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1145
1146         * mips.h (INSN_LOONGSON_2E): New.
1147         (INSN_LOONGSON_2F): New.
1148         (CPU_LOONGSON_2E): New.
1149         (CPU_LOONGSON_2F): New.
1150         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
1151
1152 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1153
1154         * mips.h (INSN_ISA*): Redefine certain values as an
1155         enumeration.  Update comments.
1156         (mips_isa_table): New.
1157         (ISA_MIPS*): Redefine to match enumeration.
1158         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
1159         values.
1160
1161 2007-08-08  Ben Elliston  <bje@au.ibm.com>
1162
1163         * ppc.h (PPC_OPCODE_PPCPS): New.
1164
1165 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
1166
1167         * m68k.h: Document j K & E.
1168
1169 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
1170
1171         * cr16.h: New file for CR16 target.
1172
1173 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
1174
1175         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
1176
1177 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
1178
1179         * m68k.h (mcfisa_c): New.
1180         (mcfusp, mcf_mask): Adjust.
1181
1182 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
1183
1184         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
1185         (num_powerpc_operands): Declare.
1186         (PPC_OPERAND_SIGNED et al): Redefine as hex.
1187         (PPC_OPERAND_PLUS1): Define.
1188
1189 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
1190
1191         * i386.h (REX_MODE64): Renamed to ...
1192         (REX_W): This.
1193         (REX_EXTX): Renamed to ...
1194         (REX_R): This.
1195         (REX_EXTY): Renamed to ...
1196         (REX_X): This.
1197         (REX_EXTZ): Renamed to ...
1198         (REX_B): This.
1199
1200 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
1201
1202         * i386.h: Add entries from config/tc-i386.h and move tables
1203         to opcodes/i386-opc.h.
1204
1205 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
1206
1207         * i386.h (FloatDR): Removed.
1208         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
1209
1210 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
1211
1212         * spu-insns.h: Add soma double-float insns.
1213
1214 2007-02-20  Thiemo Seufer  <ths@mips.com>
1215             Chao-Ying Fu  <fu@mips.com>
1216
1217         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
1218         (INSN_DSPR2): Add flag for DSP R2 instructions.
1219         (M_BALIGN): New macro.
1220
1221 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
1222
1223         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
1224         and Seg3ShortFrom with Shortform.
1225
1226 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
1227
1228         PR gas/4027
1229         * i386.h (i386_optab): Put the real "test" before the pseudo
1230         one.
1231
1232 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
1233
1234         * m68k.h (m68010up): OR fido_a.
1235
1236 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
1237
1238         * m68k.h (fido_a): New.
1239
1240 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
1241
1242         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
1243         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
1244         values.
1245
1246 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
1247
1248         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
1249
1250 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
1251
1252         * score-inst.h (enum score_insn_type): Add Insn_internal.
1253
1254 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
1255             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
1256             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
1257             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
1258             Alan Modra  <amodra@bigpond.net.au>
1259
1260         * spu-insns.h: New file.
1261         * spu.h: New file.
1262
1263 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
1264
1265         * ppc.h (PPC_OPCODE_CELL): Define.
1266
1267 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
1268
1269         * i386.h :  Modify opcode to support for the change in POPCNT opcode
1270         in amdfam10 architecture.
1271
1272 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
1273
1274         * i386.h: Replace CpuMNI with CpuSSSE3.
1275
1276 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
1277             Joseph Myers  <joseph@codesourcery.com>
1278             Ian Lance Taylor  <ian@wasabisystems.com>
1279             Ben Elliston  <bje@wasabisystems.com>
1280
1281         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
1282
1283 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
1284
1285         * score-datadep.h: New file.
1286         * score-inst.h: New file.
1287
1288 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
1289
1290         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
1291         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
1292         movdq2q and movq2dq.
1293
1294 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
1295            Michael Meissner             <michael.meissner@amd.com>
1296
1297         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
1298
1299 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1300
1301         * i386.h (i386_optab): Add "nop" with memory reference.
1302
1303 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1304
1305         * i386.h (i386_optab): Update comment for 64bit NOP.
1306
1307 2006-06-06  Ben Elliston  <bje@au.ibm.com>
1308             Anton Blanchard  <anton@samba.org>
1309
1310         * ppc.h (PPC_OPCODE_POWER6): Define.
1311         Adjust whitespace.
1312
1313 2006-06-05  Thiemo Seufer  <ths@mips.com>
1314
1315         * mips.h: Improve description of MT flags.
1316
1317 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
1318
1319         * m68k.h (mcf_mask): Define.
1320
1321 2006-05-05  Thiemo Seufer  <ths@mips.com>
1322             David Ung  <davidu@mips.com>
1323
1324         * mips.h (enum): Add macro M_CACHE_AB.
1325
1326 2006-05-04  Thiemo Seufer  <ths@mips.com>
1327             Nigel Stephens  <nigel@mips.com>
1328             David Ung  <davidu@mips.com>
1329
1330         * mips.h: Add INSN_SMARTMIPS define.
1331
1332 2006-04-30  Thiemo Seufer  <ths@mips.com>
1333             David Ung  <davidu@mips.com>
1334
1335         * mips.h: Defines udi bits and masks.  Add description of
1336         characters which may appear in the args field of udi
1337         instructions.
1338
1339 2006-04-26  Thiemo Seufer  <ths@networkno.de>
1340
1341         * mips.h: Improve comments describing the bitfield instruction
1342         fields.
1343
1344 2006-04-26  Julian Brown  <julian@codesourcery.com>
1345
1346         * arm.h (FPU_VFP_EXT_V3): Define constant.
1347         (FPU_NEON_EXT_V1): Likewise.
1348         (FPU_VFP_HARD): Update.
1349         (FPU_VFP_V3): Define macro.
1350         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
1351
1352 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
1353
1354         * avr.h (AVR_ISA_PWMx): New.
1355
1356 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
1357
1358         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
1359         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
1360         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
1361         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
1362         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
1363
1364 2006-03-10  Paul Brook  <paul@codesourcery.com>
1365
1366         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
1367
1368 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1369
1370         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
1371         first.  Correct mask of bb "B" opcode.
1372
1373 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
1374
1375         * i386.h (i386_optab): Support Intel Merom New Instructions.
1376
1377 2006-02-24  Paul Brook  <paul@codesourcery.com>
1378
1379         * arm.h: Add V7 feature bits.
1380
1381 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
1382
1383         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
1384
1385 2006-01-31  Paul Brook  <paul@codesourcery.com>
1386         Richard Earnshaw <rearnsha@arm.com>
1387
1388         * arm.h: Use ARM_CPU_FEATURE.
1389         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
1390         (arm_feature_set): Change to a structure.
1391         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
1392         ARM_FEATURE): New macros.
1393
1394 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
1395
1396         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
1397         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
1398         (ADD_PC_INCR_OPCODE): Don't define.
1399
1400 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
1401
1402         PR gas/1874
1403         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
1404
1405 2005-11-14  David Ung  <davidu@mips.com>
1406
1407         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
1408         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
1409         save/restore encoding of the args field.
1410
1411 2005-10-28  Dave Brolley  <brolley@redhat.com>
1412
1413         Contribute the following changes:
1414         2005-02-16  Dave Brolley  <brolley@redhat.com>
1415
1416         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
1417         cgen_isa_mask_* to cgen_bitset_*.
1418         * cgen.h: Likewise.
1419
1420         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
1421
1422         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
1423         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
1424         (CGEN_CPU_TABLE): Make isas a ponter.
1425
1426         2003-09-29  Dave Brolley  <brolley@redhat.com>
1427
1428         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
1429         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
1430         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
1431
1432         2002-12-13  Dave Brolley  <brolley@redhat.com>
1433
1434         * cgen.h (symcat.h): #include it.
1435         (cgen-bitset.h): #include it.
1436         (CGEN_ATTR_VALUE_TYPE): Now a union.
1437         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
1438         (CGEN_ATTR_ENTRY): 'value' now unsigned.
1439         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
1440         * cgen-bitset.h: New file.
1441
1442 2005-09-30  Catherine Moore  <clm@cm00re.com>
1443
1444         * bfin.h: New file.
1445
1446 2005-10-24  Jan Beulich  <jbeulich@novell.com>
1447
1448         * ia64.h (enum ia64_opnd): Move memory operand out of set of
1449         indirect operands.
1450
1451 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1452
1453         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
1454         Add FLAG_STRICT to pa10 ftest opcode.
1455
1456 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1457
1458         * hppa.h (pa_opcodes): Remove lha entries.
1459
1460 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1461
1462         * hppa.h (FLAG_STRICT): Revise comment.
1463         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
1464         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
1465         entries for "fdc".
1466
1467 2005-09-30  Catherine Moore  <clm@cm00re.com>
1468
1469         * bfin.h: New file.
1470
1471 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1472
1473         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
1474
1475 2005-09-06  Chao-ying Fu  <fu@mips.com>
1476
1477         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
1478         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
1479         define.
1480         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
1481         (INSN_ASE_MASK): Update to include INSN_MT.
1482         (INSN_MT): New define for MT ASE.
1483
1484 2005-08-25  Chao-ying Fu  <fu@mips.com>
1485
1486         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
1487         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
1488         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
1489         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
1490         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
1491         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
1492         instructions.
1493         (INSN_DSP): New define for DSP ASE.
1494
1495 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
1496
1497         * a29k.h: Delete.
1498
1499 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
1500
1501         * ppc.h (PPC_OPCODE_E300): Define.
1502
1503 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
1504
1505         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
1506
1507 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1508
1509         PR gas/336
1510         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
1511         and pitlb.
1512
1513 2005-07-27  Jan Beulich  <jbeulich@novell.com>
1514
1515         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
1516         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
1517         Add movq-s as 64-bit variants of movd-s.
1518
1519 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1520
1521         * hppa.h: Fix punctuation in comment.
1522
1523         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
1524         implicit space-register addressing.  Set space-register bits on opcodes
1525         using implicit space-register addressing.  Add various missing pa20
1526         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
1527         space-register addressing.  Use "fE" instead of "fe" in various
1528         fstw opcodes.
1529
1530 2005-07-18  Jan Beulich  <jbeulich@novell.com>
1531
1532         * i386.h (i386_optab): Operands of aam and aad are unsigned.
1533
1534 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
1535
1536         * i386.h (i386_optab): Support Intel VMX Instructions.
1537
1538 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1539
1540         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
1541
1542 2005-07-05  Jan Beulich  <jbeulich@novell.com>
1543
1544         * i386.h (i386_optab): Add new insns.
1545
1546 2005-07-01  Nick Clifton  <nickc@redhat.com>
1547
1548         * sparc.h: Add typedefs to structure declarations.
1549
1550 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
1551
1552         PR 1013
1553         * i386.h (i386_optab): Update comments for 64bit addressing on
1554         mov. Allow 64bit addressing for mov and movq.
1555
1556 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1557
1558         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
1559         respectively, in various floating-point load and store patterns.
1560
1561 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1562
1563         * hppa.h (FLAG_STRICT): Correct comment.
1564         (pa_opcodes): Update load and store entries to allow both PA 1.X and
1565         PA 2.0 mneumonics when equivalent.  Entries with cache control
1566         completers now require PA 1.1.  Adjust whitespace.
1567
1568 2005-05-19  Anton Blanchard  <anton@samba.org>
1569
1570         * ppc.h (PPC_OPCODE_POWER5): Define.
1571
1572 2005-05-10  Nick Clifton  <nickc@redhat.com>
1573
1574         * Update the address and phone number of the FSF organization in
1575         the GPL notices in the following files:
1576         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
1577         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
1578         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
1579         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
1580         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
1581         tic54x.h, tic80.h, v850.h, vax.h
1582
1583 2005-05-09  Jan Beulich  <jbeulich@novell.com>
1584
1585         * i386.h (i386_optab): Add ht and hnt.
1586
1587 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
1588
1589         * i386.h: Insert hyphens into selected VIA PadLock extensions.
1590         Add xcrypt-ctr.  Provide aliases without hyphens.
1591
1592 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
1593
1594         Moved from ../ChangeLog
1595
1596         2005-04-12  Paul Brook  <paul@codesourcery.com>
1597         * m88k.h: Rename psr macros to avoid conflicts.
1598
1599         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
1600         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
1601         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
1602         and ARM_ARCH_V6ZKT2.
1603
1604         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
1605         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
1606         Remove redundant instruction types.
1607         (struct argument): X_op - new field.
1608         (struct cst4_entry): Remove.
1609         (no_op_insn): Declare.
1610
1611         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
1612         * crx.h (enum argtype): Rename types, remove unused types.
1613
1614         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
1615         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
1616         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
1617         (enum operand_type): Rearrange operands, edit comments.
1618         replace us<N> with ui<N> for unsigned immediate.
1619         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
1620         displacements (respectively).
1621         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
1622         (instruction type): Add NO_TYPE_INS.
1623         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1624         (operand_entry): New field - 'flags'.
1625         (operand flags): New.
1626
1627         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1628         * crx.h (operand_type): Remove redundant types i3, i4,
1629         i5, i8, i12.
1630         Add new unsigned immediate types us3, us4, us5, us16.
1631
1632 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1633
1634         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1635         adjust them accordingly.
1636
1637 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1638
1639         * i386.h (i386_optab): Add rdtscp.
1640
1641 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1642
1643         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1644         between memory and segment register. Allow movq for moving between
1645         general-purpose register and segment register.
1646
1647 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1648
1649         PR gas/707
1650         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1651         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1652         fnstsw.
1653
1654 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1655
1656         * m68k.h (m68008, m68ec030, m68882): Remove.
1657         (m68k_mask): New.
1658         (cpu_m68k, cpu_cf): New.
1659         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1660         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1661
1662 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1663
1664         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1665         * cgen.h (enum cgen_parse_operand_type): Add
1666         CGEN_PARSE_OPERAND_SYMBOLIC.
1667
1668 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1669
1670         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1671         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1672         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1673
1674 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1675
1676         * mips.h (struct mips_opcode): Add new pinfo2 member.
1677         (INSN_ALIAS): New define for opcode table entries that are
1678         specific instances of another entry, such as 'move' for an 'or'
1679         with a zero operand.
1680         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1681         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1682
1683 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1684
1685         * mips.h (CPU_RM9000): Define.
1686         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1687
1688 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1689
1690         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1691         to/from test registers are illegal in 64-bit mode. Add missing
1692         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1693         (previously one had to explicitly encode a rex64 prefix). Re-enable
1694         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1695         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1696
1697 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1698
1699         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1700         available only with SSE2. Change the MMX additions introduced by SSE
1701         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1702         instructions by their now designated identifier (since combining i686
1703         and 3DNow! does not really imply 3DNow!A).
1704
1705 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1706
1707         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1708         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1709
1710 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1711             Vineet Sharma      <vineets@noida.hcltech.com>
1712
1713         * maxq.h: New file: Disassembly information for the maxq port.
1714
1715 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1716
1717         * i386.h (i386_optab): Put back "movzb".
1718
1719 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1720
1721         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1722         comments.  Remove member cris_ver_sim.  Add members
1723         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1724         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1725         (struct cris_support_reg, struct cris_cond15): New types.
1726         (cris_conds15): Declare.
1727         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1728         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1729         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1730         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1731         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1732         SIZE_FIELD_UNSIGNED.
1733
1734 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1735
1736         * i386.h (sldx_Suf): Remove.
1737         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1738         (q_FP): Define, implying no REX64.
1739         (x_FP, sl_FP): Imply FloatMF.
1740         (i386_optab): Split reg and mem forms of moving from segment registers
1741         so that the memory forms can ignore the 16-/32-bit operand size
1742         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1743         all non-floating-point instructions. Unite 32- and 64-bit forms of
1744         movsx, movzx, and movd. Adjust floating point operations for the above
1745         changes to the *FP macros. Add DefaultSize to floating point control
1746         insns operating on larger memory ranges. Remove left over comments
1747         hinting at certain insns being Intel-syntax ones where the ones
1748         actually meant are already gone.
1749
1750 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1751
1752         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1753         instruction type.
1754
1755 2004-09-30  Paul Brook  <paul@codesourcery.com>
1756
1757         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1758         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1759
1760 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1761
1762         * avr.h: Add support for
1763         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1764
1765 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1766
1767         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1768
1769 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1770
1771         * msp430.h (msp430_opc): Add new instructions.
1772         (msp430_rcodes): Declare new instructions.
1773         (msp430_hcodes): Likewise..
1774
1775 2004-08-13  Nick Clifton  <nickc@redhat.com>
1776
1777         PR/301
1778         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1779         processors.
1780
1781 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1782
1783         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1784
1785 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1786
1787         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1788
1789 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1790
1791         * i386.h: Adjust instruction descriptions to better match the
1792         specification.
1793
1794 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1795
1796         * arm.h: Remove all old content.  Replace with architecture defines
1797         from gas/config/tc-arm.c.
1798
1799 2004-07-09  Andreas Schwab  <schwab@suse.de>
1800
1801         * m68k.h: Fix comment.
1802
1803 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1804
1805         * crx.h: New file.
1806
1807 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1808
1809         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1810
1811 2004-05-24  Peter Barada  <peter@the-baradas.com>
1812
1813         * m68k.h: Add 'size' to m68k_opcode.
1814
1815 2004-05-05  Peter Barada  <peter@the-baradas.com>
1816
1817         * m68k.h: Switch from ColdFire chip name to core variant.
1818
1819 2004-04-22  Peter Barada  <peter@the-baradas.com>
1820
1821         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1822         descriptions for new EMAC cases.
1823         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1824         handle Motorola MAC syntax.
1825         Allow disassembly of ColdFire V4e object files.
1826
1827 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1828
1829         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1830
1831 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1832
1833         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1834
1835 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1836
1837         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1838
1839 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1840
1841         * i386.h (i386_optab): Added xstore/xcrypt insns.
1842
1843 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1844
1845         * h8300.h (32bit ldc/stc): Add relaxing support.
1846
1847 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1848
1849         * h8300.h (BITOP): Pass MEMRELAX flag.
1850
1851 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1852
1853         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1854         except for the H8S.
1855
1856 For older changes see ChangeLog-9103
1857 \f
1858 Copyright (C) 2004-2012 Free Software Foundation, Inc.
1859
1860 Copying and distribution of this file, with or without modification,
1861 are permitted in any medium without royalty provided the copyright
1862 notice and this notice are preserved.
1863
1864 Local Variables:
1865 mode: change-log
1866 left-margin: 8
1867 fill-column: 74
1868 version-control: never
1869 End: