include/opcode/ChangeLog

   1 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
   2
   3         * aarch64.h (aarch64_op): Remove OP_V_MOVI_B.
   4
   5 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
   6
   7         * ppc.h (PPC_OPCODE_POWER8): New define.
   8         (PPC_OPCODE_HTM): Likewise.
   9
  10 2013-01-10  Will Newton <will.newton@imgtec.com>
  11
  12         * metag.h: New file.
  13
  14 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
  15
  16         * cr16.h (make_instruction): Rename to cr16_make_instruction.
  17         (match_opcode): Rename to cr16_match_opcode.
  18
  19 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
  20
  21         * mips.h: Add support for r5900 instructions including lq and sq.
  22
  23 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
  24
  25         * cr16.h (dwordU,wordU): Moved typedefs from cr16-dis.c
  26         (make_instruction,match_opcode): Added function prototypes.
  27         (cr16_words,cr16_allWords,cr16_currInsn): Declare as extern.
  28
  29 2012-11-23  Alan Modra  <amodra@gmail.com>
  30
  31         * ppc.h (ppc_parse_cpu): Update prototype.
  32
  33 2012-10-14  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  34
  35         * hppa.h (pa_opcodes): Use "cX" completer instead of "cx" in fstqx
  36         opcodes.  Likewise, use "cM" instead of "cm" in fstqs opcodes.
  37
  38 2012-10-04  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
  39
  40         * s390.h (s390_opcode_cpu_val): Add S390_OPCODE_ZEC12.
  41
  42 2012-09-04  Sergey A. Guriev <sergey.a.guriev@intel.com>
  43
  44         * ia64.h (ia64_opnd): Add new operand types.
  45
  46 2012-08-21  David S. Miller  <davem@davemloft.net>
  47
  48         * sparc.h (F3F4): New macro.
  49
  50 2012-08-13  Ian Bolton  <ian.bolton@arm.com>
  51             Laurent Desnogues  <laurent.desnogues@arm.com>
  52             Jim MacArthur  <jim.macarthur@arm.com>
  53             Marcus Shawcroft  <marcus.shawcroft@arm.com>
  54             Nigel Stephens  <nigel.stephens@arm.com>
  55             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
  56             Richard Earnshaw  <rearnsha@arm.com>
  57             Sofiane Naci  <sofiane.naci@arm.com>
  58             Tejas Belagod  <tejas.belagod@arm.com>
  59             Yufeng Zhang  <yufeng.zhang@arm.com>
  60
  61         * aarch64.h: New file.
  62
  63 2012-08-13  Richard Sandiford  <rdsandiford@googlemail.com>
  64             Maciej W. Rozycki  <macro@codesourcery.com>
  65
  66         * mips.h (mips_opcode): Add the exclusions field.
  67         (OPCODE_IS_MEMBER): Remove macro.
  68         (cpu_is_member): New inline function.
  69         (opcode_is_member): Likewise.
  70
  71 2012-07-31  Chao-Ying Fu  <fu@mips.com>
  72             Catherine Moore  <clm@codesourcery.com>
  73             Maciej W. Rozycki  <macro@codesourcery.com>
  74
  75         * mips.h: Document microMIPS DSP ASE usage.
  76         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Update for
  77         microMIPS DSP ASE support.
  78         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
  79         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
  80         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
  81         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
  82         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
  83         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
  84         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
  85
  86 2012-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
  87
  88         * mips.h: Fix a typo in description.
  89
  90 2012-06-07  Georg-Johann Lay  <avr@gjlay.de>
  91
  92         * avr.h: (AVR_ISA_XCH): New define.
  93         (AVR_ISA_XMEGA): Use it.
  94         (XCH, LAS, LAT, LAC): New XMEGA opcodes.
  95
  96 2012-05-15  James Murray <jsm@jsm-net.demon.co.uk>
  97
  98         * m68hc11.h: Add XGate definitions.
  99         (struct m68hc11_opcode): Add xg_mask field.
 100
 101 2012-05-14  Catherine Moore  <clm@codesourcery.com>
 102             Maciej W. Rozycki  <macro@codesourcery.com>
 103             Rhonda Wittels  <rhonda@codesourcery.com>
 104
 105         * ppc.h (PPC_OPCODE_VLE): New definition.
 106         (PPC_OP_SA): New macro.
 107         (PPC_OP_SE_VLE): New macro.
 108         (PPC_OP): Use a variable shift amount.
 109         (powerpc_operand): Update comments.
 110         (PPC_OPSHIFT_INV): New macro.
 111         (PPC_OPERAND_CR): Replace with...
 112         (PPC_OPERAND_CR_BIT): ...this and
 113         (PPC_OPERAND_CR_REG): ...this.
 114
 115
 116 2012-05-03  Sean Keys  <skeys@ipdatasys.com>
 117
 118         * xgate.h: Header file for XGATE assembler.
 119
 120 2012-04-27  David S. Miller  <davem@davemloft.net>
 121
 122         * sparc.h: Document new arg code' )' for crypto RS3
 123         immediates.
 124
 125         * sparc.h (struct sparc_opcode): New field 'hwcaps'.
 126         F_MUL32, F_DIV32, F_FDMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 127         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 128         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING, F_HWCAP_MASK): Delete.
 129         (HWCAP_MUL32, HWCAP_DIV32, HWCAP_FSMULD, HWCAP_V8PLUS, HWCAP_POPC,
 130         HWCAP_VIS, HWCAP_VIS2, HWCAP_ASI_BLK_INIT, HWCAP_FMAF,
 131         HWCAP_VIS3, HWCAP_HPC, HWCAP_RANDOM, HWCAP_TRANS, HWCAP_FJFMAU,
 132         HWCAP_IMA, HWCAP_ASI_CACHE_SPARING, HWCAP_AES, HWCAP_DES,
 133         HWCAP_KASUMI, HWCAP_CAMELLIA, HWCAP_MD5, HWCAP_SHA1,
 134         HWCAP_SHA256, HWCAP_SHA512, HWCAP_MPMUL, HWCAP_MONT, HWCAP_PAUSE,
 135         HWCAP_CBCOND, HWCAP_CRC32): New defines.
 136
 137 2012-03-10  Edmar Wienskoski  <edmar@freescale.com>
 138
 139         * ppc.h: Add PPC_OPCODE_ALTIVEC2, PPC_OPCODE_E6500, PPC_OPCODE_TMR.
 140
 141 2012-02-27  Alan Modra  <amodra@gmail.com>
 142
 143         * crx.h (cst4_map): Update declaration.
 144
 145 2012-02-25  Walter Lee  <walt@tilera.com>
 146
 147         * tilegx.h (tilegx_mnemonic): Add TILEGX_OPC_LD4S_TLS,
 148         TILEGX_OPC_LD_TLS.
 149         * tilepro.h (tilepro_mnemonic): Add TILEPRO_OPC_LW_TLS,
 150         TILEPRO_OPC_LW_TLS_SN.
 151
 152 2012-02-08  H.J. Lu  <hongjiu.lu@intel.com>
 153
 154         * i386.h (XACQUIRE_PREFIX_OPCODE): New.
 155         (XRELEASE_PREFIX_OPCODE): Likewise.
 156
 157 2011-12-08  Andrew Pinski  <apinski@cavium.com>
 158             Adam Nemet  <anemet@caviumnetworks.com>
 159
 160         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEON2.
 161         (INSN_OCTEON2): New macro.
 162         (CPU_OCTEON2): New macro.
 163         (OPCODE_IS_MEMBER): Add Octeon2.
 164
 165 2011-11-29  Andrew Pinski  <apinski@cavium.com>
 166
 167         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEONP.
 168         (INSN_OCTEONP): New macro.
 169         (CPU_OCTEONP): New macro.
 170         (OPCODE_IS_MEMBER): Add Octeon+.
 171         (M_SAA_AB, M_SAAD_AB, M_SAA_OB, M_SAAD_OB): New enum values.
 172
 173 2011-11-01  DJ Delorie  <dj@redhat.com>
 174
 175         * rl78.h: New file.
 176
 177 2011-10-24  Maciej W. Rozycki  <macro@codesourcery.com>
 178
 179         * mips.h: Fix a typo in description.
 180
 181 2011-09-21  David S. Miller  <davem@davemloft.net>
 182
 183         * sparc.h (struct sparc_opcode): Expand 'flags' to unsigned int.
 184         (F_MUL32, F_DIV32, F_FSMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 185         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 186         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING): New flag bits.
 187
 188 2011-08-09  Chao-ying Fu  <fu@mips.com>
 189             Maciej W. Rozycki  <macro@codesourcery.com>
 190
 191         * mips.h (OP_MASK_3BITPOS, OP_SH_3BITPOS): New macros.
 192         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Redefine.
 193         (INSN_ASE_MASK): Add the MCU bit.
 194         (INSN_MCU): New macro.
 195         (M_ACLR_AB, M_ACLR_OB, M_ASET_AB, M_ASET_OB): New enum values.
 196         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): New macros.
 197
 198 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
 199
 200         * mips.h (INSN_WRITE_GPR_S, INSN2_WRITE_GPR_MB): New macros.
 201         (INSN2_READ_GPR_MC, INSN2_READ_GPR_ME): Likewise.
 202         (INSN2_WRITE_GPR_MF, INSN2_READ_GPR_MG): Likewise.
 203         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ): Likewise.
 204         (INSN2_READ_GPR_MP, INSN2_WRITE_GPR_MP): Likewise.
 205         (INSN2_READ_GPR_MQ, INSN2_WRITE_GPR_MHI): Likewise.
 206         (INSN2_READ_GPR_MMN): Likewise.
 207         (INSN2_READ_FPR_D): Change the bit used.
 208         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_MF): Likewise.
 209         (INSN2_MOD_SP, INSN2_READ_GPR_31, INSN2_READ_GP): Likewise.
 210         (INSN2_READ_PC, INSN2_UNCOND_BRANCH): Likewise.
 211         (INSN2_COND_BRANCH): Likewise.
 212         (INSN2_WRITE_GPR_S, INSN2_MOD_GPR_MB): Remove macros.
 213         (INSN2_MOD_GPR_MC, INSN2_MOD_GPR_ME, INSN2_MOD_GPR_MG): Likewise.
 214         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP, INSN2_MOD_GPR_MQ): Likewise.
 215         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM): Likewise.
 216         (INSN2_MOD_GPR_MN): Likewise.
 217
 218 2011-08-05  David S. Miller  <davem@davemloft.net>
 219
 220         * sparc.h: Document new format codes '4', '5', and '('.
 221         (OPF_LOW4, RS3): New macros.
 222
 223 2011-08-03  Maciej W. Rozycki  <macro@codesourcery.com>
 224
 225         * mips.h: Document the use of FP_D in MIPS16 mode.  Adjust the
 226         order of flags documented.
 227
 228 2011-07-29  Maciej W. Rozycki  <macro@codesourcery.com>
 229
 230         * mips.h: Clarify the description of microMIPS instruction
 231         manipulation macros.
 232         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): Remove macros.
 233
 234 2011-07-24  Chao-ying Fu  <fu@mips.com>
 235             Maciej W. Rozycki  <macro@codesourcery.com>
 236
 237         * mips.h (OP_MASK_EXTLSB, OP_SH_EXTLSB): New macros.
 238         (OP_MASK_STYPE, OP_SH_STYPE): Likewise.
 239         (OP_MASK_CODE10, OP_SH_CODE10): Likewise.
 240         (OP_MASK_TRAP, OP_SH_TRAP): Likewise.
 241         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Likewise.
 242         (OP_MASK_OFFSET10, OP_SH_OFFSET10): Likewise.
 243         (OP_MASK_RS3, OP_SH_RS3): Likewise.
 244         (OP_MASK_MB, OP_SH_MB, OP_MASK_MC, OP_SH_MC): Likewise.
 245         (OP_MASK_MD, OP_SH_MD, OP_MASK_ME, OP_SH_ME): Likewise.
 246         (OP_MASK_MF, OP_SH_MF, OP_MASK_MG, OP_SH_MG): Likewise.
 247         (OP_MASK_MJ, OP_SH_MJ, OP_MASK_ML, OP_SH_ML): Likewise.
 248         (OP_MASK_MP, OP_SH_MP, OP_MASK_MQ, OP_SH_MQ): Likewise.
 249         (OP_MASK_IMMA, OP_SH_IMMA, OP_MASK_IMMB, OP_SH_IMMB): Likewise.
 250         (OP_MASK_IMMC, OP_SH_IMMC, OP_MASK_IMMF, OP_SH_IMMF): Likewise.
 251         (OP_MASK_IMMG, OP_SH_IMMG, OP_MASK_IMMH, OP_SH_IMMH): Likewise.
 252         (OP_MASK_IMMI, OP_SH_IMMI, OP_MASK_IMMJ, OP_SH_IMMJ): Likewise.
 253         (OP_MASK_IMML, OP_SH_IMML, OP_MASK_IMMM, OP_SH_IMMM): Likewise.
 254         (OP_MASK_IMMN, OP_SH_IMMN, OP_MASK_IMMO, OP_SH_IMMO): Likewise.
 255         (OP_MASK_IMMP, OP_SH_IMMP, OP_MASK_IMMQ, OP_SH_IMMQ): Likewise.
 256         (OP_MASK_IMMU, OP_SH_IMMU, OP_MASK_IMMW, OP_SH_IMMW): Likewise.
 257         (OP_MASK_IMMX, OP_SH_IMMX, OP_MASK_IMMY, OP_SH_IMMY): Likewise.
 258         (INSN_WRITE_GPR_S): New macro.
 259         (INSN2_BRANCH_DELAY_16BIT, INSN2_BRANCH_DELAY_32BIT): Likewise.
 260         (INSN2_READ_FPR_D): Likewise.
 261         (INSN2_MOD_GPR_MB, INSN2_MOD_GPR_MC): Likewise.
 262         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_ME): Likewise.
 263         (INSN2_MOD_GPR_MF, INSN2_MOD_GPR_MG): Likewise.
 264         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP): Likewise.
 265         (INSN2_MOD_GPR_MQ, INSN2_MOD_SP): Likewise.
 266         (INSN2_READ_GPR_31, INSN2_READ_GP, INSN2_READ_PC): Likewise.
 267         (INSN2_UNCOND_BRANCH, INSN2_COND_BRANCH): Likewise.
 268         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM, INSN2_MOD_GPR_MN): Likewise.
 269         (CPU_MICROMIPS): New macro.
 270         (M_BC1FL, M_BC1TL, M_BC2FL, M_BC2TL): New enum values.
 271         (M_BEQL, M_BGEZ, M_BGEZL, M_BGEZALL, M_BGTZ, M_BGTZL): Likewise.
 272         (M_BLEZ, M_BLEZL, M_BLTZ, M_BLTZL, M_BLTZALL, M_BNEL): Likewise.
 273         (M_CACHE_OB, M_JALS_1, M_JALS_2, M_JALS_A): Likewise.
 274         (M_LDC2_OB, M_LDL_OB, M_LDM_AB, M_LDM_OB): Likewise.
 275         (M_LDP_AB, M_LDP_OB, M_LDR_OB, M_LL_OB, M_LLD_OB): Likewise.
 276         (M_LWC2_OB, M_LWL_OB, M_LWM_AB, M_LWM_OB): Likewise.
 277         (M_LWP_AB, M_LWP_OB, M_LWR_OB): Likewise.
 278         (M_LWU_OB, M_PREF_OB, M_SC_OB, M_SCD_OB): Likewise.
 279         (M_SDC2_OB, M_SDL_OB, M_SDM_AB, M_SDM_OB): Likewise.
 280         (M_SDP_AB, M_SDP_OB, M_SDR_OB): Likewise.
 281         (M_SWC2_OB, M_SWL_OB, M_SWM_AB, M_SWM_OB): Likewise.
 282         (M_SWP_AB, M_SWP_OB, M_SWR_OB): Likewise.
 283         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): New macros.
 284         (MICROMIPSOP_MASK_IMMEDIATE, MICROMIPSOP_SH_IMMEDIATE): Likewise.
 285         (MICROMIPSOP_MASK_DELTA, MICROMIPSOP_SH_DELTA): Likewise.
 286         (MICROMIPSOP_MASK_CODE10, MICROMIPSOP_SH_CODE10): Likewise.
 287         (MICROMIPSOP_MASK_TRAP, MICROMIPSOP_SH_TRAP): Likewise.
 288         (MICROMIPSOP_MASK_SHAMT, MICROMIPSOP_SH_SHAMT): Likewise.
 289         (MICROMIPSOP_MASK_TARGET, MICROMIPSOP_SH_TARGET): Likewise.
 290         (MICROMIPSOP_MASK_EXTLSB, MICROMIPSOP_SH_EXTLSB): Likewise.
 291         (MICROMIPSOP_MASK_EXTMSBD, MICROMIPSOP_SH_EXTMSBD): Likewise.
 292         (MICROMIPSOP_MASK_INSMSB, MICROMIPSOP_SH_INSMSB): Likewise.
 293         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 294         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 295         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 296         (MICROMIPSOP_MASK_SEL, MICROMIPSOP_SH_SEL): Likewise.
 297         (MICROMIPSOP_MASK_OFFSET12, MICROMIPSOP_SH_OFFSET12): Likewise.
 298         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): Likewise.
 299         (MICROMIPSOP_MASK_STYPE, MICROMIPSOP_SH_STYPE): Likewise.
 300         (MICROMIPSOP_MASK_OFFSET10, MICROMIPSOP_SH_OFFSET10): Likewise.
 301         (MICROMIPSOP_MASK_RS, MICROMIPSOP_SH_RS): Likewise.
 302         (MICROMIPSOP_MASK_RT, MICROMIPSOP_SH_RT): Likewise.
 303         (MICROMIPSOP_MASK_RD, MICROMIPSOP_SH_RD): Likewise.
 304         (MICROMIPSOP_MASK_FS, MICROMIPSOP_SH_FS): Likewise.
 305         (MICROMIPSOP_MASK_FT, MICROMIPSOP_SH_FT): Likewise.
 306         (MICROMIPSOP_MASK_FD, MICROMIPSOP_SH_FD): Likewise.
 307         (MICROMIPSOP_MASK_FR, MICROMIPSOP_SH_FR): Likewise.
 308         (MICROMIPSOP_MASK_RS3, MICROMIPSOP_SH_RS3): Likewise.
 309         (MICROMIPSOP_MASK_PREFX, MICROMIPSOP_SH_PREFX): Likewise.
 310         (MICROMIPSOP_MASK_BCC, MICROMIPSOP_SH_BCC): Likewise.
 311         (MICROMIPSOP_MASK_CCC, MICROMIPSOP_SH_CCC): Likewise.
 312         (MICROMIPSOP_MASK_COPZ, MICROMIPSOP_SH_COPZ): Likewise.
 313         (MICROMIPSOP_MASK_MB, MICROMIPSOP_SH_MB): Likewise.
 314         (MICROMIPSOP_MASK_MC, MICROMIPSOP_SH_MC): Likewise.
 315         (MICROMIPSOP_MASK_MD, MICROMIPSOP_SH_MD): Likewise.
 316         (MICROMIPSOP_MASK_ME, MICROMIPSOP_SH_ME): Likewise.
 317         (MICROMIPSOP_MASK_MF, MICROMIPSOP_SH_MF): Likewise.
 318         (MICROMIPSOP_MASK_MG, MICROMIPSOP_SH_MG): Likewise.
 319         (MICROMIPSOP_MASK_MH, MICROMIPSOP_SH_MH): Likewise.
 320         (MICROMIPSOP_MASK_MI, MICROMIPSOP_SH_MI): Likewise.
 321         (MICROMIPSOP_MASK_MJ, MICROMIPSOP_SH_MJ): Likewise.
 322         (MICROMIPSOP_MASK_ML, MICROMIPSOP_SH_ML): Likewise.
 323         (MICROMIPSOP_MASK_MM, MICROMIPSOP_SH_MM): Likewise.
 324         (MICROMIPSOP_MASK_MN, MICROMIPSOP_SH_MN): Likewise.
 325         (MICROMIPSOP_MASK_MP, MICROMIPSOP_SH_MP): Likewise.
 326         (MICROMIPSOP_MASK_MQ, MICROMIPSOP_SH_MQ): Likewise.
 327         (MICROMIPSOP_MASK_IMMA, MICROMIPSOP_SH_IMMA): Likewise.
 328         (MICROMIPSOP_MASK_IMMB, MICROMIPSOP_SH_IMMB): Likewise.
 329         (MICROMIPSOP_MASK_IMMC, MICROMIPSOP_SH_IMMC): Likewise.
 330         (MICROMIPSOP_MASK_IMMD, MICROMIPSOP_SH_IMMD): Likewise.
 331         (MICROMIPSOP_MASK_IMME, MICROMIPSOP_SH_IMME): Likewise.
 332         (MICROMIPSOP_MASK_IMMF, MICROMIPSOP_SH_IMMF): Likewise.
 333         (MICROMIPSOP_MASK_IMMG, MICROMIPSOP_SH_IMMG): Likewise.
 334         (MICROMIPSOP_MASK_IMMH, MICROMIPSOP_SH_IMMH): Likewise.
 335         (MICROMIPSOP_MASK_IMMI, MICROMIPSOP_SH_IMMI): Likewise.
 336         (MICROMIPSOP_MASK_IMMJ, MICROMIPSOP_SH_IMMJ): Likewise.
 337         (MICROMIPSOP_MASK_IMML, MICROMIPSOP_SH_IMML): Likewise.
 338         (MICROMIPSOP_MASK_IMMM, MICROMIPSOP_SH_IMMM): Likewise.
 339         (MICROMIPSOP_MASK_IMMN, MICROMIPSOP_SH_IMMN): Likewise.
 340         (MICROMIPSOP_MASK_IMMO, MICROMIPSOP_SH_IMMO): Likewise.
 341         (MICROMIPSOP_MASK_IMMP, MICROMIPSOP_SH_IMMP): Likewise.
 342         (MICROMIPSOP_MASK_IMMQ, MICROMIPSOP_SH_IMMQ): Likewise.
 343         (MICROMIPSOP_MASK_IMMU, MICROMIPSOP_SH_IMMU): Likewise.
 344         (MICROMIPSOP_MASK_IMMW, MICROMIPSOP_SH_IMMW): Likewise.
 345         (MICROMIPSOP_MASK_IMMX, MICROMIPSOP_SH_IMMX): Likewise.
 346         (MICROMIPSOP_MASK_IMMY, MICROMIPSOP_SH_IMMY): Likewise.
 347         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 348         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 349         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 350         (MICROMIPSOP_MASK_CODE20, MICROMIPSOP_SH_CODE20): Likewise.
 351         (MICROMIPSOP_MASK_PERFREG, MICROMIPSOP_SH_PERFREG): Likewise.
 352         (MICROMIPSOP_MASK_CODE19, MICROMIPSOP_SH_CODE19): Likewise.
 353         (MICROMIPSOP_MASK_ALN, MICROMIPSOP_SH_ALN): Likewise.
 354         (MICROMIPSOP_MASK_VECBYTE, MICROMIPSOP_SH_VECBYTE): Likewise.
 355         (MICROMIPSOP_MASK_VECALIGN, MICROMIPSOP_SH_VECALIGN): Likewise.
 356         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Likewise.
 357         (MICROMIPSOP_MASK_DSPACC_S, MICROMIPSOP_SH_DSPACC_S): Likewise.
 358         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 359         (MICROMIPSOP_MASK_DSPSFT_7, MICROMIPSOP_SH_DSPSFT_7): Likewise.
 360         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 361         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 362         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 363         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 364         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 365         (MICROMIPSOP_MASK_RDDSP, MICROMIPSOP_SH_RDDSP): Likewise.
 366         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 367         (MICROMIPSOP_MASK_MT_U, MICROMIPSOP_SH_MT_U): Likewise.
 368         (MICROMIPSOP_MASK_MT_H, MICROMIPSOP_SH_MT_H): Likewise.
 369         (MICROMIPSOP_MASK_MTACC_T, MICROMIPSOP_SH_MTACC_T): Likewise.
 370         (MICROMIPSOP_MASK_MTACC_D, MICROMIPSOP_SH_MTACC_D): Likewise.
 371         (MICROMIPSOP_MASK_BBITIND, MICROMIPSOP_SH_BBITIND): Likewise.
 372         (MICROMIPSOP_MASK_CINSPOS, MICROMIPSOP_SH_CINSPOS): Likewise.
 373         (MICROMIPSOP_MASK_CINSLM1, MICROMIPSOP_SH_CINSLM1): Likewise.
 374         (MICROMIPSOP_MASK_SEQI, MICROMIPSOP_SH_SEQI): Likewise.
 375         (micromips_opcodes): New declaration.
 376         (bfd_micromips_num_opcodes): Likewise.
 377
 378 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 379
 380         * mips.h (INSN_TRAP): Rename to...
 381         (INSN_NO_DELAY_SLOT): ... this.
 382         (INSN_SYNC): Remove macro.
 383
 384 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
 385
 386         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
 387         a duplicate of AVR_ISA_SPM.
 388
 389 2011-07-01  Nick Clifton  <nickc@redhat.com>
 390
 391         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
 392
 393 2011-06-18  Robin Getz  <robin.getz@analog.com>
 394
 395         * bfin.h (is_macmod_signed): New func
 396
 397 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
 398
 399         * bfin.h (is_macmod_pmove): Add missing space before func args.
 400         (is_macmod_hmove): Likewise.
 401
 402 2011-06-13  Walter Lee  <walt@tilera.com>
 403
 404         * tilegx.h: New file.
 405         * tilepro.h: New file.
 406
 407 2011-05-31  Paul Brook  <paul@codesourcery.com>
 408
 409         * arm.h (ARM_ARCH_V7R_IDIV): Define.
 410
 411 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 412
 413         * s390.h: Replace S390_OPERAND_REG_EVEN with
 414         S390_OPERAND_REG_PAIR.
 415
 416 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 417
 418         * s390.h: Add S390_OPCODE_REG_EVEN flag.
 419
 420 2011-04-18  Julian Brown  <julian@codesourcery.com>
 421
 422         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
 423
 424 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
 425
 426         PR gas/12296
 427         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
 428
 429 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 430
 431         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
 432         New instruction set flags.
 433         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
 434
 435 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 436
 437         * mips.h (M_PREF_AB): New enum value.
 438
 439 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 440
 441         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
 442         M_IU): Define.
 443         (is_macmod_pmove, is_macmod_hmove): New functions.
 444
 445 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 446
 447         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
 448
 449 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
 450
 451         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
 452         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
 453
 454 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 455
 456         PR gas/11395
 457         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
 458         "bb" entries.
 459
 460 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 461
 462         PR gas/11395
 463         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
 464
 465 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
 466
 467         * mips.h: Update commentary after last commit.
 468
 469 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
 470
 471         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
 472         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
 473         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
 474
 475 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 476
 477         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
 478
 479 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
 480
 481         * mips.h: Fix previous commit.
 482
 483 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 484
 485         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 486         (INSN_LOONGSON_3A): Clear bit 31.
 487
 488 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 489
 490         PR gas/12198
 491         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 492         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 493         (ARM_ARCH_V6M_ONLY): New define.
 494
 495 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 496
 497         * mips.h (INSN_LOONGSON_3A): Defined.
 498         (CPU_LOONGSON_3A): Defined.
 499         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 500
 501 2010-10-09  Matt Rice  <ratmice@gmail.com>
 502
 503         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 504         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 505
 506 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 507
 508         * arm.h (ARM_EXT_VIRT): New define.
 509         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 510         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 511         Extensions.
 512
 513 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 514
 515         * arm.h (ARM_AEXT_ADIV): New define.
 516         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 517
 518 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 519
 520         * arm.h (ARM_EXT_OS): New define.
 521         (ARM_AEXT_V6SM): Likewise.
 522         (ARM_ARCH_V6SM): Likewise.
 523
 524 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 525
 526         * arm.h (ARM_EXT_MP): Add.
 527         (ARM_ARCH_V7A_MP): Likewise.
 528
 529 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 530
 531         * bfin.h: Declare pseudoChr structs/defines.
 532
 533 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 534
 535         * bfin.h: Strip trailing whitespace.
 536
 537 2010-07-29  DJ Delorie  <dj@redhat.com>
 538
 539         * rx.h (RX_Operand_Type): Add TwoReg.
 540         (RX_Opcode_ID): Remove ediv and ediv2.
 541
 542 2010-07-27  DJ Delorie  <dj@redhat.com>
 543
 544         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 545
 546 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 547             Ina Pandit  <ina.pandit@kpitcummins.com>
 548
 549         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 550         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 551         PROCESSOR_V850E2_ALL.
 552         Remove PROCESSOR_V850EA support.
 553         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 554         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 555         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 556         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 557         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 558         V850_OPERAND_PERCENT.
 559         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 560         V850_NOT_R0.
 561         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 562         and V850E_PUSH_POP
 563
 564 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 565
 566         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 567         (MIPS16_INSN_BRANCH): Rename to...
 568         (MIPS16_INSN_COND_BRANCH): ... this.
 569
 570 2010-07-03  Alan Modra  <amodra@gmail.com>
 571
 572         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 573         Renumber other PPC_OPCODE defines.
 574
 575 2010-07-03  Alan Modra  <amodra@gmail.com>
 576
 577         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 578
 579 2010-06-29  Alan Modra  <amodra@gmail.com>
 580
 581         * maxq.h: Delete file.
 582
 583 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 584
 585         * ppc.h (PPC_OPCODE_E500): Define.
 586
 587 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 588
 589         * opcode/mips.h (INSN_MIPS16): Remove.
 590
 591 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 592
 593         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 594
 595 2010-04-15  Nick Clifton  <nickc@redhat.com>
 596
 597         * alpha.h: Update copyright notice to use GPLv3.
 598         * arc.h: Likewise.
 599         * arm.h: Likewise.
 600         * avr.h: Likewise.
 601         * bfin.h: Likewise.
 602         * cgen.h: Likewise.
 603         * convex.h: Likewise.
 604         * cr16.h: Likewise.
 605         * cris.h: Likewise.
 606         * crx.h: Likewise.
 607         * d10v.h: Likewise.
 608         * d30v.h: Likewise.
 609         * dlx.h: Likewise.
 610         * h8300.h: Likewise.
 611         * hppa.h: Likewise.
 612         * i370.h: Likewise.
 613         * i386.h: Likewise.
 614         * i860.h: Likewise.
 615         * i960.h: Likewise.
 616         * ia64.h: Likewise.
 617         * m68hc11.h: Likewise.
 618         * m68k.h: Likewise.
 619         * m88k.h: Likewise.
 620         * maxq.h: Likewise.
 621         * mips.h: Likewise.
 622         * mmix.h: Likewise.
 623         * mn10200.h: Likewise.
 624         * mn10300.h: Likewise.
 625         * msp430.h: Likewise.
 626         * np1.h: Likewise.
 627         * ns32k.h: Likewise.
 628         * or32.h: Likewise.
 629         * pdp11.h: Likewise.
 630         * pj.h: Likewise.
 631         * pn.h: Likewise.
 632         * ppc.h: Likewise.
 633         * pyr.h: Likewise.
 634         * rx.h: Likewise.
 635         * s390.h: Likewise.
 636         * score-datadep.h: Likewise.
 637         * score-inst.h: Likewise.
 638         * sparc.h: Likewise.
 639         * spu-insns.h: Likewise.
 640         * spu.h: Likewise.
 641         * tic30.h: Likewise.
 642         * tic4x.h: Likewise.
 643         * tic54x.h: Likewise.
 644         * tic80.h: Likewise.
 645         * v850.h: Likewise.
 646         * vax.h: Likewise.
 647
 648 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 649
 650         * tic6x-control-registers.h, tic6x-insn-formats.h,
 651         tic6x-opcode-table.h, tic6x.h: New.
 652
 653 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 654
 655         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 656
 657 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 658
 659         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 660
 661 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 662
 663         * ia64.h (ia64_find_opcode): Remove argument name.
 664         (ia64_find_next_opcode): Likewise.
 665         (ia64_dis_opcode): Likewise.
 666         (ia64_free_opcode): Likewise.
 667         (ia64_find_dependency): Likewise.
 668
 669 2009-11-22  Doug Evans  <dje@sebabeach.org>
 670
 671         * cgen.h: Include bfd_stdint.h.
 672         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 673
 674 2009-11-18  Paul Brook  <paul@codesourcery.com>
 675
 676         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 677
 678 2009-11-17  Paul Brook  <paul@codesourcery.com>
 679         Daniel Jacobowitz  <dan@codesourcery.com>
 680
 681         * arm.h (ARM_EXT_V6_DSP): Define.
 682         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 683         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 684
 685 2009-11-04  DJ Delorie  <dj@redhat.com>
 686
 687         * rx.h (rx_decode_opcode) (mvtipl): Add.
 688         (mvtcp, mvfcp, opecp): Remove.
 689
 690 2009-11-02  Paul Brook  <paul@codesourcery.com>
 691
 692         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 693         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 694         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 695         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 696         FPU_ARCH_NEON_VFP_V4): Define.
 697
 698 2009-10-23  Doug Evans  <dje@sebabeach.org>
 699
 700         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 701         * cgen.h: Update.  Improve multi-inclusion macro name.
 702
 703 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 704
 705         * ppc.h (PPC_OPCODE_476): Define.
 706
 707 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 708
 709         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 710
 711 2009-09-29  DJ Delorie  <dj@redhat.com>
 712
 713         * rx.h: New file.
 714
 715 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 716
 717         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 718
 719 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 720
 721         * ppc.h (PPC_OPCODE_PPCA2): New.
 722
 723 2009-09-05  Martin Thuresson  <martin@mtme.org>
 724
 725         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 726
 727 2009-08-29  Martin Thuresson  <martin@mtme.org>
 728
 729         * tic30.h (template): Rename type template to
 730         insn_template. Updated code to use new name.
 731         * tic54x.h (template): Rename type template to
 732         insn_template.
 733
 734 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 735
 736         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 737
 738 2009-06-11  Anthony Green  <green@moxielogic.com>
 739
 740         * moxie.h (MOXIE_F3_PCREL): Define.
 741         (moxie_form3_opc_info): Grow.
 742
 743 2009-06-06  Anthony Green  <green@moxielogic.com>
 744
 745         * moxie.h (MOXIE_F1_M): Define.
 746
 747 2009-04-15  Anthony Green  <green@moxielogic.com>
 748
 749         * moxie.h: Created.
 750
 751 2009-04-06  DJ Delorie  <dj@redhat.com>
 752
 753         * h8300.h: Add relaxation attributes to MOVA opcodes.
 754
 755 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 756
 757         * ppc.h (ppc_parse_cpu): Declare.
 758
 759 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 760
 761         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 762         and _IMM11 for mbitclr and mbitset.
 763         * score-datadep.h: Update dependency information.
 764
 765 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 766
 767         * ppc.h (PPC_OPCODE_POWER7): New.
 768
 769 2009-02-06  Doug Evans  <dje@google.com>
 770
 771         * i386.h: Add comment regarding sse* insns and prefixes.
 772
 773 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 774
 775         * mips.h (INSN_XLR): Define.
 776         (INSN_CHIP_MASK): Update.
 777         (CPU_XLR): Define.
 778         (OPCODE_IS_MEMBER): Update.
 779         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 780
 781 2009-01-28  Doug Evans  <dje@google.com>
 782
 783         * opcode/i386.h: Add multiple inclusion protection.
 784         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 785         (EDI_REG_NUM): New macros.
 786         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 787         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 788         (REX_PREFIX_P): New macro.
 789
 790 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 791
 792         * ppc.h (struct powerpc_opcode): New field "deprecated".
 793         (PPC_OPCODE_NOPOWER4): Delete.
 794
 795 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 796
 797         * mips.h: Define CPU_R14000, CPU_R16000.
 798         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 799
 800 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 801
 802         * arm.h (FPU_NEON_FP16): New.
 803         (FPU_ARCH_NEON_FP16): New.
 804
 805 2008-11-06  Chao-ying Fu  <fu@mips.com>
 806
 807         * mips.h: Doucument '1' for 5-bit sync type.
 808
 809 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 810
 811         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 812         IA64_RS_CR.
 813
 814 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 815
 816         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 817
 818 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 819
 820         * ppc.h (PPC_OPCODE_405): Define.
 821         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 822
 823 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 824
 825         * ppc.h (ppc_cpu_t): New typedef.
 826         (struct powerpc_opcode <flags>): Use it.
 827         (struct powerpc_operand <insert, extract>): Likewise.
 828         (struct powerpc_macro <flags>): Likewise.
 829
 830 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 831
 832         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 833         Update comment before MIPS16 field descriptors to mention MIPS16.
 834         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 835         BBIT.
 836         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 837         New bit masks and shift counts for cins and exts.
 838
 839         * mips.h: Document new field descriptors +Q.
 840         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 841
 842 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 843
 844         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 845         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 846
 847 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 848
 849         * ppc.h: (PPC_OPCODE_E500MC): New.
 850
 851 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 852
 853         * i386.h (MAX_OPERANDS): Set to 5.
 854         (MAX_MNEM_SIZE): Changed to 20.
 855
 856 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 857
 858         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 859
 860 2008-03-09  Paul Brook  <paul@codesourcery.com>
 861
 862         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 863
 864 2008-03-04  Paul Brook  <paul@codesourcery.com>
 865
 866         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 867         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 868         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 869
 870 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 871             Nick Clifton  <nickc@redhat.com>
 872
 873         PR 3134
 874         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 875         with a 32-bit displacement but without the top bit of the 4th byte
 876         set.
 877
 878 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 879
 880         * cr16.h (cr16_num_optab): Declared.
 881
 882 2008-02-14  Hakan Ardo  <hakan@debian.org>
 883
 884         PR gas/2626
 885         * avr.h (AVR_ISA_2xxe): Define.
 886
 887 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 888
 889         * mips.h: Update copyright.
 890         (INSN_CHIP_MASK): New macro.
 891         (INSN_OCTEON): New macro.
 892         (CPU_OCTEON): New macro.
 893         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 894
 895 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 896
 897         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 898
 899 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 900
 901         * avr.h (AVR_ISA_USB162): Add new opcode set.
 902         (AVR_ISA_AVR3): Likewise.
 903
 904 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 905
 906         * mips.h (INSN_LOONGSON_2E): New.
 907         (INSN_LOONGSON_2F): New.
 908         (CPU_LOONGSON_2E): New.
 909         (CPU_LOONGSON_2F): New.
 910         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 911
 912 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 913
 914         * mips.h (INSN_ISA*): Redefine certain values as an
 915         enumeration.  Update comments.
 916         (mips_isa_table): New.
 917         (ISA_MIPS*): Redefine to match enumeration.
 918         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 919         values.
 920
 921 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 922
 923         * ppc.h (PPC_OPCODE_PPCPS): New.
 924
 925 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 926
 927         * m68k.h: Document j K & E.
 928
 929 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 930
 931         * cr16.h: New file for CR16 target.
 932
 933 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 934
 935         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 936
 937 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 938
 939         * m68k.h (mcfisa_c): New.
 940         (mcfusp, mcf_mask): Adjust.
 941
 942 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 943
 944         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 945         (num_powerpc_operands): Declare.
 946         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 947         (PPC_OPERAND_PLUS1): Define.
 948
 949 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 950
 951         * i386.h (REX_MODE64): Renamed to ...
 952         (REX_W): This.
 953         (REX_EXTX): Renamed to ...
 954         (REX_R): This.
 955         (REX_EXTY): Renamed to ...
 956         (REX_X): This.
 957         (REX_EXTZ): Renamed to ...
 958         (REX_B): This.
 959
 960 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 961
 962         * i386.h: Add entries from config/tc-i386.h and move tables
 963         to opcodes/i386-opc.h.
 964
 965 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 966
 967         * i386.h (FloatDR): Removed.
 968         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 969
 970 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 971
 972         * spu-insns.h: Add soma double-float insns.
 973
 974 2007-02-20  Thiemo Seufer  <ths@mips.com>
 975             Chao-Ying Fu  <fu@mips.com>
 976
 977         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 978         (INSN_DSPR2): Add flag for DSP R2 instructions.
 979         (M_BALIGN): New macro.
 980
 981 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 982
 983         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 984         and Seg3ShortFrom with Shortform.
 985
 986 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 987
 988         PR gas/4027
 989         * i386.h (i386_optab): Put the real "test" before the pseudo
 990         one.
 991
 992 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 993
 994         * m68k.h (m68010up): OR fido_a.
 995
 996 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 997
 998         * m68k.h (fido_a): New.
 999
1000 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
1001
1002         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
1003         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
1004         values.
1005
1006 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
1007
1008         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
1009
1010 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
1011
1012         * score-inst.h (enum score_insn_type): Add Insn_internal.
1013
1014 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
1015             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
1016             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
1017             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
1018             Alan Modra  <amodra@bigpond.net.au>
1019
1020         * spu-insns.h: New file.
1021         * spu.h: New file.
1022
1023 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
1024
1025         * ppc.h (PPC_OPCODE_CELL): Define.
1026
1027 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
1028
1029         * i386.h :  Modify opcode to support for the change in POPCNT opcode
1030         in amdfam10 architecture.
1031
1032 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
1033
1034         * i386.h: Replace CpuMNI with CpuSSSE3.
1035
1036 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
1037             Joseph Myers  <joseph@codesourcery.com>
1038             Ian Lance Taylor  <ian@wasabisystems.com>
1039             Ben Elliston  <bje@wasabisystems.com>
1040
1041         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
1042
1043 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
1044
1045         * score-datadep.h: New file.
1046         * score-inst.h: New file.
1047
1048 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
1049
1050         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
1051         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
1052         movdq2q and movq2dq.
1053
1054 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
1055            Michael Meissner             <michael.meissner@amd.com>
1056
1057         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
1058
1059 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1060
1061         * i386.h (i386_optab): Add "nop" with memory reference.
1062
1063 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1064
1065         * i386.h (i386_optab): Update comment for 64bit NOP.
1066
1067 2006-06-06  Ben Elliston  <bje@au.ibm.com>
1068             Anton Blanchard  <anton@samba.org>
1069
1070         * ppc.h (PPC_OPCODE_POWER6): Define.
1071         Adjust whitespace.
1072
1073 2006-06-05  Thiemo Seufer  <ths@mips.com>
1074
1075         * mips.h: Improve description of MT flags.
1076
1077 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
1078
1079         * m68k.h (mcf_mask): Define.
1080
1081 2006-05-05  Thiemo Seufer  <ths@mips.com>
1082             David Ung  <davidu@mips.com>
1083
1084         * mips.h (enum): Add macro M_CACHE_AB.
1085
1086 2006-05-04  Thiemo Seufer  <ths@mips.com>
1087             Nigel Stephens  <nigel@mips.com>
1088             David Ung  <davidu@mips.com>
1089
1090         * mips.h: Add INSN_SMARTMIPS define.
1091
1092 2006-04-30  Thiemo Seufer  <ths@mips.com>
1093             David Ung  <davidu@mips.com>
1094
1095         * mips.h: Defines udi bits and masks.  Add description of
1096         characters which may appear in the args field of udi
1097         instructions.
1098
1099 2006-04-26  Thiemo Seufer  <ths@networkno.de>
1100
1101         * mips.h: Improve comments describing the bitfield instruction
1102         fields.
1103
1104 2006-04-26  Julian Brown  <julian@codesourcery.com>
1105
1106         * arm.h (FPU_VFP_EXT_V3): Define constant.
1107         (FPU_NEON_EXT_V1): Likewise.
1108         (FPU_VFP_HARD): Update.
1109         (FPU_VFP_V3): Define macro.
1110         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
1111
1112 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
1113
1114         * avr.h (AVR_ISA_PWMx): New.
1115
1116 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
1117
1118         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
1119         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
1120         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
1121         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
1122         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
1123
1124 2006-03-10  Paul Brook  <paul@codesourcery.com>
1125
1126         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
1127
1128 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1129
1130         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
1131         first.  Correct mask of bb "B" opcode.
1132
1133 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
1134
1135         * i386.h (i386_optab): Support Intel Merom New Instructions.
1136
1137 2006-02-24  Paul Brook  <paul@codesourcery.com>
1138
1139         * arm.h: Add V7 feature bits.
1140
1141 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
1142
1143         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
1144
1145 2006-01-31  Paul Brook  <paul@codesourcery.com>
1146         Richard Earnshaw <rearnsha@arm.com>
1147
1148         * arm.h: Use ARM_CPU_FEATURE.
1149         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
1150         (arm_feature_set): Change to a structure.
1151         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
1152         ARM_FEATURE): New macros.
1153
1154 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
1155
1156         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
1157         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
1158         (ADD_PC_INCR_OPCODE): Don't define.
1159
1160 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
1161
1162         PR gas/1874
1163         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
1164
1165 2005-11-14  David Ung  <davidu@mips.com>
1166
1167         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
1168         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
1169         save/restore encoding of the args field.
1170
1171 2005-10-28  Dave Brolley  <brolley@redhat.com>
1172
1173         Contribute the following changes:
1174         2005-02-16  Dave Brolley  <brolley@redhat.com>
1175
1176         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
1177         cgen_isa_mask_* to cgen_bitset_*.
1178         * cgen.h: Likewise.
1179
1180         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
1181
1182         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
1183         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
1184         (CGEN_CPU_TABLE): Make isas a ponter.
1185
1186         2003-09-29  Dave Brolley  <brolley@redhat.com>
1187
1188         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
1189         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
1190         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
1191
1192         2002-12-13  Dave Brolley  <brolley@redhat.com>
1193
1194         * cgen.h (symcat.h): #include it.
1195         (cgen-bitset.h): #include it.
1196         (CGEN_ATTR_VALUE_TYPE): Now a union.
1197         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
1198         (CGEN_ATTR_ENTRY): 'value' now unsigned.
1199         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
1200         * cgen-bitset.h: New file.
1201
1202 2005-09-30  Catherine Moore  <clm@cm00re.com>
1203
1204         * bfin.h: New file.
1205
1206 2005-10-24  Jan Beulich  <jbeulich@novell.com>
1207
1208         * ia64.h (enum ia64_opnd): Move memory operand out of set of
1209         indirect operands.
1210
1211 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1212
1213         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
1214         Add FLAG_STRICT to pa10 ftest opcode.
1215
1216 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1217
1218         * hppa.h (pa_opcodes): Remove lha entries.
1219
1220 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1221
1222         * hppa.h (FLAG_STRICT): Revise comment.
1223         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
1224         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
1225         entries for "fdc".
1226
1227 2005-09-30  Catherine Moore  <clm@cm00re.com>
1228
1229         * bfin.h: New file.
1230
1231 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1232
1233         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
1234
1235 2005-09-06  Chao-ying Fu  <fu@mips.com>
1236
1237         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
1238         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
1239         define.
1240         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
1241         (INSN_ASE_MASK): Update to include INSN_MT.
1242         (INSN_MT): New define for MT ASE.
1243
1244 2005-08-25  Chao-ying Fu  <fu@mips.com>
1245
1246         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
1247         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
1248         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
1249         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
1250         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
1251         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
1252         instructions.
1253         (INSN_DSP): New define for DSP ASE.
1254
1255 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
1256
1257         * a29k.h: Delete.
1258
1259 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
1260
1261         * ppc.h (PPC_OPCODE_E300): Define.
1262
1263 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
1264
1265         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
1266
1267 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1268
1269         PR gas/336
1270         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
1271         and pitlb.
1272
1273 2005-07-27  Jan Beulich  <jbeulich@novell.com>
1274
1275         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
1276         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
1277         Add movq-s as 64-bit variants of movd-s.
1278
1279 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1280
1281         * hppa.h: Fix punctuation in comment.
1282
1283         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
1284         implicit space-register addressing.  Set space-register bits on opcodes
1285         using implicit space-register addressing.  Add various missing pa20
1286         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
1287         space-register addressing.  Use "fE" instead of "fe" in various
1288         fstw opcodes.
1289
1290 2005-07-18  Jan Beulich  <jbeulich@novell.com>
1291
1292         * i386.h (i386_optab): Operands of aam and aad are unsigned.
1293
1294 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
1295
1296         * i386.h (i386_optab): Support Intel VMX Instructions.
1297
1298 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1299
1300         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
1301
1302 2005-07-05  Jan Beulich  <jbeulich@novell.com>
1303
1304         * i386.h (i386_optab): Add new insns.
1305
1306 2005-07-01  Nick Clifton  <nickc@redhat.com>
1307
1308         * sparc.h: Add typedefs to structure declarations.
1309
1310 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
1311
1312         PR 1013
1313         * i386.h (i386_optab): Update comments for 64bit addressing on
1314         mov. Allow 64bit addressing for mov and movq.
1315
1316 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1317
1318         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
1319         respectively, in various floating-point load and store patterns.
1320
1321 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1322
1323         * hppa.h (FLAG_STRICT): Correct comment.
1324         (pa_opcodes): Update load and store entries to allow both PA 1.X and
1325         PA 2.0 mneumonics when equivalent.  Entries with cache control
1326         completers now require PA 1.1.  Adjust whitespace.
1327
1328 2005-05-19  Anton Blanchard  <anton@samba.org>
1329
1330         * ppc.h (PPC_OPCODE_POWER5): Define.
1331
1332 2005-05-10  Nick Clifton  <nickc@redhat.com>
1333
1334         * Update the address and phone number of the FSF organization in
1335         the GPL notices in the following files:
1336         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
1337         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
1338         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
1339         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
1340         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
1341         tic54x.h, tic80.h, v850.h, vax.h
1342
1343 2005-05-09  Jan Beulich  <jbeulich@novell.com>
1344
1345         * i386.h (i386_optab): Add ht and hnt.
1346
1347 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
1348
1349         * i386.h: Insert hyphens into selected VIA PadLock extensions.
1350         Add xcrypt-ctr.  Provide aliases without hyphens.
1351
1352 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
1353
1354         Moved from ../ChangeLog
1355
1356         2005-04-12  Paul Brook  <paul@codesourcery.com>
1357         * m88k.h: Rename psr macros to avoid conflicts.
1358
1359         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
1360         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
1361         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
1362         and ARM_ARCH_V6ZKT2.
1363
1364         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
1365         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
1366         Remove redundant instruction types.
1367         (struct argument): X_op - new field.
1368         (struct cst4_entry): Remove.
1369         (no_op_insn): Declare.
1370
1371         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
1372         * crx.h (enum argtype): Rename types, remove unused types.
1373
1374         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
1375         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
1376         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
1377         (enum operand_type): Rearrange operands, edit comments.
1378         replace us<N> with ui<N> for unsigned immediate.
1379         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
1380         displacements (respectively).
1381         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
1382         (instruction type): Add NO_TYPE_INS.
1383         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1384         (operand_entry): New field - 'flags'.
1385         (operand flags): New.
1386
1387         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1388         * crx.h (operand_type): Remove redundant types i3, i4,
1389         i5, i8, i12.
1390         Add new unsigned immediate types us3, us4, us5, us16.
1391
1392 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1393
1394         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1395         adjust them accordingly.
1396
1397 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1398
1399         * i386.h (i386_optab): Add rdtscp.
1400
1401 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1402
1403         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1404         between memory and segment register. Allow movq for moving between
1405         general-purpose register and segment register.
1406
1407 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1408
1409         PR gas/707
1410         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1411         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1412         fnstsw.
1413
1414 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1415
1416         * m68k.h (m68008, m68ec030, m68882): Remove.
1417         (m68k_mask): New.
1418         (cpu_m68k, cpu_cf): New.
1419         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1420         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1421
1422 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1423
1424         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1425         * cgen.h (enum cgen_parse_operand_type): Add
1426         CGEN_PARSE_OPERAND_SYMBOLIC.
1427
1428 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1429
1430         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1431         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1432         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1433
1434 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1435
1436         * mips.h (struct mips_opcode): Add new pinfo2 member.
1437         (INSN_ALIAS): New define for opcode table entries that are
1438         specific instances of another entry, such as 'move' for an 'or'
1439         with a zero operand.
1440         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1441         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1442
1443 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1444
1445         * mips.h (CPU_RM9000): Define.
1446         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1447
1448 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1449
1450         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1451         to/from test registers are illegal in 64-bit mode. Add missing
1452         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1453         (previously one had to explicitly encode a rex64 prefix). Re-enable
1454         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1455         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1456
1457 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1458
1459         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1460         available only with SSE2. Change the MMX additions introduced by SSE
1461         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1462         instructions by their now designated identifier (since combining i686
1463         and 3DNow! does not really imply 3DNow!A).
1464
1465 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1466
1467         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1468         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1469
1470 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1471             Vineet Sharma      <vineets@noida.hcltech.com>
1472
1473         * maxq.h: New file: Disassembly information for the maxq port.
1474
1475 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1476
1477         * i386.h (i386_optab): Put back "movzb".
1478
1479 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1480
1481         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1482         comments.  Remove member cris_ver_sim.  Add members
1483         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1484         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1485         (struct cris_support_reg, struct cris_cond15): New types.
1486         (cris_conds15): Declare.
1487         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1488         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1489         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1490         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1491         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1492         SIZE_FIELD_UNSIGNED.
1493
1494 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1495
1496         * i386.h (sldx_Suf): Remove.
1497         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1498         (q_FP): Define, implying no REX64.
1499         (x_FP, sl_FP): Imply FloatMF.
1500         (i386_optab): Split reg and mem forms of moving from segment registers
1501         so that the memory forms can ignore the 16-/32-bit operand size
1502         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1503         all non-floating-point instructions. Unite 32- and 64-bit forms of
1504         movsx, movzx, and movd. Adjust floating point operations for the above
1505         changes to the *FP macros. Add DefaultSize to floating point control
1506         insns operating on larger memory ranges. Remove left over comments
1507         hinting at certain insns being Intel-syntax ones where the ones
1508         actually meant are already gone.
1509
1510 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1511
1512         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1513         instruction type.
1514
1515 2004-09-30  Paul Brook  <paul@codesourcery.com>
1516
1517         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1518         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1519
1520 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1521
1522         * avr.h: Add support for
1523         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1524
1525 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1526
1527         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1528
1529 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1530
1531         * msp430.h (msp430_opc): Add new instructions.
1532         (msp430_rcodes): Declare new instructions.
1533         (msp430_hcodes): Likewise..
1534
1535 2004-08-13  Nick Clifton  <nickc@redhat.com>
1536
1537         PR/301
1538         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1539         processors.
1540
1541 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1542
1543         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1544
1545 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1546
1547         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1548
1549 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1550
1551         * i386.h: Adjust instruction descriptions to better match the
1552         specification.
1553
1554 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1555
1556         * arm.h: Remove all old content.  Replace with architecture defines
1557         from gas/config/tc-arm.c.
1558
1559 2004-07-09  Andreas Schwab  <schwab@suse.de>
1560
1561         * m68k.h: Fix comment.
1562
1563 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1564
1565         * crx.h: New file.
1566
1567 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1568
1569         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1570
1571 2004-05-24  Peter Barada  <peter@the-baradas.com>
1572
1573         * m68k.h: Add 'size' to m68k_opcode.
1574
1575 2004-05-05  Peter Barada  <peter@the-baradas.com>
1576
1577         * m68k.h: Switch from ColdFire chip name to core variant.
1578
1579 2004-04-22  Peter Barada  <peter@the-baradas.com>
1580
1581         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1582         descriptions for new EMAC cases.
1583         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1584         handle Motorola MAC syntax.
1585         Allow disassembly of ColdFire V4e object files.
1586
1587 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1588
1589         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1590
1591 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1592
1593         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1594
1595 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1596
1597         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1598
1599 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1600
1601         * i386.h (i386_optab): Added xstore/xcrypt insns.
1602
1603 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1604
1605         * h8300.h (32bit ldc/stc): Add relaxing support.
1606
1607 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1608
1609         * h8300.h (BITOP): Pass MEMRELAX flag.
1610
1611 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1612
1613         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1614         except for the H8S.
1615
1616 For older changes see ChangeLog-9103
1617 \f
1618 Copyright (C) 2004-2012 Free Software Foundation, Inc.
1619
1620 Copying and distribution of this file, with or without modification,
1621 are permitted in any medium without royalty provided the copyright
1622 notice and this notice are preserved.
1623
1624 Local Variables:
1625 mode: change-log
1626 left-margin: 8
1627 fill-column: 74
1628 version-control: never
1629 End: