include/opcode/ChangeLog

   1 2013-05-22  Jürgen Urban  <JuergenUrban@gmx.de>
   2
   3         * mips.h (M_LQC2_AB, M_SQC2_AB): New macros.
   4
   5 2013-05-09  Andrew Pinski  <apinski@cavium.com>
   6
   7         * mips.h (OP_MASK_CODE10): Correct definition.
   8         (OP_SH_CODE10): Likewise.
   9         Add a comment that "+J" is used now for OP_*CODE10.
  10         (INSN_ASE_MASK): Update.
  11         (INSN_VIRT): New macro.
  12         (INSN_VIRT64): New macro
  13
  14 2013-05-02  Nick Clifton  <nickc@redhat.com>
  15
  16         * msp430.h: Add patterns for MSP430X instructions.
  17
  18 2013-04-06  David S. Miller  <davem@davemloft.net>
  19
  20         * sparc.h (F_PREFERRED): Define.
  21         (F_PREF_ALIAS): Define.
  22
  23 2013-04-03  Nick Clifton  <nickc@redhat.com>
  24
  25         * v850.h (V850_INVERSE_PCREL): Define.
  26
  27 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
  28
  29         PR binutils/15068
  30         * tic6x-opcode-table.h: Fix patterns for add, ldnw and xor.
  31
  32 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
  33
  34         PR binutils/15068
  35         * tic6xc-insn-formats.h (FLD): Add use of bitfield array.
  36         Add 16-bit opcodes.
  37         * tic6xc-opcode-table.h: Add 16-bit insns.
  38         * tic6x.h: Add support for 16-bit insns.
  39
  40 2013-03-21  Michael Schewe  <michael.schewe@gmx.net>
  41
  42         * h8300.h: Add MEMRELAX flag for mov.b/w/l @(d:32,ERs),Rd
  43         and mov.b/w/l Rs,@(d:32,ERd).
  44
  45 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
  46
  47         PR gas/15082
  48         * tic6x-opcode-table.h: Rename mpydp's specific operand type macro
  49         from ORREGD1324 to ORXREGD1324 and make it cross-path-able through
  50         tic6x_operand_xregpair operand coding type.
  51         Make mpydp instruction cross-path-able, ie: remove the FIXed 'x'
  52         opcode field, usu ORXREGD1324 for the src2 operand and remove the
  53         TIC6X_FLAG_NO_CROSS.
  54
  55 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
  56
  57         PR gas/15095
  58         * tic6x.h (enum tic6x_coding_method): Add
  59         tic6x_coding_dreg_(msb|lsb) field coding type in order to encode
  60         separately the msb and lsb of a register pair.  This is needed to
  61         encode the opcodes in the same way as TI assembler does.
  62         * tic6x-opcode-table.h: Modify absdp, dpint, dpsp, dptrunc, rcpdp
  63         and rsqrdp opcodes to use the new field coding types.
  64
  65 2013-03-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
  66
  67         * arm.h (CRC_EXT_ARMV8): New constant.
  68         (ARCH_CRC_ARMV8): New macro.
  69
  70 2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
  71
  72         * aarch64.h (AARCH64_FEATURE_CRC): New macro.
  73
  74 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
  75             Andrew Jenner <andrew@codesourcery.com>
  76
  77         Based on patches from Altera Corporation.
  78
  79         * nios2.h: New file.
  80
  81 2013-01-30  Yufeng Zhang  <yufeng.zhang@arm.com>
  82
  83         * aarch64.h (aarch64_op): Add OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2.
  84
  85 2013-01-28  Alexis Deruelle  <alexis.deruelle@gmail.com>
  86
  87         PR gas/15069
  88         * tic6x-opcode-table.h: Fix encoding of BNOP instruction.
  89
  90 2013-01-24  Nick Clifton  <nickc@redhat.com>
  91
  92         * v850.h: Add e3v5 support.
  93
  94 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
  95
  96         * aarch64.h (aarch64_op): Remove OP_V_MOVI_B.
  97
  98 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
  99
 100         * ppc.h (PPC_OPCODE_POWER8): New define.
 101         (PPC_OPCODE_HTM): Likewise.
 102
 103 2013-01-10  Will Newton <will.newton@imgtec.com>
 104
 105         * metag.h: New file.
 106
 107 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 108
 109         * cr16.h (make_instruction): Rename to cr16_make_instruction.
 110         (match_opcode): Rename to cr16_match_opcode.
 111
 112 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
 113
 114         * mips.h: Add support for r5900 instructions including lq and sq.
 115
 116 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 117
 118         * cr16.h (dwordU,wordU): Moved typedefs from cr16-dis.c
 119         (make_instruction,match_opcode): Added function prototypes.
 120         (cr16_words,cr16_allWords,cr16_currInsn): Declare as extern.
 121
 122 2012-11-23  Alan Modra  <amodra@gmail.com>
 123
 124         * ppc.h (ppc_parse_cpu): Update prototype.
 125
 126 2012-10-14  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 127
 128         * hppa.h (pa_opcodes): Use "cX" completer instead of "cx" in fstqx
 129         opcodes.  Likewise, use "cM" instead of "cm" in fstqs opcodes.
 130
 131 2012-10-04  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 132
 133         * s390.h (s390_opcode_cpu_val): Add S390_OPCODE_ZEC12.
 134
 135 2012-09-04  Sergey A. Guriev <sergey.a.guriev@intel.com>
 136
 137         * ia64.h (ia64_opnd): Add new operand types.
 138
 139 2012-08-21  David S. Miller  <davem@davemloft.net>
 140
 141         * sparc.h (F3F4): New macro.
 142
 143 2012-08-13  Ian Bolton  <ian.bolton@arm.com>
 144             Laurent Desnogues  <laurent.desnogues@arm.com>
 145             Jim MacArthur  <jim.macarthur@arm.com>
 146             Marcus Shawcroft  <marcus.shawcroft@arm.com>
 147             Nigel Stephens  <nigel.stephens@arm.com>
 148             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
 149             Richard Earnshaw  <rearnsha@arm.com>
 150             Sofiane Naci  <sofiane.naci@arm.com>
 151             Tejas Belagod  <tejas.belagod@arm.com>
 152             Yufeng Zhang  <yufeng.zhang@arm.com>
 153
 154         * aarch64.h: New file.
 155
 156 2012-08-13  Richard Sandiford  <rdsandiford@googlemail.com>
 157             Maciej W. Rozycki  <macro@codesourcery.com>
 158
 159         * mips.h (mips_opcode): Add the exclusions field.
 160         (OPCODE_IS_MEMBER): Remove macro.
 161         (cpu_is_member): New inline function.
 162         (opcode_is_member): Likewise.
 163
 164 2012-07-31  Chao-Ying Fu  <fu@mips.com>
 165             Catherine Moore  <clm@codesourcery.com>
 166             Maciej W. Rozycki  <macro@codesourcery.com>
 167
 168         * mips.h: Document microMIPS DSP ASE usage.
 169         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Update for
 170         microMIPS DSP ASE support.
 171         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 172         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 173         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 174         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 175         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 176         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 177         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 178
 179 2012-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 180
 181         * mips.h: Fix a typo in description.
 182
 183 2012-06-07  Georg-Johann Lay  <avr@gjlay.de>
 184
 185         * avr.h: (AVR_ISA_XCH): New define.
 186         (AVR_ISA_XMEGA): Use it.
 187         (XCH, LAS, LAT, LAC): New XMEGA opcodes.
 188
 189 2012-05-15  James Murray <jsm@jsm-net.demon.co.uk>
 190
 191         * m68hc11.h: Add XGate definitions.
 192         (struct m68hc11_opcode): Add xg_mask field.
 193
 194 2012-05-14  Catherine Moore  <clm@codesourcery.com>
 195             Maciej W. Rozycki  <macro@codesourcery.com>
 196             Rhonda Wittels  <rhonda@codesourcery.com>
 197
 198         * ppc.h (PPC_OPCODE_VLE): New definition.
 199         (PPC_OP_SA): New macro.
 200         (PPC_OP_SE_VLE): New macro.
 201         (PPC_OP): Use a variable shift amount.
 202         (powerpc_operand): Update comments.
 203         (PPC_OPSHIFT_INV): New macro.
 204         (PPC_OPERAND_CR): Replace with...
 205         (PPC_OPERAND_CR_BIT): ...this and
 206         (PPC_OPERAND_CR_REG): ...this.
 207
 208
 209 2012-05-03  Sean Keys  <skeys@ipdatasys.com>
 210
 211         * xgate.h: Header file for XGATE assembler.
 212
 213 2012-04-27  David S. Miller  <davem@davemloft.net>
 214
 215         * sparc.h: Document new arg code' )' for crypto RS3
 216         immediates.
 217
 218         * sparc.h (struct sparc_opcode): New field 'hwcaps'.
 219         F_MUL32, F_DIV32, F_FDMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 220         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 221         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING, F_HWCAP_MASK): Delete.
 222         (HWCAP_MUL32, HWCAP_DIV32, HWCAP_FSMULD, HWCAP_V8PLUS, HWCAP_POPC,
 223         HWCAP_VIS, HWCAP_VIS2, HWCAP_ASI_BLK_INIT, HWCAP_FMAF,
 224         HWCAP_VIS3, HWCAP_HPC, HWCAP_RANDOM, HWCAP_TRANS, HWCAP_FJFMAU,
 225         HWCAP_IMA, HWCAP_ASI_CACHE_SPARING, HWCAP_AES, HWCAP_DES,
 226         HWCAP_KASUMI, HWCAP_CAMELLIA, HWCAP_MD5, HWCAP_SHA1,
 227         HWCAP_SHA256, HWCAP_SHA512, HWCAP_MPMUL, HWCAP_MONT, HWCAP_PAUSE,
 228         HWCAP_CBCOND, HWCAP_CRC32): New defines.
 229
 230 2012-03-10  Edmar Wienskoski  <edmar@freescale.com>
 231
 232         * ppc.h: Add PPC_OPCODE_ALTIVEC2, PPC_OPCODE_E6500, PPC_OPCODE_TMR.
 233
 234 2012-02-27  Alan Modra  <amodra@gmail.com>
 235
 236         * crx.h (cst4_map): Update declaration.
 237
 238 2012-02-25  Walter Lee  <walt@tilera.com>
 239
 240         * tilegx.h (tilegx_mnemonic): Add TILEGX_OPC_LD4S_TLS,
 241         TILEGX_OPC_LD_TLS.
 242         * tilepro.h (tilepro_mnemonic): Add TILEPRO_OPC_LW_TLS,
 243         TILEPRO_OPC_LW_TLS_SN.
 244
 245 2012-02-08  H.J. Lu  <hongjiu.lu@intel.com>
 246
 247         * i386.h (XACQUIRE_PREFIX_OPCODE): New.
 248         (XRELEASE_PREFIX_OPCODE): Likewise.
 249
 250 2011-12-08  Andrew Pinski  <apinski@cavium.com>
 251             Adam Nemet  <anemet@caviumnetworks.com>
 252
 253         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEON2.
 254         (INSN_OCTEON2): New macro.
 255         (CPU_OCTEON2): New macro.
 256         (OPCODE_IS_MEMBER): Add Octeon2.
 257
 258 2011-11-29  Andrew Pinski  <apinski@cavium.com>
 259
 260         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEONP.
 261         (INSN_OCTEONP): New macro.
 262         (CPU_OCTEONP): New macro.
 263         (OPCODE_IS_MEMBER): Add Octeon+.
 264         (M_SAA_AB, M_SAAD_AB, M_SAA_OB, M_SAAD_OB): New enum values.
 265
 266 2011-11-01  DJ Delorie  <dj@redhat.com>
 267
 268         * rl78.h: New file.
 269
 270 2011-10-24  Maciej W. Rozycki  <macro@codesourcery.com>
 271
 272         * mips.h: Fix a typo in description.
 273
 274 2011-09-21  David S. Miller  <davem@davemloft.net>
 275
 276         * sparc.h (struct sparc_opcode): Expand 'flags' to unsigned int.
 277         (F_MUL32, F_DIV32, F_FSMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 278         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 279         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING): New flag bits.
 280
 281 2011-08-09  Chao-ying Fu  <fu@mips.com>
 282             Maciej W. Rozycki  <macro@codesourcery.com>
 283
 284         * mips.h (OP_MASK_3BITPOS, OP_SH_3BITPOS): New macros.
 285         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Redefine.
 286         (INSN_ASE_MASK): Add the MCU bit.
 287         (INSN_MCU): New macro.
 288         (M_ACLR_AB, M_ACLR_OB, M_ASET_AB, M_ASET_OB): New enum values.
 289         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): New macros.
 290
 291 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
 292
 293         * mips.h (INSN_WRITE_GPR_S, INSN2_WRITE_GPR_MB): New macros.
 294         (INSN2_READ_GPR_MC, INSN2_READ_GPR_ME): Likewise.
 295         (INSN2_WRITE_GPR_MF, INSN2_READ_GPR_MG): Likewise.
 296         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ): Likewise.
 297         (INSN2_READ_GPR_MP, INSN2_WRITE_GPR_MP): Likewise.
 298         (INSN2_READ_GPR_MQ, INSN2_WRITE_GPR_MHI): Likewise.
 299         (INSN2_READ_GPR_MMN): Likewise.
 300         (INSN2_READ_FPR_D): Change the bit used.
 301         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_MF): Likewise.
 302         (INSN2_MOD_SP, INSN2_READ_GPR_31, INSN2_READ_GP): Likewise.
 303         (INSN2_READ_PC, INSN2_UNCOND_BRANCH): Likewise.
 304         (INSN2_COND_BRANCH): Likewise.
 305         (INSN2_WRITE_GPR_S, INSN2_MOD_GPR_MB): Remove macros.
 306         (INSN2_MOD_GPR_MC, INSN2_MOD_GPR_ME, INSN2_MOD_GPR_MG): Likewise.
 307         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP, INSN2_MOD_GPR_MQ): Likewise.
 308         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM): Likewise.
 309         (INSN2_MOD_GPR_MN): Likewise.
 310
 311 2011-08-05  David S. Miller  <davem@davemloft.net>
 312
 313         * sparc.h: Document new format codes '4', '5', and '('.
 314         (OPF_LOW4, RS3): New macros.
 315
 316 2011-08-03  Maciej W. Rozycki  <macro@codesourcery.com>
 317
 318         * mips.h: Document the use of FP_D in MIPS16 mode.  Adjust the
 319         order of flags documented.
 320
 321 2011-07-29  Maciej W. Rozycki  <macro@codesourcery.com>
 322
 323         * mips.h: Clarify the description of microMIPS instruction
 324         manipulation macros.
 325         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): Remove macros.
 326
 327 2011-07-24  Chao-ying Fu  <fu@mips.com>
 328             Maciej W. Rozycki  <macro@codesourcery.com>
 329
 330         * mips.h (OP_MASK_EXTLSB, OP_SH_EXTLSB): New macros.
 331         (OP_MASK_STYPE, OP_SH_STYPE): Likewise.
 332         (OP_MASK_CODE10, OP_SH_CODE10): Likewise.
 333         (OP_MASK_TRAP, OP_SH_TRAP): Likewise.
 334         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Likewise.
 335         (OP_MASK_OFFSET10, OP_SH_OFFSET10): Likewise.
 336         (OP_MASK_RS3, OP_SH_RS3): Likewise.
 337         (OP_MASK_MB, OP_SH_MB, OP_MASK_MC, OP_SH_MC): Likewise.
 338         (OP_MASK_MD, OP_SH_MD, OP_MASK_ME, OP_SH_ME): Likewise.
 339         (OP_MASK_MF, OP_SH_MF, OP_MASK_MG, OP_SH_MG): Likewise.
 340         (OP_MASK_MJ, OP_SH_MJ, OP_MASK_ML, OP_SH_ML): Likewise.
 341         (OP_MASK_MP, OP_SH_MP, OP_MASK_MQ, OP_SH_MQ): Likewise.
 342         (OP_MASK_IMMA, OP_SH_IMMA, OP_MASK_IMMB, OP_SH_IMMB): Likewise.
 343         (OP_MASK_IMMC, OP_SH_IMMC, OP_MASK_IMMF, OP_SH_IMMF): Likewise.
 344         (OP_MASK_IMMG, OP_SH_IMMG, OP_MASK_IMMH, OP_SH_IMMH): Likewise.
 345         (OP_MASK_IMMI, OP_SH_IMMI, OP_MASK_IMMJ, OP_SH_IMMJ): Likewise.
 346         (OP_MASK_IMML, OP_SH_IMML, OP_MASK_IMMM, OP_SH_IMMM): Likewise.
 347         (OP_MASK_IMMN, OP_SH_IMMN, OP_MASK_IMMO, OP_SH_IMMO): Likewise.
 348         (OP_MASK_IMMP, OP_SH_IMMP, OP_MASK_IMMQ, OP_SH_IMMQ): Likewise.
 349         (OP_MASK_IMMU, OP_SH_IMMU, OP_MASK_IMMW, OP_SH_IMMW): Likewise.
 350         (OP_MASK_IMMX, OP_SH_IMMX, OP_MASK_IMMY, OP_SH_IMMY): Likewise.
 351         (INSN_WRITE_GPR_S): New macro.
 352         (INSN2_BRANCH_DELAY_16BIT, INSN2_BRANCH_DELAY_32BIT): Likewise.
 353         (INSN2_READ_FPR_D): Likewise.
 354         (INSN2_MOD_GPR_MB, INSN2_MOD_GPR_MC): Likewise.
 355         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_ME): Likewise.
 356         (INSN2_MOD_GPR_MF, INSN2_MOD_GPR_MG): Likewise.
 357         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP): Likewise.
 358         (INSN2_MOD_GPR_MQ, INSN2_MOD_SP): Likewise.
 359         (INSN2_READ_GPR_31, INSN2_READ_GP, INSN2_READ_PC): Likewise.
 360         (INSN2_UNCOND_BRANCH, INSN2_COND_BRANCH): Likewise.
 361         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM, INSN2_MOD_GPR_MN): Likewise.
 362         (CPU_MICROMIPS): New macro.
 363         (M_BC1FL, M_BC1TL, M_BC2FL, M_BC2TL): New enum values.
 364         (M_BEQL, M_BGEZ, M_BGEZL, M_BGEZALL, M_BGTZ, M_BGTZL): Likewise.
 365         (M_BLEZ, M_BLEZL, M_BLTZ, M_BLTZL, M_BLTZALL, M_BNEL): Likewise.
 366         (M_CACHE_OB, M_JALS_1, M_JALS_2, M_JALS_A): Likewise.
 367         (M_LDC2_OB, M_LDL_OB, M_LDM_AB, M_LDM_OB): Likewise.
 368         (M_LDP_AB, M_LDP_OB, M_LDR_OB, M_LL_OB, M_LLD_OB): Likewise.
 369         (M_LWC2_OB, M_LWL_OB, M_LWM_AB, M_LWM_OB): Likewise.
 370         (M_LWP_AB, M_LWP_OB, M_LWR_OB): Likewise.
 371         (M_LWU_OB, M_PREF_OB, M_SC_OB, M_SCD_OB): Likewise.
 372         (M_SDC2_OB, M_SDL_OB, M_SDM_AB, M_SDM_OB): Likewise.
 373         (M_SDP_AB, M_SDP_OB, M_SDR_OB): Likewise.
 374         (M_SWC2_OB, M_SWL_OB, M_SWM_AB, M_SWM_OB): Likewise.
 375         (M_SWP_AB, M_SWP_OB, M_SWR_OB): Likewise.
 376         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): New macros.
 377         (MICROMIPSOP_MASK_IMMEDIATE, MICROMIPSOP_SH_IMMEDIATE): Likewise.
 378         (MICROMIPSOP_MASK_DELTA, MICROMIPSOP_SH_DELTA): Likewise.
 379         (MICROMIPSOP_MASK_CODE10, MICROMIPSOP_SH_CODE10): Likewise.
 380         (MICROMIPSOP_MASK_TRAP, MICROMIPSOP_SH_TRAP): Likewise.
 381         (MICROMIPSOP_MASK_SHAMT, MICROMIPSOP_SH_SHAMT): Likewise.
 382         (MICROMIPSOP_MASK_TARGET, MICROMIPSOP_SH_TARGET): Likewise.
 383         (MICROMIPSOP_MASK_EXTLSB, MICROMIPSOP_SH_EXTLSB): Likewise.
 384         (MICROMIPSOP_MASK_EXTMSBD, MICROMIPSOP_SH_EXTMSBD): Likewise.
 385         (MICROMIPSOP_MASK_INSMSB, MICROMIPSOP_SH_INSMSB): Likewise.
 386         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 387         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 388         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 389         (MICROMIPSOP_MASK_SEL, MICROMIPSOP_SH_SEL): Likewise.
 390         (MICROMIPSOP_MASK_OFFSET12, MICROMIPSOP_SH_OFFSET12): Likewise.
 391         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): Likewise.
 392         (MICROMIPSOP_MASK_STYPE, MICROMIPSOP_SH_STYPE): Likewise.
 393         (MICROMIPSOP_MASK_OFFSET10, MICROMIPSOP_SH_OFFSET10): Likewise.
 394         (MICROMIPSOP_MASK_RS, MICROMIPSOP_SH_RS): Likewise.
 395         (MICROMIPSOP_MASK_RT, MICROMIPSOP_SH_RT): Likewise.
 396         (MICROMIPSOP_MASK_RD, MICROMIPSOP_SH_RD): Likewise.
 397         (MICROMIPSOP_MASK_FS, MICROMIPSOP_SH_FS): Likewise.
 398         (MICROMIPSOP_MASK_FT, MICROMIPSOP_SH_FT): Likewise.
 399         (MICROMIPSOP_MASK_FD, MICROMIPSOP_SH_FD): Likewise.
 400         (MICROMIPSOP_MASK_FR, MICROMIPSOP_SH_FR): Likewise.
 401         (MICROMIPSOP_MASK_RS3, MICROMIPSOP_SH_RS3): Likewise.
 402         (MICROMIPSOP_MASK_PREFX, MICROMIPSOP_SH_PREFX): Likewise.
 403         (MICROMIPSOP_MASK_BCC, MICROMIPSOP_SH_BCC): Likewise.
 404         (MICROMIPSOP_MASK_CCC, MICROMIPSOP_SH_CCC): Likewise.
 405         (MICROMIPSOP_MASK_COPZ, MICROMIPSOP_SH_COPZ): Likewise.
 406         (MICROMIPSOP_MASK_MB, MICROMIPSOP_SH_MB): Likewise.
 407         (MICROMIPSOP_MASK_MC, MICROMIPSOP_SH_MC): Likewise.
 408         (MICROMIPSOP_MASK_MD, MICROMIPSOP_SH_MD): Likewise.
 409         (MICROMIPSOP_MASK_ME, MICROMIPSOP_SH_ME): Likewise.
 410         (MICROMIPSOP_MASK_MF, MICROMIPSOP_SH_MF): Likewise.
 411         (MICROMIPSOP_MASK_MG, MICROMIPSOP_SH_MG): Likewise.
 412         (MICROMIPSOP_MASK_MH, MICROMIPSOP_SH_MH): Likewise.
 413         (MICROMIPSOP_MASK_MI, MICROMIPSOP_SH_MI): Likewise.
 414         (MICROMIPSOP_MASK_MJ, MICROMIPSOP_SH_MJ): Likewise.
 415         (MICROMIPSOP_MASK_ML, MICROMIPSOP_SH_ML): Likewise.
 416         (MICROMIPSOP_MASK_MM, MICROMIPSOP_SH_MM): Likewise.
 417         (MICROMIPSOP_MASK_MN, MICROMIPSOP_SH_MN): Likewise.
 418         (MICROMIPSOP_MASK_MP, MICROMIPSOP_SH_MP): Likewise.
 419         (MICROMIPSOP_MASK_MQ, MICROMIPSOP_SH_MQ): Likewise.
 420         (MICROMIPSOP_MASK_IMMA, MICROMIPSOP_SH_IMMA): Likewise.
 421         (MICROMIPSOP_MASK_IMMB, MICROMIPSOP_SH_IMMB): Likewise.
 422         (MICROMIPSOP_MASK_IMMC, MICROMIPSOP_SH_IMMC): Likewise.
 423         (MICROMIPSOP_MASK_IMMD, MICROMIPSOP_SH_IMMD): Likewise.
 424         (MICROMIPSOP_MASK_IMME, MICROMIPSOP_SH_IMME): Likewise.
 425         (MICROMIPSOP_MASK_IMMF, MICROMIPSOP_SH_IMMF): Likewise.
 426         (MICROMIPSOP_MASK_IMMG, MICROMIPSOP_SH_IMMG): Likewise.
 427         (MICROMIPSOP_MASK_IMMH, MICROMIPSOP_SH_IMMH): Likewise.
 428         (MICROMIPSOP_MASK_IMMI, MICROMIPSOP_SH_IMMI): Likewise.
 429         (MICROMIPSOP_MASK_IMMJ, MICROMIPSOP_SH_IMMJ): Likewise.
 430         (MICROMIPSOP_MASK_IMML, MICROMIPSOP_SH_IMML): Likewise.
 431         (MICROMIPSOP_MASK_IMMM, MICROMIPSOP_SH_IMMM): Likewise.
 432         (MICROMIPSOP_MASK_IMMN, MICROMIPSOP_SH_IMMN): Likewise.
 433         (MICROMIPSOP_MASK_IMMO, MICROMIPSOP_SH_IMMO): Likewise.
 434         (MICROMIPSOP_MASK_IMMP, MICROMIPSOP_SH_IMMP): Likewise.
 435         (MICROMIPSOP_MASK_IMMQ, MICROMIPSOP_SH_IMMQ): Likewise.
 436         (MICROMIPSOP_MASK_IMMU, MICROMIPSOP_SH_IMMU): Likewise.
 437         (MICROMIPSOP_MASK_IMMW, MICROMIPSOP_SH_IMMW): Likewise.
 438         (MICROMIPSOP_MASK_IMMX, MICROMIPSOP_SH_IMMX): Likewise.
 439         (MICROMIPSOP_MASK_IMMY, MICROMIPSOP_SH_IMMY): Likewise.
 440         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 441         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 442         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 443         (MICROMIPSOP_MASK_CODE20, MICROMIPSOP_SH_CODE20): Likewise.
 444         (MICROMIPSOP_MASK_PERFREG, MICROMIPSOP_SH_PERFREG): Likewise.
 445         (MICROMIPSOP_MASK_CODE19, MICROMIPSOP_SH_CODE19): Likewise.
 446         (MICROMIPSOP_MASK_ALN, MICROMIPSOP_SH_ALN): Likewise.
 447         (MICROMIPSOP_MASK_VECBYTE, MICROMIPSOP_SH_VECBYTE): Likewise.
 448         (MICROMIPSOP_MASK_VECALIGN, MICROMIPSOP_SH_VECALIGN): Likewise.
 449         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Likewise.
 450         (MICROMIPSOP_MASK_DSPACC_S, MICROMIPSOP_SH_DSPACC_S): Likewise.
 451         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 452         (MICROMIPSOP_MASK_DSPSFT_7, MICROMIPSOP_SH_DSPSFT_7): Likewise.
 453         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 454         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 455         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 456         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 457         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 458         (MICROMIPSOP_MASK_RDDSP, MICROMIPSOP_SH_RDDSP): Likewise.
 459         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 460         (MICROMIPSOP_MASK_MT_U, MICROMIPSOP_SH_MT_U): Likewise.
 461         (MICROMIPSOP_MASK_MT_H, MICROMIPSOP_SH_MT_H): Likewise.
 462         (MICROMIPSOP_MASK_MTACC_T, MICROMIPSOP_SH_MTACC_T): Likewise.
 463         (MICROMIPSOP_MASK_MTACC_D, MICROMIPSOP_SH_MTACC_D): Likewise.
 464         (MICROMIPSOP_MASK_BBITIND, MICROMIPSOP_SH_BBITIND): Likewise.
 465         (MICROMIPSOP_MASK_CINSPOS, MICROMIPSOP_SH_CINSPOS): Likewise.
 466         (MICROMIPSOP_MASK_CINSLM1, MICROMIPSOP_SH_CINSLM1): Likewise.
 467         (MICROMIPSOP_MASK_SEQI, MICROMIPSOP_SH_SEQI): Likewise.
 468         (micromips_opcodes): New declaration.
 469         (bfd_micromips_num_opcodes): Likewise.
 470
 471 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 472
 473         * mips.h (INSN_TRAP): Rename to...
 474         (INSN_NO_DELAY_SLOT): ... this.
 475         (INSN_SYNC): Remove macro.
 476
 477 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
 478
 479         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
 480         a duplicate of AVR_ISA_SPM.
 481
 482 2011-07-01  Nick Clifton  <nickc@redhat.com>
 483
 484         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
 485
 486 2011-06-18  Robin Getz  <robin.getz@analog.com>
 487
 488         * bfin.h (is_macmod_signed): New func
 489
 490 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
 491
 492         * bfin.h (is_macmod_pmove): Add missing space before func args.
 493         (is_macmod_hmove): Likewise.
 494
 495 2011-06-13  Walter Lee  <walt@tilera.com>
 496
 497         * tilegx.h: New file.
 498         * tilepro.h: New file.
 499
 500 2011-05-31  Paul Brook  <paul@codesourcery.com>
 501
 502         * arm.h (ARM_ARCH_V7R_IDIV): Define.
 503
 504 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 505
 506         * s390.h: Replace S390_OPERAND_REG_EVEN with
 507         S390_OPERAND_REG_PAIR.
 508
 509 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 510
 511         * s390.h: Add S390_OPCODE_REG_EVEN flag.
 512
 513 2011-04-18  Julian Brown  <julian@codesourcery.com>
 514
 515         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
 516
 517 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
 518
 519         PR gas/12296
 520         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
 521
 522 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 523
 524         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
 525         New instruction set flags.
 526         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
 527
 528 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 529
 530         * mips.h (M_PREF_AB): New enum value.
 531
 532 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 533
 534         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
 535         M_IU): Define.
 536         (is_macmod_pmove, is_macmod_hmove): New functions.
 537
 538 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 539
 540         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
 541
 542 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
 543
 544         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
 545         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
 546
 547 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 548
 549         PR gas/11395
 550         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
 551         "bb" entries.
 552
 553 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 554
 555         PR gas/11395
 556         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
 557
 558 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
 559
 560         * mips.h: Update commentary after last commit.
 561
 562 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
 563
 564         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
 565         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
 566         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
 567
 568 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 569
 570         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
 571
 572 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
 573
 574         * mips.h: Fix previous commit.
 575
 576 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 577
 578         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 579         (INSN_LOONGSON_3A): Clear bit 31.
 580
 581 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 582
 583         PR gas/12198
 584         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 585         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 586         (ARM_ARCH_V6M_ONLY): New define.
 587
 588 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 589
 590         * mips.h (INSN_LOONGSON_3A): Defined.
 591         (CPU_LOONGSON_3A): Defined.
 592         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 593
 594 2010-10-09  Matt Rice  <ratmice@gmail.com>
 595
 596         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 597         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 598
 599 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 600
 601         * arm.h (ARM_EXT_VIRT): New define.
 602         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 603         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 604         Extensions.
 605
 606 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 607
 608         * arm.h (ARM_AEXT_ADIV): New define.
 609         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 610
 611 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 612
 613         * arm.h (ARM_EXT_OS): New define.
 614         (ARM_AEXT_V6SM): Likewise.
 615         (ARM_ARCH_V6SM): Likewise.
 616
 617 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 618
 619         * arm.h (ARM_EXT_MP): Add.
 620         (ARM_ARCH_V7A_MP): Likewise.
 621
 622 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 623
 624         * bfin.h: Declare pseudoChr structs/defines.
 625
 626 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 627
 628         * bfin.h: Strip trailing whitespace.
 629
 630 2010-07-29  DJ Delorie  <dj@redhat.com>
 631
 632         * rx.h (RX_Operand_Type): Add TwoReg.
 633         (RX_Opcode_ID): Remove ediv and ediv2.
 634
 635 2010-07-27  DJ Delorie  <dj@redhat.com>
 636
 637         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 638
 639 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 640             Ina Pandit  <ina.pandit@kpitcummins.com>
 641
 642         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 643         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 644         PROCESSOR_V850E2_ALL.
 645         Remove PROCESSOR_V850EA support.
 646         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 647         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 648         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 649         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 650         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 651         V850_OPERAND_PERCENT.
 652         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 653         V850_NOT_R0.
 654         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 655         and V850E_PUSH_POP
 656
 657 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 658
 659         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 660         (MIPS16_INSN_BRANCH): Rename to...
 661         (MIPS16_INSN_COND_BRANCH): ... this.
 662
 663 2010-07-03  Alan Modra  <amodra@gmail.com>
 664
 665         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 666         Renumber other PPC_OPCODE defines.
 667
 668 2010-07-03  Alan Modra  <amodra@gmail.com>
 669
 670         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 671
 672 2010-06-29  Alan Modra  <amodra@gmail.com>
 673
 674         * maxq.h: Delete file.
 675
 676 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 677
 678         * ppc.h (PPC_OPCODE_E500): Define.
 679
 680 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 681
 682         * opcode/mips.h (INSN_MIPS16): Remove.
 683
 684 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 685
 686         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 687
 688 2010-04-15  Nick Clifton  <nickc@redhat.com>
 689
 690         * alpha.h: Update copyright notice to use GPLv3.
 691         * arc.h: Likewise.
 692         * arm.h: Likewise.
 693         * avr.h: Likewise.
 694         * bfin.h: Likewise.
 695         * cgen.h: Likewise.
 696         * convex.h: Likewise.
 697         * cr16.h: Likewise.
 698         * cris.h: Likewise.
 699         * crx.h: Likewise.
 700         * d10v.h: Likewise.
 701         * d30v.h: Likewise.
 702         * dlx.h: Likewise.
 703         * h8300.h: Likewise.
 704         * hppa.h: Likewise.
 705         * i370.h: Likewise.
 706         * i386.h: Likewise.
 707         * i860.h: Likewise.
 708         * i960.h: Likewise.
 709         * ia64.h: Likewise.
 710         * m68hc11.h: Likewise.
 711         * m68k.h: Likewise.
 712         * m88k.h: Likewise.
 713         * maxq.h: Likewise.
 714         * mips.h: Likewise.
 715         * mmix.h: Likewise.
 716         * mn10200.h: Likewise.
 717         * mn10300.h: Likewise.
 718         * msp430.h: Likewise.
 719         * np1.h: Likewise.
 720         * ns32k.h: Likewise.
 721         * or32.h: Likewise.
 722         * pdp11.h: Likewise.
 723         * pj.h: Likewise.
 724         * pn.h: Likewise.
 725         * ppc.h: Likewise.
 726         * pyr.h: Likewise.
 727         * rx.h: Likewise.
 728         * s390.h: Likewise.
 729         * score-datadep.h: Likewise.
 730         * score-inst.h: Likewise.
 731         * sparc.h: Likewise.
 732         * spu-insns.h: Likewise.
 733         * spu.h: Likewise.
 734         * tic30.h: Likewise.
 735         * tic4x.h: Likewise.
 736         * tic54x.h: Likewise.
 737         * tic80.h: Likewise.
 738         * v850.h: Likewise.
 739         * vax.h: Likewise.
 740
 741 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 742
 743         * tic6x-control-registers.h, tic6x-insn-formats.h,
 744         tic6x-opcode-table.h, tic6x.h: New.
 745
 746 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 747
 748         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 749
 750 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 751
 752         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 753
 754 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 755
 756         * ia64.h (ia64_find_opcode): Remove argument name.
 757         (ia64_find_next_opcode): Likewise.
 758         (ia64_dis_opcode): Likewise.
 759         (ia64_free_opcode): Likewise.
 760         (ia64_find_dependency): Likewise.
 761
 762 2009-11-22  Doug Evans  <dje@sebabeach.org>
 763
 764         * cgen.h: Include bfd_stdint.h.
 765         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 766
 767 2009-11-18  Paul Brook  <paul@codesourcery.com>
 768
 769         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 770
 771 2009-11-17  Paul Brook  <paul@codesourcery.com>
 772         Daniel Jacobowitz  <dan@codesourcery.com>
 773
 774         * arm.h (ARM_EXT_V6_DSP): Define.
 775         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 776         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 777
 778 2009-11-04  DJ Delorie  <dj@redhat.com>
 779
 780         * rx.h (rx_decode_opcode) (mvtipl): Add.
 781         (mvtcp, mvfcp, opecp): Remove.
 782
 783 2009-11-02  Paul Brook  <paul@codesourcery.com>
 784
 785         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 786         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 787         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 788         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 789         FPU_ARCH_NEON_VFP_V4): Define.
 790
 791 2009-10-23  Doug Evans  <dje@sebabeach.org>
 792
 793         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 794         * cgen.h: Update.  Improve multi-inclusion macro name.
 795
 796 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 797
 798         * ppc.h (PPC_OPCODE_476): Define.
 799
 800 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 801
 802         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 803
 804 2009-09-29  DJ Delorie  <dj@redhat.com>
 805
 806         * rx.h: New file.
 807
 808 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 809
 810         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 811
 812 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 813
 814         * ppc.h (PPC_OPCODE_PPCA2): New.
 815
 816 2009-09-05  Martin Thuresson  <martin@mtme.org>
 817
 818         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 819
 820 2009-08-29  Martin Thuresson  <martin@mtme.org>
 821
 822         * tic30.h (template): Rename type template to
 823         insn_template. Updated code to use new name.
 824         * tic54x.h (template): Rename type template to
 825         insn_template.
 826
 827 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 828
 829         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 830
 831 2009-06-11  Anthony Green  <green@moxielogic.com>
 832
 833         * moxie.h (MOXIE_F3_PCREL): Define.
 834         (moxie_form3_opc_info): Grow.
 835
 836 2009-06-06  Anthony Green  <green@moxielogic.com>
 837
 838         * moxie.h (MOXIE_F1_M): Define.
 839
 840 2009-04-15  Anthony Green  <green@moxielogic.com>
 841
 842         * moxie.h: Created.
 843
 844 2009-04-06  DJ Delorie  <dj@redhat.com>
 845
 846         * h8300.h: Add relaxation attributes to MOVA opcodes.
 847
 848 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 849
 850         * ppc.h (ppc_parse_cpu): Declare.
 851
 852 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 853
 854         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 855         and _IMM11 for mbitclr and mbitset.
 856         * score-datadep.h: Update dependency information.
 857
 858 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 859
 860         * ppc.h (PPC_OPCODE_POWER7): New.
 861
 862 2009-02-06  Doug Evans  <dje@google.com>
 863
 864         * i386.h: Add comment regarding sse* insns and prefixes.
 865
 866 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 867
 868         * mips.h (INSN_XLR): Define.
 869         (INSN_CHIP_MASK): Update.
 870         (CPU_XLR): Define.
 871         (OPCODE_IS_MEMBER): Update.
 872         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 873
 874 2009-01-28  Doug Evans  <dje@google.com>
 875
 876         * opcode/i386.h: Add multiple inclusion protection.
 877         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 878         (EDI_REG_NUM): New macros.
 879         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 880         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 881         (REX_PREFIX_P): New macro.
 882
 883 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 884
 885         * ppc.h (struct powerpc_opcode): New field "deprecated".
 886         (PPC_OPCODE_NOPOWER4): Delete.
 887
 888 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 889
 890         * mips.h: Define CPU_R14000, CPU_R16000.
 891         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 892
 893 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 894
 895         * arm.h (FPU_NEON_FP16): New.
 896         (FPU_ARCH_NEON_FP16): New.
 897
 898 2008-11-06  Chao-ying Fu  <fu@mips.com>
 899
 900         * mips.h: Doucument '1' for 5-bit sync type.
 901
 902 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 903
 904         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 905         IA64_RS_CR.
 906
 907 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 908
 909         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 910
 911 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 912
 913         * ppc.h (PPC_OPCODE_405): Define.
 914         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 915
 916 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 917
 918         * ppc.h (ppc_cpu_t): New typedef.
 919         (struct powerpc_opcode <flags>): Use it.
 920         (struct powerpc_operand <insert, extract>): Likewise.
 921         (struct powerpc_macro <flags>): Likewise.
 922
 923 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 924
 925         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 926         Update comment before MIPS16 field descriptors to mention MIPS16.
 927         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 928         BBIT.
 929         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 930         New bit masks and shift counts for cins and exts.
 931
 932         * mips.h: Document new field descriptors +Q.
 933         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 934
 935 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 936
 937         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 938         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 939
 940 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 941
 942         * ppc.h: (PPC_OPCODE_E500MC): New.
 943
 944 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 945
 946         * i386.h (MAX_OPERANDS): Set to 5.
 947         (MAX_MNEM_SIZE): Changed to 20.
 948
 949 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 950
 951         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 952
 953 2008-03-09  Paul Brook  <paul@codesourcery.com>
 954
 955         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 956
 957 2008-03-04  Paul Brook  <paul@codesourcery.com>
 958
 959         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 960         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 961         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 962
 963 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 964             Nick Clifton  <nickc@redhat.com>
 965
 966         PR 3134
 967         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 968         with a 32-bit displacement but without the top bit of the 4th byte
 969         set.
 970
 971 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 972
 973         * cr16.h (cr16_num_optab): Declared.
 974
 975 2008-02-14  Hakan Ardo  <hakan@debian.org>
 976
 977         PR gas/2626
 978         * avr.h (AVR_ISA_2xxe): Define.
 979
 980 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 981
 982         * mips.h: Update copyright.
 983         (INSN_CHIP_MASK): New macro.
 984         (INSN_OCTEON): New macro.
 985         (CPU_OCTEON): New macro.
 986         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 987
 988 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 989
 990         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 991
 992 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 993
 994         * avr.h (AVR_ISA_USB162): Add new opcode set.
 995         (AVR_ISA_AVR3): Likewise.
 996
 997 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 998
 999         * mips.h (INSN_LOONGSON_2E): New.
1000         (INSN_LOONGSON_2F): New.
1001         (CPU_LOONGSON_2E): New.
1002         (CPU_LOONGSON_2F): New.
1003         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
1004
1005 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1006
1007         * mips.h (INSN_ISA*): Redefine certain values as an
1008         enumeration.  Update comments.
1009         (mips_isa_table): New.
1010         (ISA_MIPS*): Redefine to match enumeration.
1011         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
1012         values.
1013
1014 2007-08-08  Ben Elliston  <bje@au.ibm.com>
1015
1016         * ppc.h (PPC_OPCODE_PPCPS): New.
1017
1018 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
1019
1020         * m68k.h: Document j K & E.
1021
1022 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
1023
1024         * cr16.h: New file for CR16 target.
1025
1026 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
1027
1028         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
1029
1030 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
1031
1032         * m68k.h (mcfisa_c): New.
1033         (mcfusp, mcf_mask): Adjust.
1034
1035 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
1036
1037         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
1038         (num_powerpc_operands): Declare.
1039         (PPC_OPERAND_SIGNED et al): Redefine as hex.
1040         (PPC_OPERAND_PLUS1): Define.
1041
1042 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
1043
1044         * i386.h (REX_MODE64): Renamed to ...
1045         (REX_W): This.
1046         (REX_EXTX): Renamed to ...
1047         (REX_R): This.
1048         (REX_EXTY): Renamed to ...
1049         (REX_X): This.
1050         (REX_EXTZ): Renamed to ...
1051         (REX_B): This.
1052
1053 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
1054
1055         * i386.h: Add entries from config/tc-i386.h and move tables
1056         to opcodes/i386-opc.h.
1057
1058 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
1059
1060         * i386.h (FloatDR): Removed.
1061         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
1062
1063 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
1064
1065         * spu-insns.h: Add soma double-float insns.
1066
1067 2007-02-20  Thiemo Seufer  <ths@mips.com>
1068             Chao-Ying Fu  <fu@mips.com>
1069
1070         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
1071         (INSN_DSPR2): Add flag for DSP R2 instructions.
1072         (M_BALIGN): New macro.
1073
1074 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
1075
1076         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
1077         and Seg3ShortFrom with Shortform.
1078
1079 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
1080
1081         PR gas/4027
1082         * i386.h (i386_optab): Put the real "test" before the pseudo
1083         one.
1084
1085 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
1086
1087         * m68k.h (m68010up): OR fido_a.
1088
1089 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
1090
1091         * m68k.h (fido_a): New.
1092
1093 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
1094
1095         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
1096         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
1097         values.
1098
1099 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
1100
1101         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
1102
1103 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
1104
1105         * score-inst.h (enum score_insn_type): Add Insn_internal.
1106
1107 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
1108             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
1109             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
1110             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
1111             Alan Modra  <amodra@bigpond.net.au>
1112
1113         * spu-insns.h: New file.
1114         * spu.h: New file.
1115
1116 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
1117
1118         * ppc.h (PPC_OPCODE_CELL): Define.
1119
1120 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
1121
1122         * i386.h :  Modify opcode to support for the change in POPCNT opcode
1123         in amdfam10 architecture.
1124
1125 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
1126
1127         * i386.h: Replace CpuMNI with CpuSSSE3.
1128
1129 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
1130             Joseph Myers  <joseph@codesourcery.com>
1131             Ian Lance Taylor  <ian@wasabisystems.com>
1132             Ben Elliston  <bje@wasabisystems.com>
1133
1134         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
1135
1136 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
1137
1138         * score-datadep.h: New file.
1139         * score-inst.h: New file.
1140
1141 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
1142
1143         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
1144         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
1145         movdq2q and movq2dq.
1146
1147 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
1148            Michael Meissner             <michael.meissner@amd.com>
1149
1150         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
1151
1152 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1153
1154         * i386.h (i386_optab): Add "nop" with memory reference.
1155
1156 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1157
1158         * i386.h (i386_optab): Update comment for 64bit NOP.
1159
1160 2006-06-06  Ben Elliston  <bje@au.ibm.com>
1161             Anton Blanchard  <anton@samba.org>
1162
1163         * ppc.h (PPC_OPCODE_POWER6): Define.
1164         Adjust whitespace.
1165
1166 2006-06-05  Thiemo Seufer  <ths@mips.com>
1167
1168         * mips.h: Improve description of MT flags.
1169
1170 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
1171
1172         * m68k.h (mcf_mask): Define.
1173
1174 2006-05-05  Thiemo Seufer  <ths@mips.com>
1175             David Ung  <davidu@mips.com>
1176
1177         * mips.h (enum): Add macro M_CACHE_AB.
1178
1179 2006-05-04  Thiemo Seufer  <ths@mips.com>
1180             Nigel Stephens  <nigel@mips.com>
1181             David Ung  <davidu@mips.com>
1182
1183         * mips.h: Add INSN_SMARTMIPS define.
1184
1185 2006-04-30  Thiemo Seufer  <ths@mips.com>
1186             David Ung  <davidu@mips.com>
1187
1188         * mips.h: Defines udi bits and masks.  Add description of
1189         characters which may appear in the args field of udi
1190         instructions.
1191
1192 2006-04-26  Thiemo Seufer  <ths@networkno.de>
1193
1194         * mips.h: Improve comments describing the bitfield instruction
1195         fields.
1196
1197 2006-04-26  Julian Brown  <julian@codesourcery.com>
1198
1199         * arm.h (FPU_VFP_EXT_V3): Define constant.
1200         (FPU_NEON_EXT_V1): Likewise.
1201         (FPU_VFP_HARD): Update.
1202         (FPU_VFP_V3): Define macro.
1203         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
1204
1205 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
1206
1207         * avr.h (AVR_ISA_PWMx): New.
1208
1209 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
1210
1211         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
1212         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
1213         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
1214         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
1215         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
1216
1217 2006-03-10  Paul Brook  <paul@codesourcery.com>
1218
1219         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
1220
1221 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1222
1223         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
1224         first.  Correct mask of bb "B" opcode.
1225
1226 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
1227
1228         * i386.h (i386_optab): Support Intel Merom New Instructions.
1229
1230 2006-02-24  Paul Brook  <paul@codesourcery.com>
1231
1232         * arm.h: Add V7 feature bits.
1233
1234 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
1235
1236         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
1237
1238 2006-01-31  Paul Brook  <paul@codesourcery.com>
1239         Richard Earnshaw <rearnsha@arm.com>
1240
1241         * arm.h: Use ARM_CPU_FEATURE.
1242         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
1243         (arm_feature_set): Change to a structure.
1244         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
1245         ARM_FEATURE): New macros.
1246
1247 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
1248
1249         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
1250         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
1251         (ADD_PC_INCR_OPCODE): Don't define.
1252
1253 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
1254
1255         PR gas/1874
1256         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
1257
1258 2005-11-14  David Ung  <davidu@mips.com>
1259
1260         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
1261         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
1262         save/restore encoding of the args field.
1263
1264 2005-10-28  Dave Brolley  <brolley@redhat.com>
1265
1266         Contribute the following changes:
1267         2005-02-16  Dave Brolley  <brolley@redhat.com>
1268
1269         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
1270         cgen_isa_mask_* to cgen_bitset_*.
1271         * cgen.h: Likewise.
1272
1273         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
1274
1275         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
1276         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
1277         (CGEN_CPU_TABLE): Make isas a ponter.
1278
1279         2003-09-29  Dave Brolley  <brolley@redhat.com>
1280
1281         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
1282         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
1283         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
1284
1285         2002-12-13  Dave Brolley  <brolley@redhat.com>
1286
1287         * cgen.h (symcat.h): #include it.
1288         (cgen-bitset.h): #include it.
1289         (CGEN_ATTR_VALUE_TYPE): Now a union.
1290         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
1291         (CGEN_ATTR_ENTRY): 'value' now unsigned.
1292         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
1293         * cgen-bitset.h: New file.
1294
1295 2005-09-30  Catherine Moore  <clm@cm00re.com>
1296
1297         * bfin.h: New file.
1298
1299 2005-10-24  Jan Beulich  <jbeulich@novell.com>
1300
1301         * ia64.h (enum ia64_opnd): Move memory operand out of set of
1302         indirect operands.
1303
1304 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1305
1306         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
1307         Add FLAG_STRICT to pa10 ftest opcode.
1308
1309 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1310
1311         * hppa.h (pa_opcodes): Remove lha entries.
1312
1313 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1314
1315         * hppa.h (FLAG_STRICT): Revise comment.
1316         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
1317         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
1318         entries for "fdc".
1319
1320 2005-09-30  Catherine Moore  <clm@cm00re.com>
1321
1322         * bfin.h: New file.
1323
1324 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1325
1326         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
1327
1328 2005-09-06  Chao-ying Fu  <fu@mips.com>
1329
1330         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
1331         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
1332         define.
1333         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
1334         (INSN_ASE_MASK): Update to include INSN_MT.
1335         (INSN_MT): New define for MT ASE.
1336
1337 2005-08-25  Chao-ying Fu  <fu@mips.com>
1338
1339         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
1340         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
1341         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
1342         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
1343         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
1344         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
1345         instructions.
1346         (INSN_DSP): New define for DSP ASE.
1347
1348 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
1349
1350         * a29k.h: Delete.
1351
1352 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
1353
1354         * ppc.h (PPC_OPCODE_E300): Define.
1355
1356 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
1357
1358         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
1359
1360 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1361
1362         PR gas/336
1363         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
1364         and pitlb.
1365
1366 2005-07-27  Jan Beulich  <jbeulich@novell.com>
1367
1368         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
1369         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
1370         Add movq-s as 64-bit variants of movd-s.
1371
1372 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1373
1374         * hppa.h: Fix punctuation in comment.
1375
1376         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
1377         implicit space-register addressing.  Set space-register bits on opcodes
1378         using implicit space-register addressing.  Add various missing pa20
1379         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
1380         space-register addressing.  Use "fE" instead of "fe" in various
1381         fstw opcodes.
1382
1383 2005-07-18  Jan Beulich  <jbeulich@novell.com>
1384
1385         * i386.h (i386_optab): Operands of aam and aad are unsigned.
1386
1387 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
1388
1389         * i386.h (i386_optab): Support Intel VMX Instructions.
1390
1391 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1392
1393         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
1394
1395 2005-07-05  Jan Beulich  <jbeulich@novell.com>
1396
1397         * i386.h (i386_optab): Add new insns.
1398
1399 2005-07-01  Nick Clifton  <nickc@redhat.com>
1400
1401         * sparc.h: Add typedefs to structure declarations.
1402
1403 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
1404
1405         PR 1013
1406         * i386.h (i386_optab): Update comments for 64bit addressing on
1407         mov. Allow 64bit addressing for mov and movq.
1408
1409 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1410
1411         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
1412         respectively, in various floating-point load and store patterns.
1413
1414 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1415
1416         * hppa.h (FLAG_STRICT): Correct comment.
1417         (pa_opcodes): Update load and store entries to allow both PA 1.X and
1418         PA 2.0 mneumonics when equivalent.  Entries with cache control
1419         completers now require PA 1.1.  Adjust whitespace.
1420
1421 2005-05-19  Anton Blanchard  <anton@samba.org>
1422
1423         * ppc.h (PPC_OPCODE_POWER5): Define.
1424
1425 2005-05-10  Nick Clifton  <nickc@redhat.com>
1426
1427         * Update the address and phone number of the FSF organization in
1428         the GPL notices in the following files:
1429         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
1430         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
1431         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
1432         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
1433         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
1434         tic54x.h, tic80.h, v850.h, vax.h
1435
1436 2005-05-09  Jan Beulich  <jbeulich@novell.com>
1437
1438         * i386.h (i386_optab): Add ht and hnt.
1439
1440 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
1441
1442         * i386.h: Insert hyphens into selected VIA PadLock extensions.
1443         Add xcrypt-ctr.  Provide aliases without hyphens.
1444
1445 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
1446
1447         Moved from ../ChangeLog
1448
1449         2005-04-12  Paul Brook  <paul@codesourcery.com>
1450         * m88k.h: Rename psr macros to avoid conflicts.
1451
1452         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
1453         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
1454         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
1455         and ARM_ARCH_V6ZKT2.
1456
1457         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
1458         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
1459         Remove redundant instruction types.
1460         (struct argument): X_op - new field.
1461         (struct cst4_entry): Remove.
1462         (no_op_insn): Declare.
1463
1464         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
1465         * crx.h (enum argtype): Rename types, remove unused types.
1466
1467         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
1468         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
1469         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
1470         (enum operand_type): Rearrange operands, edit comments.
1471         replace us<N> with ui<N> for unsigned immediate.
1472         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
1473         displacements (respectively).
1474         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
1475         (instruction type): Add NO_TYPE_INS.
1476         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1477         (operand_entry): New field - 'flags'.
1478         (operand flags): New.
1479
1480         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1481         * crx.h (operand_type): Remove redundant types i3, i4,
1482         i5, i8, i12.
1483         Add new unsigned immediate types us3, us4, us5, us16.
1484
1485 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1486
1487         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1488         adjust them accordingly.
1489
1490 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1491
1492         * i386.h (i386_optab): Add rdtscp.
1493
1494 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1495
1496         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1497         between memory and segment register. Allow movq for moving between
1498         general-purpose register and segment register.
1499
1500 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1501
1502         PR gas/707
1503         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1504         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1505         fnstsw.
1506
1507 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1508
1509         * m68k.h (m68008, m68ec030, m68882): Remove.
1510         (m68k_mask): New.
1511         (cpu_m68k, cpu_cf): New.
1512         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1513         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1514
1515 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1516
1517         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1518         * cgen.h (enum cgen_parse_operand_type): Add
1519         CGEN_PARSE_OPERAND_SYMBOLIC.
1520
1521 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1522
1523         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1524         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1525         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1526
1527 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1528
1529         * mips.h (struct mips_opcode): Add new pinfo2 member.
1530         (INSN_ALIAS): New define for opcode table entries that are
1531         specific instances of another entry, such as 'move' for an 'or'
1532         with a zero operand.
1533         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1534         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1535
1536 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1537
1538         * mips.h (CPU_RM9000): Define.
1539         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1540
1541 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1542
1543         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1544         to/from test registers are illegal in 64-bit mode. Add missing
1545         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1546         (previously one had to explicitly encode a rex64 prefix). Re-enable
1547         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1548         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1549
1550 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1551
1552         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1553         available only with SSE2. Change the MMX additions introduced by SSE
1554         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1555         instructions by their now designated identifier (since combining i686
1556         and 3DNow! does not really imply 3DNow!A).
1557
1558 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1559
1560         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1561         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1562
1563 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1564             Vineet Sharma      <vineets@noida.hcltech.com>
1565
1566         * maxq.h: New file: Disassembly information for the maxq port.
1567
1568 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1569
1570         * i386.h (i386_optab): Put back "movzb".
1571
1572 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1573
1574         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1575         comments.  Remove member cris_ver_sim.  Add members
1576         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1577         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1578         (struct cris_support_reg, struct cris_cond15): New types.
1579         (cris_conds15): Declare.
1580         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1581         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1582         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1583         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1584         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1585         SIZE_FIELD_UNSIGNED.
1586
1587 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1588
1589         * i386.h (sldx_Suf): Remove.
1590         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1591         (q_FP): Define, implying no REX64.
1592         (x_FP, sl_FP): Imply FloatMF.
1593         (i386_optab): Split reg and mem forms of moving from segment registers
1594         so that the memory forms can ignore the 16-/32-bit operand size
1595         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1596         all non-floating-point instructions. Unite 32- and 64-bit forms of
1597         movsx, movzx, and movd. Adjust floating point operations for the above
1598         changes to the *FP macros. Add DefaultSize to floating point control
1599         insns operating on larger memory ranges. Remove left over comments
1600         hinting at certain insns being Intel-syntax ones where the ones
1601         actually meant are already gone.
1602
1603 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1604
1605         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1606         instruction type.
1607
1608 2004-09-30  Paul Brook  <paul@codesourcery.com>
1609
1610         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1611         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1612
1613 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1614
1615         * avr.h: Add support for
1616         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1617
1618 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1619
1620         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1621
1622 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1623
1624         * msp430.h (msp430_opc): Add new instructions.
1625         (msp430_rcodes): Declare new instructions.
1626         (msp430_hcodes): Likewise..
1627
1628 2004-08-13  Nick Clifton  <nickc@redhat.com>
1629
1630         PR/301
1631         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1632         processors.
1633
1634 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1635
1636         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1637
1638 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1639
1640         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1641
1642 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1643
1644         * i386.h: Adjust instruction descriptions to better match the
1645         specification.
1646
1647 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1648
1649         * arm.h: Remove all old content.  Replace with architecture defines
1650         from gas/config/tc-arm.c.
1651
1652 2004-07-09  Andreas Schwab  <schwab@suse.de>
1653
1654         * m68k.h: Fix comment.
1655
1656 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1657
1658         * crx.h: New file.
1659
1660 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1661
1662         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1663
1664 2004-05-24  Peter Barada  <peter@the-baradas.com>
1665
1666         * m68k.h: Add 'size' to m68k_opcode.
1667
1668 2004-05-05  Peter Barada  <peter@the-baradas.com>
1669
1670         * m68k.h: Switch from ColdFire chip name to core variant.
1671
1672 2004-04-22  Peter Barada  <peter@the-baradas.com>
1673
1674         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1675         descriptions for new EMAC cases.
1676         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1677         handle Motorola MAC syntax.
1678         Allow disassembly of ColdFire V4e object files.
1679
1680 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1681
1682         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1683
1684 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1685
1686         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1687
1688 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1689
1690         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1691
1692 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1693
1694         * i386.h (i386_optab): Added xstore/xcrypt insns.
1695
1696 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1697
1698         * h8300.h (32bit ldc/stc): Add relaxing support.
1699
1700 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1701
1702         * h8300.h (BITOP): Pass MEMRELAX flag.
1703
1704 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1705
1706         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1707         except for the H8S.
1708
1709 For older changes see ChangeLog-9103
1710 \f
1711 Copyright (C) 2004-2012 Free Software Foundation, Inc.
1712
1713 Copying and distribution of this file, with or without modification,
1714 are permitted in any medium without royalty provided the copyright
1715 notice and this notice are preserved.
1716
1717 Local Variables:
1718 mode: change-log
1719 left-margin: 8
1720 fill-column: 74
1721 version-control: never
1722 End: