include/opcode/ChangeLog

   1 2012-05-14  Catherine Moore  <clm@codesourcery.com>
   2             Maciej W. Rozycki  <macro@codesourcery.com>
   3             Rhonda Wittels  <rhonda@codesourcery.com>
   4
   5         * ppc.h (PPC_OPCODE_VLE): New definition.
   6         (PPC_OP_SA): New macro.
   7         (PPC_OP_SE_VLE): New macro.
   8         (PPC_OP): Use a variable shift amount.
   9         (powerpc_operand): Update comments.
  10         (PPC_OPSHIFT_INV): New macro.
  11         (PPC_OPERAND_CR): Replace with...
  12         (PPC_OPERAND_CR_BIT): ...this and
  13         (PPC_OPERAND_CR_REG): ...this.
  14
  15
  16 2012-05-03  Sean Keys  <skeys@ipdatasys.com>
  17
  18         * xgate.h: Header file for XGATE assembler.
  19
  20 2012-04-27  David S. Miller  <davem@davemloft.net>
  21
  22         * sparc.h: Document new arg code' )' for crypto RS3
  23         immediates.
  24
  25         * sparc.h (struct sparc_opcode): New field 'hwcaps'.
  26         F_MUL32, F_DIV32, F_FDMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
  27         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
  28         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING, F_HWCAP_MASK): Delete.
  29         (HWCAP_MUL32, HWCAP_DIV32, HWCAP_FSMULD, HWCAP_V8PLUS, HWCAP_POPC,
  30         HWCAP_VIS, HWCAP_VIS2, HWCAP_ASI_BLK_INIT, HWCAP_FMAF,
  31         HWCAP_VIS3, HWCAP_HPC, HWCAP_RANDOM, HWCAP_TRANS, HWCAP_FJFMAU,
  32         HWCAP_IMA, HWCAP_ASI_CACHE_SPARING, HWCAP_AES, HWCAP_DES,
  33         HWCAP_KASUMI, HWCAP_CAMELLIA, HWCAP_MD5, HWCAP_SHA1,
  34         HWCAP_SHA256, HWCAP_SHA512, HWCAP_MPMUL, HWCAP_MONT, HWCAP_PAUSE,
  35         HWCAP_CBCOND, HWCAP_CRC32): New defines.
  36
  37 2012-03-10  Edmar Wienskoski  <edmar@freescale.com>
  38
  39         * ppc.h: Add PPC_OPCODE_ALTIVEC2, PPC_OPCODE_E6500, PPC_OPCODE_TMR.
  40
  41 2012-02-27  Alan Modra  <amodra@gmail.com>
  42
  43         * crx.h (cst4_map): Update declaration.
  44
  45 2012-02-25  Walter Lee  <walt@tilera.com>
  46
  47         * tilegx.h (tilegx_mnemonic): Add TILEGX_OPC_LD4S_TLS,
  48         TILEGX_OPC_LD_TLS.
  49         * tilepro.h (tilepro_mnemonic): Add TILEPRO_OPC_LW_TLS,
  50         TILEPRO_OPC_LW_TLS_SN.
  51
  52 2012-02-08  H.J. Lu  <hongjiu.lu@intel.com>
  53
  54         * i386.h (XACQUIRE_PREFIX_OPCODE): New.
  55         (XRELEASE_PREFIX_OPCODE): Likewise.
  56
  57 2011-12-08  Andrew Pinski  <apinski@cavium.com>
  58             Adam Nemet  <anemet@caviumnetworks.com>
  59
  60         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEON2.
  61         (INSN_OCTEON2): New macro.
  62         (CPU_OCTEON2): New macro.
  63         (OPCODE_IS_MEMBER): Add Octeon2.
  64
  65 2011-11-29  Andrew Pinski  <apinski@cavium.com>
  66
  67         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEONP.
  68         (INSN_OCTEONP): New macro.
  69         (CPU_OCTEONP): New macro.
  70         (OPCODE_IS_MEMBER): Add Octeon+.
  71         (M_SAA_AB, M_SAAD_AB, M_SAA_OB, M_SAAD_OB): New enum values.
  72
  73 2011-11-01  DJ Delorie  <dj@redhat.com>
  74
  75         * rl78.h: New file.
  76
  77 2011-10-24  Maciej W. Rozycki  <macro@codesourcery.com>
  78
  79         * mips.h: Fix a typo in description.
  80
  81 2011-09-21  David S. Miller  <davem@davemloft.net>
  82
  83         * sparc.h (struct sparc_opcode): Expand 'flags' to unsigned int.
  84         (F_MUL32, F_DIV32, F_FSMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
  85         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
  86         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING): New flag bits.
  87
  88 2011-08-09  Chao-ying Fu  <fu@mips.com>
  89             Maciej W. Rozycki  <macro@codesourcery.com>
  90
  91         * mips.h (OP_MASK_3BITPOS, OP_SH_3BITPOS): New macros.
  92         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Redefine.
  93         (INSN_ASE_MASK): Add the MCU bit.
  94         (INSN_MCU): New macro.
  95         (M_ACLR_AB, M_ACLR_OB, M_ASET_AB, M_ASET_OB): New enum values.
  96         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): New macros.
  97
  98 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
  99
 100         * mips.h (INSN_WRITE_GPR_S, INSN2_WRITE_GPR_MB): New macros.
 101         (INSN2_READ_GPR_MC, INSN2_READ_GPR_ME): Likewise.
 102         (INSN2_WRITE_GPR_MF, INSN2_READ_GPR_MG): Likewise.
 103         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ): Likewise.
 104         (INSN2_READ_GPR_MP, INSN2_WRITE_GPR_MP): Likewise.
 105         (INSN2_READ_GPR_MQ, INSN2_WRITE_GPR_MHI): Likewise.
 106         (INSN2_READ_GPR_MMN): Likewise.
 107         (INSN2_READ_FPR_D): Change the bit used.
 108         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_MF): Likewise.
 109         (INSN2_MOD_SP, INSN2_READ_GPR_31, INSN2_READ_GP): Likewise.
 110         (INSN2_READ_PC, INSN2_UNCOND_BRANCH): Likewise.
 111         (INSN2_COND_BRANCH): Likewise.
 112         (INSN2_WRITE_GPR_S, INSN2_MOD_GPR_MB): Remove macros.
 113         (INSN2_MOD_GPR_MC, INSN2_MOD_GPR_ME, INSN2_MOD_GPR_MG): Likewise.
 114         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP, INSN2_MOD_GPR_MQ): Likewise.
 115         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM): Likewise.
 116         (INSN2_MOD_GPR_MN): Likewise.
 117
 118 2011-08-05  David S. Miller  <davem@davemloft.net>
 119
 120         * sparc.h: Document new format codes '4', '5', and '('.
 121         (OPF_LOW4, RS3): New macros.
 122
 123 2011-08-03  Maciej W. Rozycki  <macro@codesourcery.com>
 124
 125         * mips.h: Document the use of FP_D in MIPS16 mode.  Adjust the
 126         order of flags documented.
 127
 128 2011-07-29  Maciej W. Rozycki  <macro@codesourcery.com>
 129
 130         * mips.h: Clarify the description of microMIPS instruction
 131         manipulation macros.
 132         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): Remove macros.
 133
 134 2011-07-24  Chao-ying Fu  <fu@mips.com>
 135             Maciej W. Rozycki  <macro@codesourcery.com>
 136
 137         * mips.h (OP_MASK_EXTLSB, OP_SH_EXTLSB): New macros.
 138         (OP_MASK_STYPE, OP_SH_STYPE): Likewise.
 139         (OP_MASK_CODE10, OP_SH_CODE10): Likewise.
 140         (OP_MASK_TRAP, OP_SH_TRAP): Likewise.
 141         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Likewise.
 142         (OP_MASK_OFFSET10, OP_SH_OFFSET10): Likewise.
 143         (OP_MASK_RS3, OP_SH_RS3): Likewise.
 144         (OP_MASK_MB, OP_SH_MB, OP_MASK_MC, OP_SH_MC): Likewise.
 145         (OP_MASK_MD, OP_SH_MD, OP_MASK_ME, OP_SH_ME): Likewise.
 146         (OP_MASK_MF, OP_SH_MF, OP_MASK_MG, OP_SH_MG): Likewise.
 147         (OP_MASK_MJ, OP_SH_MJ, OP_MASK_ML, OP_SH_ML): Likewise.
 148         (OP_MASK_MP, OP_SH_MP, OP_MASK_MQ, OP_SH_MQ): Likewise.
 149         (OP_MASK_IMMA, OP_SH_IMMA, OP_MASK_IMMB, OP_SH_IMMB): Likewise.
 150         (OP_MASK_IMMC, OP_SH_IMMC, OP_MASK_IMMF, OP_SH_IMMF): Likewise.
 151         (OP_MASK_IMMG, OP_SH_IMMG, OP_MASK_IMMH, OP_SH_IMMH): Likewise.
 152         (OP_MASK_IMMI, OP_SH_IMMI, OP_MASK_IMMJ, OP_SH_IMMJ): Likewise.
 153         (OP_MASK_IMML, OP_SH_IMML, OP_MASK_IMMM, OP_SH_IMMM): Likewise.
 154         (OP_MASK_IMMN, OP_SH_IMMN, OP_MASK_IMMO, OP_SH_IMMO): Likewise.
 155         (OP_MASK_IMMP, OP_SH_IMMP, OP_MASK_IMMQ, OP_SH_IMMQ): Likewise.
 156         (OP_MASK_IMMU, OP_SH_IMMU, OP_MASK_IMMW, OP_SH_IMMW): Likewise.
 157         (OP_MASK_IMMX, OP_SH_IMMX, OP_MASK_IMMY, OP_SH_IMMY): Likewise.
 158         (INSN_WRITE_GPR_S): New macro.
 159         (INSN2_BRANCH_DELAY_16BIT, INSN2_BRANCH_DELAY_32BIT): Likewise.
 160         (INSN2_READ_FPR_D): Likewise.
 161         (INSN2_MOD_GPR_MB, INSN2_MOD_GPR_MC): Likewise.
 162         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_ME): Likewise.
 163         (INSN2_MOD_GPR_MF, INSN2_MOD_GPR_MG): Likewise.
 164         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP): Likewise.
 165         (INSN2_MOD_GPR_MQ, INSN2_MOD_SP): Likewise.
 166         (INSN2_READ_GPR_31, INSN2_READ_GP, INSN2_READ_PC): Likewise.
 167         (INSN2_UNCOND_BRANCH, INSN2_COND_BRANCH): Likewise.
 168         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM, INSN2_MOD_GPR_MN): Likewise.
 169         (CPU_MICROMIPS): New macro.
 170         (M_BC1FL, M_BC1TL, M_BC2FL, M_BC2TL): New enum values.
 171         (M_BEQL, M_BGEZ, M_BGEZL, M_BGEZALL, M_BGTZ, M_BGTZL): Likewise.
 172         (M_BLEZ, M_BLEZL, M_BLTZ, M_BLTZL, M_BLTZALL, M_BNEL): Likewise.
 173         (M_CACHE_OB, M_JALS_1, M_JALS_2, M_JALS_A): Likewise.
 174         (M_LDC2_OB, M_LDL_OB, M_LDM_AB, M_LDM_OB): Likewise.
 175         (M_LDP_AB, M_LDP_OB, M_LDR_OB, M_LL_OB, M_LLD_OB): Likewise.
 176         (M_LWC2_OB, M_LWL_OB, M_LWM_AB, M_LWM_OB): Likewise.
 177         (M_LWP_AB, M_LWP_OB, M_LWR_OB): Likewise.
 178         (M_LWU_OB, M_PREF_OB, M_SC_OB, M_SCD_OB): Likewise.
 179         (M_SDC2_OB, M_SDL_OB, M_SDM_AB, M_SDM_OB): Likewise.
 180         (M_SDP_AB, M_SDP_OB, M_SDR_OB): Likewise.
 181         (M_SWC2_OB, M_SWL_OB, M_SWM_AB, M_SWM_OB): Likewise.
 182         (M_SWP_AB, M_SWP_OB, M_SWR_OB): Likewise.
 183         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): New macros.
 184         (MICROMIPSOP_MASK_IMMEDIATE, MICROMIPSOP_SH_IMMEDIATE): Likewise.
 185         (MICROMIPSOP_MASK_DELTA, MICROMIPSOP_SH_DELTA): Likewise.
 186         (MICROMIPSOP_MASK_CODE10, MICROMIPSOP_SH_CODE10): Likewise.
 187         (MICROMIPSOP_MASK_TRAP, MICROMIPSOP_SH_TRAP): Likewise.
 188         (MICROMIPSOP_MASK_SHAMT, MICROMIPSOP_SH_SHAMT): Likewise.
 189         (MICROMIPSOP_MASK_TARGET, MICROMIPSOP_SH_TARGET): Likewise.
 190         (MICROMIPSOP_MASK_EXTLSB, MICROMIPSOP_SH_EXTLSB): Likewise.
 191         (MICROMIPSOP_MASK_EXTMSBD, MICROMIPSOP_SH_EXTMSBD): Likewise.
 192         (MICROMIPSOP_MASK_INSMSB, MICROMIPSOP_SH_INSMSB): Likewise.
 193         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 194         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 195         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 196         (MICROMIPSOP_MASK_SEL, MICROMIPSOP_SH_SEL): Likewise.
 197         (MICROMIPSOP_MASK_OFFSET12, MICROMIPSOP_SH_OFFSET12): Likewise.
 198         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): Likewise.
 199         (MICROMIPSOP_MASK_STYPE, MICROMIPSOP_SH_STYPE): Likewise.
 200         (MICROMIPSOP_MASK_OFFSET10, MICROMIPSOP_SH_OFFSET10): Likewise.
 201         (MICROMIPSOP_MASK_RS, MICROMIPSOP_SH_RS): Likewise.
 202         (MICROMIPSOP_MASK_RT, MICROMIPSOP_SH_RT): Likewise.
 203         (MICROMIPSOP_MASK_RD, MICROMIPSOP_SH_RD): Likewise.
 204         (MICROMIPSOP_MASK_FS, MICROMIPSOP_SH_FS): Likewise.
 205         (MICROMIPSOP_MASK_FT, MICROMIPSOP_SH_FT): Likewise.
 206         (MICROMIPSOP_MASK_FD, MICROMIPSOP_SH_FD): Likewise.
 207         (MICROMIPSOP_MASK_FR, MICROMIPSOP_SH_FR): Likewise.
 208         (MICROMIPSOP_MASK_RS3, MICROMIPSOP_SH_RS3): Likewise.
 209         (MICROMIPSOP_MASK_PREFX, MICROMIPSOP_SH_PREFX): Likewise.
 210         (MICROMIPSOP_MASK_BCC, MICROMIPSOP_SH_BCC): Likewise.
 211         (MICROMIPSOP_MASK_CCC, MICROMIPSOP_SH_CCC): Likewise.
 212         (MICROMIPSOP_MASK_COPZ, MICROMIPSOP_SH_COPZ): Likewise.
 213         (MICROMIPSOP_MASK_MB, MICROMIPSOP_SH_MB): Likewise.
 214         (MICROMIPSOP_MASK_MC, MICROMIPSOP_SH_MC): Likewise.
 215         (MICROMIPSOP_MASK_MD, MICROMIPSOP_SH_MD): Likewise.
 216         (MICROMIPSOP_MASK_ME, MICROMIPSOP_SH_ME): Likewise.
 217         (MICROMIPSOP_MASK_MF, MICROMIPSOP_SH_MF): Likewise.
 218         (MICROMIPSOP_MASK_MG, MICROMIPSOP_SH_MG): Likewise.
 219         (MICROMIPSOP_MASK_MH, MICROMIPSOP_SH_MH): Likewise.
 220         (MICROMIPSOP_MASK_MI, MICROMIPSOP_SH_MI): Likewise.
 221         (MICROMIPSOP_MASK_MJ, MICROMIPSOP_SH_MJ): Likewise.
 222         (MICROMIPSOP_MASK_ML, MICROMIPSOP_SH_ML): Likewise.
 223         (MICROMIPSOP_MASK_MM, MICROMIPSOP_SH_MM): Likewise.
 224         (MICROMIPSOP_MASK_MN, MICROMIPSOP_SH_MN): Likewise.
 225         (MICROMIPSOP_MASK_MP, MICROMIPSOP_SH_MP): Likewise.
 226         (MICROMIPSOP_MASK_MQ, MICROMIPSOP_SH_MQ): Likewise.
 227         (MICROMIPSOP_MASK_IMMA, MICROMIPSOP_SH_IMMA): Likewise.
 228         (MICROMIPSOP_MASK_IMMB, MICROMIPSOP_SH_IMMB): Likewise.
 229         (MICROMIPSOP_MASK_IMMC, MICROMIPSOP_SH_IMMC): Likewise.
 230         (MICROMIPSOP_MASK_IMMD, MICROMIPSOP_SH_IMMD): Likewise.
 231         (MICROMIPSOP_MASK_IMME, MICROMIPSOP_SH_IMME): Likewise.
 232         (MICROMIPSOP_MASK_IMMF, MICROMIPSOP_SH_IMMF): Likewise.
 233         (MICROMIPSOP_MASK_IMMG, MICROMIPSOP_SH_IMMG): Likewise.
 234         (MICROMIPSOP_MASK_IMMH, MICROMIPSOP_SH_IMMH): Likewise.
 235         (MICROMIPSOP_MASK_IMMI, MICROMIPSOP_SH_IMMI): Likewise.
 236         (MICROMIPSOP_MASK_IMMJ, MICROMIPSOP_SH_IMMJ): Likewise.
 237         (MICROMIPSOP_MASK_IMML, MICROMIPSOP_SH_IMML): Likewise.
 238         (MICROMIPSOP_MASK_IMMM, MICROMIPSOP_SH_IMMM): Likewise.
 239         (MICROMIPSOP_MASK_IMMN, MICROMIPSOP_SH_IMMN): Likewise.
 240         (MICROMIPSOP_MASK_IMMO, MICROMIPSOP_SH_IMMO): Likewise.
 241         (MICROMIPSOP_MASK_IMMP, MICROMIPSOP_SH_IMMP): Likewise.
 242         (MICROMIPSOP_MASK_IMMQ, MICROMIPSOP_SH_IMMQ): Likewise.
 243         (MICROMIPSOP_MASK_IMMU, MICROMIPSOP_SH_IMMU): Likewise.
 244         (MICROMIPSOP_MASK_IMMW, MICROMIPSOP_SH_IMMW): Likewise.
 245         (MICROMIPSOP_MASK_IMMX, MICROMIPSOP_SH_IMMX): Likewise.
 246         (MICROMIPSOP_MASK_IMMY, MICROMIPSOP_SH_IMMY): Likewise.
 247         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 248         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 249         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 250         (MICROMIPSOP_MASK_CODE20, MICROMIPSOP_SH_CODE20): Likewise.
 251         (MICROMIPSOP_MASK_PERFREG, MICROMIPSOP_SH_PERFREG): Likewise.
 252         (MICROMIPSOP_MASK_CODE19, MICROMIPSOP_SH_CODE19): Likewise.
 253         (MICROMIPSOP_MASK_ALN, MICROMIPSOP_SH_ALN): Likewise.
 254         (MICROMIPSOP_MASK_VECBYTE, MICROMIPSOP_SH_VECBYTE): Likewise.
 255         (MICROMIPSOP_MASK_VECALIGN, MICROMIPSOP_SH_VECALIGN): Likewise.
 256         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Likewise.
 257         (MICROMIPSOP_MASK_DSPACC_S, MICROMIPSOP_SH_DSPACC_S): Likewise.
 258         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 259         (MICROMIPSOP_MASK_DSPSFT_7, MICROMIPSOP_SH_DSPSFT_7): Likewise.
 260         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 261         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 262         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 263         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 264         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 265         (MICROMIPSOP_MASK_RDDSP, MICROMIPSOP_SH_RDDSP): Likewise.
 266         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 267         (MICROMIPSOP_MASK_MT_U, MICROMIPSOP_SH_MT_U): Likewise.
 268         (MICROMIPSOP_MASK_MT_H, MICROMIPSOP_SH_MT_H): Likewise.
 269         (MICROMIPSOP_MASK_MTACC_T, MICROMIPSOP_SH_MTACC_T): Likewise.
 270         (MICROMIPSOP_MASK_MTACC_D, MICROMIPSOP_SH_MTACC_D): Likewise.
 271         (MICROMIPSOP_MASK_BBITIND, MICROMIPSOP_SH_BBITIND): Likewise.
 272         (MICROMIPSOP_MASK_CINSPOS, MICROMIPSOP_SH_CINSPOS): Likewise.
 273         (MICROMIPSOP_MASK_CINSLM1, MICROMIPSOP_SH_CINSLM1): Likewise.
 274         (MICROMIPSOP_MASK_SEQI, MICROMIPSOP_SH_SEQI): Likewise.
 275         (micromips_opcodes): New declaration.
 276         (bfd_micromips_num_opcodes): Likewise.
 277
 278 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 279
 280         * mips.h (INSN_TRAP): Rename to...
 281         (INSN_NO_DELAY_SLOT): ... this.
 282         (INSN_SYNC): Remove macro.
 283
 284 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
 285
 286         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
 287         a duplicate of AVR_ISA_SPM.
 288
 289 2011-07-01  Nick Clifton  <nickc@redhat.com>
 290
 291         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
 292
 293 2011-06-18  Robin Getz  <robin.getz@analog.com>
 294
 295         * bfin.h (is_macmod_signed): New func
 296
 297 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
 298
 299         * bfin.h (is_macmod_pmove): Add missing space before func args.
 300         (is_macmod_hmove): Likewise.
 301
 302 2011-06-13  Walter Lee  <walt@tilera.com>
 303
 304         * tilegx.h: New file.
 305         * tilepro.h: New file.
 306
 307 2011-05-31  Paul Brook  <paul@codesourcery.com>
 308
 309         * arm.h (ARM_ARCH_V7R_IDIV): Define.
 310
 311 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 312
 313         * s390.h: Replace S390_OPERAND_REG_EVEN with
 314         S390_OPERAND_REG_PAIR.
 315
 316 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 317
 318         * s390.h: Add S390_OPCODE_REG_EVEN flag.
 319
 320 2011-04-18  Julian Brown  <julian@codesourcery.com>
 321
 322         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
 323
 324 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
 325
 326         PR gas/12296
 327         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
 328
 329 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 330
 331         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
 332         New instruction set flags.
 333         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
 334
 335 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 336
 337         * mips.h (M_PREF_AB): New enum value.
 338
 339 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 340
 341         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
 342         M_IU): Define.
 343         (is_macmod_pmove, is_macmod_hmove): New functions.
 344
 345 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 346
 347         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
 348
 349 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
 350
 351         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
 352         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
 353
 354 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 355
 356         PR gas/11395
 357         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
 358         "bb" entries.
 359
 360 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 361
 362         PR gas/11395
 363         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
 364
 365 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
 366
 367         * mips.h: Update commentary after last commit.
 368
 369 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
 370
 371         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
 372         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
 373         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
 374
 375 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 376
 377         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
 378
 379 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
 380
 381         * mips.h: Fix previous commit.
 382
 383 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 384
 385         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 386         (INSN_LOONGSON_3A): Clear bit 31.
 387
 388 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 389
 390         PR gas/12198
 391         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 392         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 393         (ARM_ARCH_V6M_ONLY): New define.
 394
 395 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 396
 397         * mips.h (INSN_LOONGSON_3A): Defined.
 398         (CPU_LOONGSON_3A): Defined.
 399         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 400
 401 2010-10-09  Matt Rice  <ratmice@gmail.com>
 402
 403         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 404         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 405
 406 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 407
 408         * arm.h (ARM_EXT_VIRT): New define.
 409         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 410         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 411         Extensions.
 412
 413 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 414
 415         * arm.h (ARM_AEXT_ADIV): New define.
 416         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 417
 418 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 419
 420         * arm.h (ARM_EXT_OS): New define.
 421         (ARM_AEXT_V6SM): Likewise.
 422         (ARM_ARCH_V6SM): Likewise.
 423
 424 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 425
 426         * arm.h (ARM_EXT_MP): Add.
 427         (ARM_ARCH_V7A_MP): Likewise.
 428
 429 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 430
 431         * bfin.h: Declare pseudoChr structs/defines.
 432
 433 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 434
 435         * bfin.h: Strip trailing whitespace.
 436
 437 2010-07-29  DJ Delorie  <dj@redhat.com>
 438
 439         * rx.h (RX_Operand_Type): Add TwoReg.
 440         (RX_Opcode_ID): Remove ediv and ediv2.
 441
 442 2010-07-27  DJ Delorie  <dj@redhat.com>
 443
 444         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 445
 446 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 447             Ina Pandit  <ina.pandit@kpitcummins.com>
 448
 449         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 450         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 451         PROCESSOR_V850E2_ALL.
 452         Remove PROCESSOR_V850EA support.
 453         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 454         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 455         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 456         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 457         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 458         V850_OPERAND_PERCENT.
 459         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 460         V850_NOT_R0.
 461         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 462         and V850E_PUSH_POP
 463
 464 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 465
 466         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 467         (MIPS16_INSN_BRANCH): Rename to...
 468         (MIPS16_INSN_COND_BRANCH): ... this.
 469
 470 2010-07-03  Alan Modra  <amodra@gmail.com>
 471
 472         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 473         Renumber other PPC_OPCODE defines.
 474
 475 2010-07-03  Alan Modra  <amodra@gmail.com>
 476
 477         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 478
 479 2010-06-29  Alan Modra  <amodra@gmail.com>
 480
 481         * maxq.h: Delete file.
 482
 483 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 484
 485         * ppc.h (PPC_OPCODE_E500): Define.
 486
 487 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 488
 489         * opcode/mips.h (INSN_MIPS16): Remove.
 490
 491 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 492
 493         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 494
 495 2010-04-15  Nick Clifton  <nickc@redhat.com>
 496
 497         * alpha.h: Update copyright notice to use GPLv3.
 498         * arc.h: Likewise.
 499         * arm.h: Likewise.
 500         * avr.h: Likewise.
 501         * bfin.h: Likewise.
 502         * cgen.h: Likewise.
 503         * convex.h: Likewise.
 504         * cr16.h: Likewise.
 505         * cris.h: Likewise.
 506         * crx.h: Likewise.
 507         * d10v.h: Likewise.
 508         * d30v.h: Likewise.
 509         * dlx.h: Likewise.
 510         * h8300.h: Likewise.
 511         * hppa.h: Likewise.
 512         * i370.h: Likewise.
 513         * i386.h: Likewise.
 514         * i860.h: Likewise.
 515         * i960.h: Likewise.
 516         * ia64.h: Likewise.
 517         * m68hc11.h: Likewise.
 518         * m68k.h: Likewise.
 519         * m88k.h: Likewise.
 520         * maxq.h: Likewise.
 521         * mips.h: Likewise.
 522         * mmix.h: Likewise.
 523         * mn10200.h: Likewise.
 524         * mn10300.h: Likewise.
 525         * msp430.h: Likewise.
 526         * np1.h: Likewise.
 527         * ns32k.h: Likewise.
 528         * or32.h: Likewise.
 529         * pdp11.h: Likewise.
 530         * pj.h: Likewise.
 531         * pn.h: Likewise.
 532         * ppc.h: Likewise.
 533         * pyr.h: Likewise.
 534         * rx.h: Likewise.
 535         * s390.h: Likewise.
 536         * score-datadep.h: Likewise.
 537         * score-inst.h: Likewise.
 538         * sparc.h: Likewise.
 539         * spu-insns.h: Likewise.
 540         * spu.h: Likewise.
 541         * tic30.h: Likewise.
 542         * tic4x.h: Likewise.
 543         * tic54x.h: Likewise.
 544         * tic80.h: Likewise.
 545         * v850.h: Likewise.
 546         * vax.h: Likewise.
 547
 548 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 549
 550         * tic6x-control-registers.h, tic6x-insn-formats.h,
 551         tic6x-opcode-table.h, tic6x.h: New.
 552
 553 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 554
 555         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 556
 557 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 558
 559         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 560
 561 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 562
 563         * ia64.h (ia64_find_opcode): Remove argument name.
 564         (ia64_find_next_opcode): Likewise.
 565         (ia64_dis_opcode): Likewise.
 566         (ia64_free_opcode): Likewise.
 567         (ia64_find_dependency): Likewise.
 568
 569 2009-11-22  Doug Evans  <dje@sebabeach.org>
 570
 571         * cgen.h: Include bfd_stdint.h.
 572         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 573
 574 2009-11-18  Paul Brook  <paul@codesourcery.com>
 575
 576         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 577
 578 2009-11-17  Paul Brook  <paul@codesourcery.com>
 579         Daniel Jacobowitz  <dan@codesourcery.com>
 580
 581         * arm.h (ARM_EXT_V6_DSP): Define.
 582         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 583         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 584
 585 2009-11-04  DJ Delorie  <dj@redhat.com>
 586
 587         * rx.h (rx_decode_opcode) (mvtipl): Add.
 588         (mvtcp, mvfcp, opecp): Remove.
 589
 590 2009-11-02  Paul Brook  <paul@codesourcery.com>
 591
 592         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 593         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 594         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 595         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 596         FPU_ARCH_NEON_VFP_V4): Define.
 597
 598 2009-10-23  Doug Evans  <dje@sebabeach.org>
 599
 600         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 601         * cgen.h: Update.  Improve multi-inclusion macro name.
 602
 603 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 604
 605         * ppc.h (PPC_OPCODE_476): Define.
 606
 607 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 608
 609         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 610
 611 2009-09-29  DJ Delorie  <dj@redhat.com>
 612
 613         * rx.h: New file.
 614
 615 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 616
 617         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 618
 619 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 620
 621         * ppc.h (PPC_OPCODE_PPCA2): New.
 622
 623 2009-09-05  Martin Thuresson  <martin@mtme.org>
 624
 625         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 626
 627 2009-08-29  Martin Thuresson  <martin@mtme.org>
 628
 629         * tic30.h (template): Rename type template to
 630         insn_template. Updated code to use new name.
 631         * tic54x.h (template): Rename type template to
 632         insn_template.
 633
 634 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 635
 636         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 637
 638 2009-06-11  Anthony Green  <green@moxielogic.com>
 639
 640         * moxie.h (MOXIE_F3_PCREL): Define.
 641         (moxie_form3_opc_info): Grow.
 642
 643 2009-06-06  Anthony Green  <green@moxielogic.com>
 644
 645         * moxie.h (MOXIE_F1_M): Define.
 646
 647 2009-04-15  Anthony Green  <green@moxielogic.com>
 648
 649         * moxie.h: Created.
 650
 651 2009-04-06  DJ Delorie  <dj@redhat.com>
 652
 653         * h8300.h: Add relaxation attributes to MOVA opcodes.
 654
 655 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 656
 657         * ppc.h (ppc_parse_cpu): Declare.
 658
 659 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 660
 661         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 662         and _IMM11 for mbitclr and mbitset.
 663         * score-datadep.h: Update dependency information.
 664
 665 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 666
 667         * ppc.h (PPC_OPCODE_POWER7): New.
 668
 669 2009-02-06  Doug Evans  <dje@google.com>
 670
 671         * i386.h: Add comment regarding sse* insns and prefixes.
 672
 673 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 674
 675         * mips.h (INSN_XLR): Define.
 676         (INSN_CHIP_MASK): Update.
 677         (CPU_XLR): Define.
 678         (OPCODE_IS_MEMBER): Update.
 679         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 680
 681 2009-01-28  Doug Evans  <dje@google.com>
 682
 683         * opcode/i386.h: Add multiple inclusion protection.
 684         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 685         (EDI_REG_NUM): New macros.
 686         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 687         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 688         (REX_PREFIX_P): New macro.
 689
 690 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 691
 692         * ppc.h (struct powerpc_opcode): New field "deprecated".
 693         (PPC_OPCODE_NOPOWER4): Delete.
 694
 695 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 696
 697         * mips.h: Define CPU_R14000, CPU_R16000.
 698         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 699
 700 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 701
 702         * arm.h (FPU_NEON_FP16): New.
 703         (FPU_ARCH_NEON_FP16): New.
 704
 705 2008-11-06  Chao-ying Fu  <fu@mips.com>
 706
 707         * mips.h: Doucument '1' for 5-bit sync type.
 708
 709 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 710
 711         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 712         IA64_RS_CR.
 713
 714 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 715
 716         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 717
 718 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 719
 720         * ppc.h (PPC_OPCODE_405): Define.
 721         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 722
 723 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 724
 725         * ppc.h (ppc_cpu_t): New typedef.
 726         (struct powerpc_opcode <flags>): Use it.
 727         (struct powerpc_operand <insert, extract>): Likewise.
 728         (struct powerpc_macro <flags>): Likewise.
 729
 730 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 731
 732         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 733         Update comment before MIPS16 field descriptors to mention MIPS16.
 734         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 735         BBIT.
 736         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 737         New bit masks and shift counts for cins and exts.
 738
 739         * mips.h: Document new field descriptors +Q.
 740         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 741
 742 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 743
 744         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 745         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 746
 747 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 748
 749         * ppc.h: (PPC_OPCODE_E500MC): New.
 750
 751 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 752
 753         * i386.h (MAX_OPERANDS): Set to 5.
 754         (MAX_MNEM_SIZE): Changed to 20.
 755
 756 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 757
 758         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 759
 760 2008-03-09  Paul Brook  <paul@codesourcery.com>
 761
 762         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 763
 764 2008-03-04  Paul Brook  <paul@codesourcery.com>
 765
 766         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 767         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 768         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 769
 770 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 771             Nick Clifton  <nickc@redhat.com>
 772
 773         PR 3134
 774         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 775         with a 32-bit displacement but without the top bit of the 4th byte
 776         set.
 777
 778 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 779
 780         * cr16.h (cr16_num_optab): Declared.
 781
 782 2008-02-14  Hakan Ardo  <hakan@debian.org>
 783
 784         PR gas/2626
 785         * avr.h (AVR_ISA_2xxe): Define.
 786
 787 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 788
 789         * mips.h: Update copyright.
 790         (INSN_CHIP_MASK): New macro.
 791         (INSN_OCTEON): New macro.
 792         (CPU_OCTEON): New macro.
 793         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 794
 795 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 796
 797         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 798
 799 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 800
 801         * avr.h (AVR_ISA_USB162): Add new opcode set.
 802         (AVR_ISA_AVR3): Likewise.
 803
 804 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 805
 806         * mips.h (INSN_LOONGSON_2E): New.
 807         (INSN_LOONGSON_2F): New.
 808         (CPU_LOONGSON_2E): New.
 809         (CPU_LOONGSON_2F): New.
 810         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 811
 812 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 813
 814         * mips.h (INSN_ISA*): Redefine certain values as an
 815         enumeration.  Update comments.
 816         (mips_isa_table): New.
 817         (ISA_MIPS*): Redefine to match enumeration.
 818         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 819         values.
 820
 821 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 822
 823         * ppc.h (PPC_OPCODE_PPCPS): New.
 824
 825 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 826
 827         * m68k.h: Document j K & E.
 828
 829 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 830
 831         * cr16.h: New file for CR16 target.
 832
 833 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 834
 835         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 836
 837 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 838
 839         * m68k.h (mcfisa_c): New.
 840         (mcfusp, mcf_mask): Adjust.
 841
 842 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 843
 844         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 845         (num_powerpc_operands): Declare.
 846         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 847         (PPC_OPERAND_PLUS1): Define.
 848
 849 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 850
 851         * i386.h (REX_MODE64): Renamed to ...
 852         (REX_W): This.
 853         (REX_EXTX): Renamed to ...
 854         (REX_R): This.
 855         (REX_EXTY): Renamed to ...
 856         (REX_X): This.
 857         (REX_EXTZ): Renamed to ...
 858         (REX_B): This.
 859
 860 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 861
 862         * i386.h: Add entries from config/tc-i386.h and move tables
 863         to opcodes/i386-opc.h.
 864
 865 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 866
 867         * i386.h (FloatDR): Removed.
 868         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 869
 870 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 871
 872         * spu-insns.h: Add soma double-float insns.
 873
 874 2007-02-20  Thiemo Seufer  <ths@mips.com>
 875             Chao-Ying Fu  <fu@mips.com>
 876
 877         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 878         (INSN_DSPR2): Add flag for DSP R2 instructions.
 879         (M_BALIGN): New macro.
 880
 881 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 882
 883         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 884         and Seg3ShortFrom with Shortform.
 885
 886 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 887
 888         PR gas/4027
 889         * i386.h (i386_optab): Put the real "test" before the pseudo
 890         one.
 891
 892 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 893
 894         * m68k.h (m68010up): OR fido_a.
 895
 896 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 897
 898         * m68k.h (fido_a): New.
 899
 900 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 901
 902         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 903         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 904         values.
 905
 906 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 907
 908         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 909
 910 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 911
 912         * score-inst.h (enum score_insn_type): Add Insn_internal.
 913
 914 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 915             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 916             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 917             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 918             Alan Modra  <amodra@bigpond.net.au>
 919
 920         * spu-insns.h: New file.
 921         * spu.h: New file.
 922
 923 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 924
 925         * ppc.h (PPC_OPCODE_CELL): Define.
 926
 927 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 928
 929         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 930         in amdfam10 architecture.
 931
 932 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 933
 934         * i386.h: Replace CpuMNI with CpuSSSE3.
 935
 936 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 937             Joseph Myers  <joseph@codesourcery.com>
 938             Ian Lance Taylor  <ian@wasabisystems.com>
 939             Ben Elliston  <bje@wasabisystems.com>
 940
 941         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 942
 943 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 944
 945         * score-datadep.h: New file.
 946         * score-inst.h: New file.
 947
 948 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 949
 950         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 951         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 952         movdq2q and movq2dq.
 953
 954 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 955            Michael Meissner             <michael.meissner@amd.com>
 956
 957         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 958
 959 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 960
 961         * i386.h (i386_optab): Add "nop" with memory reference.
 962
 963 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 964
 965         * i386.h (i386_optab): Update comment for 64bit NOP.
 966
 967 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 968             Anton Blanchard  <anton@samba.org>
 969
 970         * ppc.h (PPC_OPCODE_POWER6): Define.
 971         Adjust whitespace.
 972
 973 2006-06-05  Thiemo Seufer  <ths@mips.com>
 974
 975         * mips.h: Improve description of MT flags.
 976
 977 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 978
 979         * m68k.h (mcf_mask): Define.
 980
 981 2006-05-05  Thiemo Seufer  <ths@mips.com>
 982             David Ung  <davidu@mips.com>
 983
 984         * mips.h (enum): Add macro M_CACHE_AB.
 985
 986 2006-05-04  Thiemo Seufer  <ths@mips.com>
 987             Nigel Stephens  <nigel@mips.com>
 988             David Ung  <davidu@mips.com>
 989
 990         * mips.h: Add INSN_SMARTMIPS define.
 991
 992 2006-04-30  Thiemo Seufer  <ths@mips.com>
 993             David Ung  <davidu@mips.com>
 994
 995         * mips.h: Defines udi bits and masks.  Add description of
 996         characters which may appear in the args field of udi
 997         instructions.
 998
 999 2006-04-26  Thiemo Seufer  <ths@networkno.de>
1000
1001         * mips.h: Improve comments describing the bitfield instruction
1002         fields.
1003
1004 2006-04-26  Julian Brown  <julian@codesourcery.com>
1005
1006         * arm.h (FPU_VFP_EXT_V3): Define constant.
1007         (FPU_NEON_EXT_V1): Likewise.
1008         (FPU_VFP_HARD): Update.
1009         (FPU_VFP_V3): Define macro.
1010         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
1011
1012 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
1013
1014         * avr.h (AVR_ISA_PWMx): New.
1015
1016 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
1017
1018         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
1019         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
1020         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
1021         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
1022         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
1023
1024 2006-03-10  Paul Brook  <paul@codesourcery.com>
1025
1026         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
1027
1028 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1029
1030         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
1031         first.  Correct mask of bb "B" opcode.
1032
1033 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
1034
1035         * i386.h (i386_optab): Support Intel Merom New Instructions.
1036
1037 2006-02-24  Paul Brook  <paul@codesourcery.com>
1038
1039         * arm.h: Add V7 feature bits.
1040
1041 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
1042
1043         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
1044
1045 2006-01-31  Paul Brook  <paul@codesourcery.com>
1046         Richard Earnshaw <rearnsha@arm.com>
1047
1048         * arm.h: Use ARM_CPU_FEATURE.
1049         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
1050         (arm_feature_set): Change to a structure.
1051         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
1052         ARM_FEATURE): New macros.
1053
1054 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
1055
1056         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
1057         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
1058         (ADD_PC_INCR_OPCODE): Don't define.
1059
1060 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
1061
1062         PR gas/1874
1063         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
1064
1065 2005-11-14  David Ung  <davidu@mips.com>
1066
1067         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
1068         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
1069         save/restore encoding of the args field.
1070
1071 2005-10-28  Dave Brolley  <brolley@redhat.com>
1072
1073         Contribute the following changes:
1074         2005-02-16  Dave Brolley  <brolley@redhat.com>
1075
1076         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
1077         cgen_isa_mask_* to cgen_bitset_*.
1078         * cgen.h: Likewise.
1079
1080         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
1081
1082         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
1083         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
1084         (CGEN_CPU_TABLE): Make isas a ponter.
1085
1086         2003-09-29  Dave Brolley  <brolley@redhat.com>
1087
1088         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
1089         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
1090         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
1091
1092         2002-12-13  Dave Brolley  <brolley@redhat.com>
1093
1094         * cgen.h (symcat.h): #include it.
1095         (cgen-bitset.h): #include it.
1096         (CGEN_ATTR_VALUE_TYPE): Now a union.
1097         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
1098         (CGEN_ATTR_ENTRY): 'value' now unsigned.
1099         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
1100         * cgen-bitset.h: New file.
1101
1102 2005-09-30  Catherine Moore  <clm@cm00re.com>
1103
1104         * bfin.h: New file.
1105
1106 2005-10-24  Jan Beulich  <jbeulich@novell.com>
1107
1108         * ia64.h (enum ia64_opnd): Move memory operand out of set of
1109         indirect operands.
1110
1111 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1112
1113         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
1114         Add FLAG_STRICT to pa10 ftest opcode.
1115
1116 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1117
1118         * hppa.h (pa_opcodes): Remove lha entries.
1119
1120 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1121
1122         * hppa.h (FLAG_STRICT): Revise comment.
1123         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
1124         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
1125         entries for "fdc".
1126
1127 2005-09-30  Catherine Moore  <clm@cm00re.com>
1128
1129         * bfin.h: New file.
1130
1131 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1132
1133         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
1134
1135 2005-09-06  Chao-ying Fu  <fu@mips.com>
1136
1137         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
1138         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
1139         define.
1140         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
1141         (INSN_ASE_MASK): Update to include INSN_MT.
1142         (INSN_MT): New define for MT ASE.
1143
1144 2005-08-25  Chao-ying Fu  <fu@mips.com>
1145
1146         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
1147         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
1148         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
1149         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
1150         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
1151         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
1152         instructions.
1153         (INSN_DSP): New define for DSP ASE.
1154
1155 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
1156
1157         * a29k.h: Delete.
1158
1159 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
1160
1161         * ppc.h (PPC_OPCODE_E300): Define.
1162
1163 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
1164
1165         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
1166
1167 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1168
1169         PR gas/336
1170         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
1171         and pitlb.
1172
1173 2005-07-27  Jan Beulich  <jbeulich@novell.com>
1174
1175         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
1176         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
1177         Add movq-s as 64-bit variants of movd-s.
1178
1179 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1180
1181         * hppa.h: Fix punctuation in comment.
1182
1183         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
1184         implicit space-register addressing.  Set space-register bits on opcodes
1185         using implicit space-register addressing.  Add various missing pa20
1186         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
1187         space-register addressing.  Use "fE" instead of "fe" in various
1188         fstw opcodes.
1189
1190 2005-07-18  Jan Beulich  <jbeulich@novell.com>
1191
1192         * i386.h (i386_optab): Operands of aam and aad are unsigned.
1193
1194 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
1195
1196         * i386.h (i386_optab): Support Intel VMX Instructions.
1197
1198 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1199
1200         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
1201
1202 2005-07-05  Jan Beulich  <jbeulich@novell.com>
1203
1204         * i386.h (i386_optab): Add new insns.
1205
1206 2005-07-01  Nick Clifton  <nickc@redhat.com>
1207
1208         * sparc.h: Add typedefs to structure declarations.
1209
1210 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
1211
1212         PR 1013
1213         * i386.h (i386_optab): Update comments for 64bit addressing on
1214         mov. Allow 64bit addressing for mov and movq.
1215
1216 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1217
1218         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
1219         respectively, in various floating-point load and store patterns.
1220
1221 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1222
1223         * hppa.h (FLAG_STRICT): Correct comment.
1224         (pa_opcodes): Update load and store entries to allow both PA 1.X and
1225         PA 2.0 mneumonics when equivalent.  Entries with cache control
1226         completers now require PA 1.1.  Adjust whitespace.
1227
1228 2005-05-19  Anton Blanchard  <anton@samba.org>
1229
1230         * ppc.h (PPC_OPCODE_POWER5): Define.
1231
1232 2005-05-10  Nick Clifton  <nickc@redhat.com>
1233
1234         * Update the address and phone number of the FSF organization in
1235         the GPL notices in the following files:
1236         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
1237         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
1238         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
1239         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
1240         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
1241         tic54x.h, tic80.h, v850.h, vax.h
1242
1243 2005-05-09  Jan Beulich  <jbeulich@novell.com>
1244
1245         * i386.h (i386_optab): Add ht and hnt.
1246
1247 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
1248
1249         * i386.h: Insert hyphens into selected VIA PadLock extensions.
1250         Add xcrypt-ctr.  Provide aliases without hyphens.
1251
1252 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
1253
1254         Moved from ../ChangeLog
1255
1256         2005-04-12  Paul Brook  <paul@codesourcery.com>
1257         * m88k.h: Rename psr macros to avoid conflicts.
1258
1259         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
1260         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
1261         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
1262         and ARM_ARCH_V6ZKT2.
1263
1264         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
1265         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
1266         Remove redundant instruction types.
1267         (struct argument): X_op - new field.
1268         (struct cst4_entry): Remove.
1269         (no_op_insn): Declare.
1270
1271         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
1272         * crx.h (enum argtype): Rename types, remove unused types.
1273
1274         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
1275         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
1276         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
1277         (enum operand_type): Rearrange operands, edit comments.
1278         replace us<N> with ui<N> for unsigned immediate.
1279         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
1280         displacements (respectively).
1281         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
1282         (instruction type): Add NO_TYPE_INS.
1283         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1284         (operand_entry): New field - 'flags'.
1285         (operand flags): New.
1286
1287         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1288         * crx.h (operand_type): Remove redundant types i3, i4,
1289         i5, i8, i12.
1290         Add new unsigned immediate types us3, us4, us5, us16.
1291
1292 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1293
1294         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1295         adjust them accordingly.
1296
1297 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1298
1299         * i386.h (i386_optab): Add rdtscp.
1300
1301 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1302
1303         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1304         between memory and segment register. Allow movq for moving between
1305         general-purpose register and segment register.
1306
1307 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1308
1309         PR gas/707
1310         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1311         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1312         fnstsw.
1313
1314 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1315
1316         * m68k.h (m68008, m68ec030, m68882): Remove.
1317         (m68k_mask): New.
1318         (cpu_m68k, cpu_cf): New.
1319         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1320         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1321
1322 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1323
1324         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1325         * cgen.h (enum cgen_parse_operand_type): Add
1326         CGEN_PARSE_OPERAND_SYMBOLIC.
1327
1328 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1329
1330         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1331         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1332         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1333
1334 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1335
1336         * mips.h (struct mips_opcode): Add new pinfo2 member.
1337         (INSN_ALIAS): New define for opcode table entries that are
1338         specific instances of another entry, such as 'move' for an 'or'
1339         with a zero operand.
1340         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1341         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1342
1343 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1344
1345         * mips.h (CPU_RM9000): Define.
1346         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1347
1348 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1349
1350         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1351         to/from test registers are illegal in 64-bit mode. Add missing
1352         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1353         (previously one had to explicitly encode a rex64 prefix). Re-enable
1354         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1355         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1356
1357 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1358
1359         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1360         available only with SSE2. Change the MMX additions introduced by SSE
1361         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1362         instructions by their now designated identifier (since combining i686
1363         and 3DNow! does not really imply 3DNow!A).
1364
1365 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1366
1367         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1368         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1369
1370 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1371             Vineet Sharma      <vineets@noida.hcltech.com>
1372
1373         * maxq.h: New file: Disassembly information for the maxq port.
1374
1375 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1376
1377         * i386.h (i386_optab): Put back "movzb".
1378
1379 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1380
1381         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1382         comments.  Remove member cris_ver_sim.  Add members
1383         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1384         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1385         (struct cris_support_reg, struct cris_cond15): New types.
1386         (cris_conds15): Declare.
1387         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1388         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1389         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1390         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1391         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1392         SIZE_FIELD_UNSIGNED.
1393
1394 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1395
1396         * i386.h (sldx_Suf): Remove.
1397         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1398         (q_FP): Define, implying no REX64.
1399         (x_FP, sl_FP): Imply FloatMF.
1400         (i386_optab): Split reg and mem forms of moving from segment registers
1401         so that the memory forms can ignore the 16-/32-bit operand size
1402         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1403         all non-floating-point instructions. Unite 32- and 64-bit forms of
1404         movsx, movzx, and movd. Adjust floating point operations for the above
1405         changes to the *FP macros. Add DefaultSize to floating point control
1406         insns operating on larger memory ranges. Remove left over comments
1407         hinting at certain insns being Intel-syntax ones where the ones
1408         actually meant are already gone.
1409
1410 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1411
1412         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1413         instruction type.
1414
1415 2004-09-30  Paul Brook  <paul@codesourcery.com>
1416
1417         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1418         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1419
1420 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1421
1422         * avr.h: Add support for
1423         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1424
1425 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1426
1427         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1428
1429 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1430
1431         * msp430.h (msp430_opc): Add new instructions.
1432         (msp430_rcodes): Declare new instructions.
1433         (msp430_hcodes): Likewise..
1434
1435 2004-08-13  Nick Clifton  <nickc@redhat.com>
1436
1437         PR/301
1438         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1439         processors.
1440
1441 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1442
1443         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1444
1445 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1446
1447         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1448
1449 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1450
1451         * i386.h: Adjust instruction descriptions to better match the
1452         specification.
1453
1454 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1455
1456         * arm.h: Remove all old content.  Replace with architecture defines
1457         from gas/config/tc-arm.c.
1458
1459 2004-07-09  Andreas Schwab  <schwab@suse.de>
1460
1461         * m68k.h: Fix comment.
1462
1463 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1464
1465         * crx.h: New file.
1466
1467 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1468
1469         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1470
1471 2004-05-24  Peter Barada  <peter@the-baradas.com>
1472
1473         * m68k.h: Add 'size' to m68k_opcode.
1474
1475 2004-05-05  Peter Barada  <peter@the-baradas.com>
1476
1477         * m68k.h: Switch from ColdFire chip name to core variant.
1478
1479 2004-04-22  Peter Barada  <peter@the-baradas.com>
1480
1481         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1482         descriptions for new EMAC cases.
1483         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1484         handle Motorola MAC syntax.
1485         Allow disassembly of ColdFire V4e object files.
1486
1487 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1488
1489         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1490
1491 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1492
1493         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1494
1495 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1496
1497         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1498
1499 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1500
1501         * i386.h (i386_optab): Added xstore/xcrypt insns.
1502
1503 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1504
1505         * h8300.h (32bit ldc/stc): Add relaxing support.
1506
1507 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1508
1509         * h8300.h (BITOP): Pass MEMRELAX flag.
1510
1511 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1512
1513         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1514         except for the H8S.
1515
1516 For older changes see ChangeLog-9103
1517 \f
1518 Local Variables:
1519 mode: change-log
1520 left-margin: 8
1521 fill-column: 74
1522 version-control: never
1523 End: