include/opcode/ChangeLog

   1 2013-06-17  Catherine Moore  <clm@codesourcery.com>
   2             Maciej W. Rozycki  <macro@codesourcery.com>
   3             Chao-Ying Fu  <fu@mips.com>
   4
   5         * mips.h (OP_SH_EVAOFFSET): Define.
   6         (OP_MASK_EVAOFFSET): Define.
   7         (INSN_ASE_MASK): Delete.
   8         (ASE_EVA): Define.
   9         (M_CACHEE_AB, M_CACHEE_OB): New.
  10         (M_LBE_OB, M_LBE_AB): New.
  11         (M_LBUE_OB, M_LBUE_AB): New.
  12         (M_LHE_OB, M_LHE_AB): New.
  13         (M_LHUE_OB, M_LHUE_AB): New.
  14         (M_LLE_AB, M_LLE_OB): New.
  15         (M_LWE_OB, M_LWE_AB): New.
  16         (M_LWLE_AB, M_LWLE_OB): New.
  17         (M_LWRE_AB, M_LWRE_OB): New.
  18         (M_PREFE_AB, M_PREFE_OB): New.
  19         (M_SCE_AB, M_SCE_OB): New.
  20         (M_SBE_OB, M_SBE_AB): New.
  21         (M_SHE_OB, M_SHE_AB): New.
  22         (M_SWE_OB, M_SWE_AB): New.
  23         (M_SWLE_AB, M_SWLE_OB): New.
  24         (M_SWRE_AB, M_SWRE_OB): New.
  25         (MICROMIPSOP_SH_EVAOFFSET): Define.
  26         (MICROMIPSOP_MASK_EVAOFFSET): Define.
  27
  28 2013-06-12  Sandra Loosemore  <sandra@codesourcery.com>
  29
  30         * nios2.h (OP_MATCH_ERET): Correct eret encoding.
  31
  32 2013-05-22  Jürgen Urban  <JuergenUrban@gmx.de>
  33
  34         * mips.h (M_LQC2_AB, M_SQC2_AB): New macros.
  35
  36 2013-05-09  Andrew Pinski  <apinski@cavium.com>
  37
  38         * mips.h (OP_MASK_CODE10): Correct definition.
  39         (OP_SH_CODE10): Likewise.
  40         Add a comment that "+J" is used now for OP_*CODE10.
  41         (INSN_ASE_MASK): Update.
  42         (INSN_VIRT): New macro.
  43         (INSN_VIRT64): New macro
  44
  45 2013-05-02  Nick Clifton  <nickc@redhat.com>
  46
  47         * msp430.h: Add patterns for MSP430X instructions.
  48
  49 2013-04-06  David S. Miller  <davem@davemloft.net>
  50
  51         * sparc.h (F_PREFERRED): Define.
  52         (F_PREF_ALIAS): Define.
  53
  54 2013-04-03  Nick Clifton  <nickc@redhat.com>
  55
  56         * v850.h (V850_INVERSE_PCREL): Define.
  57
  58 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
  59
  60         PR binutils/15068
  61         * tic6x-opcode-table.h: Fix patterns for add, ldnw and xor.
  62
  63 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
  64
  65         PR binutils/15068
  66         * tic6xc-insn-formats.h (FLD): Add use of bitfield array.
  67         Add 16-bit opcodes.
  68         * tic6xc-opcode-table.h: Add 16-bit insns.
  69         * tic6x.h: Add support for 16-bit insns.
  70
  71 2013-03-21  Michael Schewe  <michael.schewe@gmx.net>
  72
  73         * h8300.h: Add MEMRELAX flag for mov.b/w/l @(d:32,ERs),Rd
  74         and mov.b/w/l Rs,@(d:32,ERd).
  75
  76 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
  77
  78         PR gas/15082
  79         * tic6x-opcode-table.h: Rename mpydp's specific operand type macro
  80         from ORREGD1324 to ORXREGD1324 and make it cross-path-able through
  81         tic6x_operand_xregpair operand coding type.
  82         Make mpydp instruction cross-path-able, ie: remove the FIXed 'x'
  83         opcode field, usu ORXREGD1324 for the src2 operand and remove the
  84         TIC6X_FLAG_NO_CROSS.
  85
  86 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
  87
  88         PR gas/15095
  89         * tic6x.h (enum tic6x_coding_method): Add
  90         tic6x_coding_dreg_(msb|lsb) field coding type in order to encode
  91         separately the msb and lsb of a register pair.  This is needed to
  92         encode the opcodes in the same way as TI assembler does.
  93         * tic6x-opcode-table.h: Modify absdp, dpint, dpsp, dptrunc, rcpdp
  94         and rsqrdp opcodes to use the new field coding types.
  95
  96 2013-03-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
  97
  98         * arm.h (CRC_EXT_ARMV8): New constant.
  99         (ARCH_CRC_ARMV8): New macro.
 100
 101 2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
 102
 103         * aarch64.h (AARCH64_FEATURE_CRC): New macro.
 104
 105 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
 106             Andrew Jenner <andrew@codesourcery.com>
 107
 108         Based on patches from Altera Corporation.
 109
 110         * nios2.h: New file.
 111
 112 2013-01-30  Yufeng Zhang  <yufeng.zhang@arm.com>
 113
 114         * aarch64.h (aarch64_op): Add OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2.
 115
 116 2013-01-28  Alexis Deruelle  <alexis.deruelle@gmail.com>
 117
 118         PR gas/15069
 119         * tic6x-opcode-table.h: Fix encoding of BNOP instruction.
 120
 121 2013-01-24  Nick Clifton  <nickc@redhat.com>
 122
 123         * v850.h: Add e3v5 support.
 124
 125 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
 126
 127         * aarch64.h (aarch64_op): Remove OP_V_MOVI_B.
 128
 129 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
 130
 131         * ppc.h (PPC_OPCODE_POWER8): New define.
 132         (PPC_OPCODE_HTM): Likewise.
 133
 134 2013-01-10  Will Newton <will.newton@imgtec.com>
 135
 136         * metag.h: New file.
 137
 138 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 139
 140         * cr16.h (make_instruction): Rename to cr16_make_instruction.
 141         (match_opcode): Rename to cr16_match_opcode.
 142
 143 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
 144
 145         * mips.h: Add support for r5900 instructions including lq and sq.
 146
 147 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 148
 149         * cr16.h (dwordU,wordU): Moved typedefs from cr16-dis.c
 150         (make_instruction,match_opcode): Added function prototypes.
 151         (cr16_words,cr16_allWords,cr16_currInsn): Declare as extern.
 152
 153 2012-11-23  Alan Modra  <amodra@gmail.com>
 154
 155         * ppc.h (ppc_parse_cpu): Update prototype.
 156
 157 2012-10-14  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 158
 159         * hppa.h (pa_opcodes): Use "cX" completer instead of "cx" in fstqx
 160         opcodes.  Likewise, use "cM" instead of "cm" in fstqs opcodes.
 161
 162 2012-10-04  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 163
 164         * s390.h (s390_opcode_cpu_val): Add S390_OPCODE_ZEC12.
 165
 166 2012-09-04  Sergey A. Guriev <sergey.a.guriev@intel.com>
 167
 168         * ia64.h (ia64_opnd): Add new operand types.
 169
 170 2012-08-21  David S. Miller  <davem@davemloft.net>
 171
 172         * sparc.h (F3F4): New macro.
 173
 174 2012-08-13  Ian Bolton  <ian.bolton@arm.com>
 175             Laurent Desnogues  <laurent.desnogues@arm.com>
 176             Jim MacArthur  <jim.macarthur@arm.com>
 177             Marcus Shawcroft  <marcus.shawcroft@arm.com>
 178             Nigel Stephens  <nigel.stephens@arm.com>
 179             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
 180             Richard Earnshaw  <rearnsha@arm.com>
 181             Sofiane Naci  <sofiane.naci@arm.com>
 182             Tejas Belagod  <tejas.belagod@arm.com>
 183             Yufeng Zhang  <yufeng.zhang@arm.com>
 184
 185         * aarch64.h: New file.
 186
 187 2012-08-13  Richard Sandiford  <rdsandiford@googlemail.com>
 188             Maciej W. Rozycki  <macro@codesourcery.com>
 189
 190         * mips.h (mips_opcode): Add the exclusions field.
 191         (OPCODE_IS_MEMBER): Remove macro.
 192         (cpu_is_member): New inline function.
 193         (opcode_is_member): Likewise.
 194
 195 2012-07-31  Chao-Ying Fu  <fu@mips.com>
 196             Catherine Moore  <clm@codesourcery.com>
 197             Maciej W. Rozycki  <macro@codesourcery.com>
 198
 199         * mips.h: Document microMIPS DSP ASE usage.
 200         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Update for
 201         microMIPS DSP ASE support.
 202         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 203         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 204         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 205         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 206         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 207         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 208         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 209
 210 2012-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 211
 212         * mips.h: Fix a typo in description.
 213
 214 2012-06-07  Georg-Johann Lay  <avr@gjlay.de>
 215
 216         * avr.h: (AVR_ISA_XCH): New define.
 217         (AVR_ISA_XMEGA): Use it.
 218         (XCH, LAS, LAT, LAC): New XMEGA opcodes.
 219
 220 2012-05-15  James Murray <jsm@jsm-net.demon.co.uk>
 221
 222         * m68hc11.h: Add XGate definitions.
 223         (struct m68hc11_opcode): Add xg_mask field.
 224
 225 2012-05-14  Catherine Moore  <clm@codesourcery.com>
 226             Maciej W. Rozycki  <macro@codesourcery.com>
 227             Rhonda Wittels  <rhonda@codesourcery.com>
 228
 229         * ppc.h (PPC_OPCODE_VLE): New definition.
 230         (PPC_OP_SA): New macro.
 231         (PPC_OP_SE_VLE): New macro.
 232         (PPC_OP): Use a variable shift amount.
 233         (powerpc_operand): Update comments.
 234         (PPC_OPSHIFT_INV): New macro.
 235         (PPC_OPERAND_CR): Replace with...
 236         (PPC_OPERAND_CR_BIT): ...this and
 237         (PPC_OPERAND_CR_REG): ...this.
 238
 239
 240 2012-05-03  Sean Keys  <skeys@ipdatasys.com>
 241
 242         * xgate.h: Header file for XGATE assembler.
 243
 244 2012-04-27  David S. Miller  <davem@davemloft.net>
 245
 246         * sparc.h: Document new arg code' )' for crypto RS3
 247         immediates.
 248
 249         * sparc.h (struct sparc_opcode): New field 'hwcaps'.
 250         F_MUL32, F_DIV32, F_FDMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 251         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 252         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING, F_HWCAP_MASK): Delete.
 253         (HWCAP_MUL32, HWCAP_DIV32, HWCAP_FSMULD, HWCAP_V8PLUS, HWCAP_POPC,
 254         HWCAP_VIS, HWCAP_VIS2, HWCAP_ASI_BLK_INIT, HWCAP_FMAF,
 255         HWCAP_VIS3, HWCAP_HPC, HWCAP_RANDOM, HWCAP_TRANS, HWCAP_FJFMAU,
 256         HWCAP_IMA, HWCAP_ASI_CACHE_SPARING, HWCAP_AES, HWCAP_DES,
 257         HWCAP_KASUMI, HWCAP_CAMELLIA, HWCAP_MD5, HWCAP_SHA1,
 258         HWCAP_SHA256, HWCAP_SHA512, HWCAP_MPMUL, HWCAP_MONT, HWCAP_PAUSE,
 259         HWCAP_CBCOND, HWCAP_CRC32): New defines.
 260
 261 2012-03-10  Edmar Wienskoski  <edmar@freescale.com>
 262
 263         * ppc.h: Add PPC_OPCODE_ALTIVEC2, PPC_OPCODE_E6500, PPC_OPCODE_TMR.
 264
 265 2012-02-27  Alan Modra  <amodra@gmail.com>
 266
 267         * crx.h (cst4_map): Update declaration.
 268
 269 2012-02-25  Walter Lee  <walt@tilera.com>
 270
 271         * tilegx.h (tilegx_mnemonic): Add TILEGX_OPC_LD4S_TLS,
 272         TILEGX_OPC_LD_TLS.
 273         * tilepro.h (tilepro_mnemonic): Add TILEPRO_OPC_LW_TLS,
 274         TILEPRO_OPC_LW_TLS_SN.
 275
 276 2012-02-08  H.J. Lu  <hongjiu.lu@intel.com>
 277
 278         * i386.h (XACQUIRE_PREFIX_OPCODE): New.
 279         (XRELEASE_PREFIX_OPCODE): Likewise.
 280
 281 2011-12-08  Andrew Pinski  <apinski@cavium.com>
 282             Adam Nemet  <anemet@caviumnetworks.com>
 283
 284         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEON2.
 285         (INSN_OCTEON2): New macro.
 286         (CPU_OCTEON2): New macro.
 287         (OPCODE_IS_MEMBER): Add Octeon2.
 288
 289 2011-11-29  Andrew Pinski  <apinski@cavium.com>
 290
 291         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEONP.
 292         (INSN_OCTEONP): New macro.
 293         (CPU_OCTEONP): New macro.
 294         (OPCODE_IS_MEMBER): Add Octeon+.
 295         (M_SAA_AB, M_SAAD_AB, M_SAA_OB, M_SAAD_OB): New enum values.
 296
 297 2011-11-01  DJ Delorie  <dj@redhat.com>
 298
 299         * rl78.h: New file.
 300
 301 2011-10-24  Maciej W. Rozycki  <macro@codesourcery.com>
 302
 303         * mips.h: Fix a typo in description.
 304
 305 2011-09-21  David S. Miller  <davem@davemloft.net>
 306
 307         * sparc.h (struct sparc_opcode): Expand 'flags' to unsigned int.
 308         (F_MUL32, F_DIV32, F_FSMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 309         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 310         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING): New flag bits.
 311
 312 2011-08-09  Chao-ying Fu  <fu@mips.com>
 313             Maciej W. Rozycki  <macro@codesourcery.com>
 314
 315         * mips.h (OP_MASK_3BITPOS, OP_SH_3BITPOS): New macros.
 316         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Redefine.
 317         (INSN_ASE_MASK): Add the MCU bit.
 318         (INSN_MCU): New macro.
 319         (M_ACLR_AB, M_ACLR_OB, M_ASET_AB, M_ASET_OB): New enum values.
 320         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): New macros.
 321
 322 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
 323
 324         * mips.h (INSN_WRITE_GPR_S, INSN2_WRITE_GPR_MB): New macros.
 325         (INSN2_READ_GPR_MC, INSN2_READ_GPR_ME): Likewise.
 326         (INSN2_WRITE_GPR_MF, INSN2_READ_GPR_MG): Likewise.
 327         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ): Likewise.
 328         (INSN2_READ_GPR_MP, INSN2_WRITE_GPR_MP): Likewise.
 329         (INSN2_READ_GPR_MQ, INSN2_WRITE_GPR_MHI): Likewise.
 330         (INSN2_READ_GPR_MMN): Likewise.
 331         (INSN2_READ_FPR_D): Change the bit used.
 332         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_MF): Likewise.
 333         (INSN2_MOD_SP, INSN2_READ_GPR_31, INSN2_READ_GP): Likewise.
 334         (INSN2_READ_PC, INSN2_UNCOND_BRANCH): Likewise.
 335         (INSN2_COND_BRANCH): Likewise.
 336         (INSN2_WRITE_GPR_S, INSN2_MOD_GPR_MB): Remove macros.
 337         (INSN2_MOD_GPR_MC, INSN2_MOD_GPR_ME, INSN2_MOD_GPR_MG): Likewise.
 338         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP, INSN2_MOD_GPR_MQ): Likewise.
 339         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM): Likewise.
 340         (INSN2_MOD_GPR_MN): Likewise.
 341
 342 2011-08-05  David S. Miller  <davem@davemloft.net>
 343
 344         * sparc.h: Document new format codes '4', '5', and '('.
 345         (OPF_LOW4, RS3): New macros.
 346
 347 2011-08-03  Maciej W. Rozycki  <macro@codesourcery.com>
 348
 349         * mips.h: Document the use of FP_D in MIPS16 mode.  Adjust the
 350         order of flags documented.
 351
 352 2011-07-29  Maciej W. Rozycki  <macro@codesourcery.com>
 353
 354         * mips.h: Clarify the description of microMIPS instruction
 355         manipulation macros.
 356         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): Remove macros.
 357
 358 2011-07-24  Chao-ying Fu  <fu@mips.com>
 359             Maciej W. Rozycki  <macro@codesourcery.com>
 360
 361         * mips.h (OP_MASK_EXTLSB, OP_SH_EXTLSB): New macros.
 362         (OP_MASK_STYPE, OP_SH_STYPE): Likewise.
 363         (OP_MASK_CODE10, OP_SH_CODE10): Likewise.
 364         (OP_MASK_TRAP, OP_SH_TRAP): Likewise.
 365         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Likewise.
 366         (OP_MASK_OFFSET10, OP_SH_OFFSET10): Likewise.
 367         (OP_MASK_RS3, OP_SH_RS3): Likewise.
 368         (OP_MASK_MB, OP_SH_MB, OP_MASK_MC, OP_SH_MC): Likewise.
 369         (OP_MASK_MD, OP_SH_MD, OP_MASK_ME, OP_SH_ME): Likewise.
 370         (OP_MASK_MF, OP_SH_MF, OP_MASK_MG, OP_SH_MG): Likewise.
 371         (OP_MASK_MJ, OP_SH_MJ, OP_MASK_ML, OP_SH_ML): Likewise.
 372         (OP_MASK_MP, OP_SH_MP, OP_MASK_MQ, OP_SH_MQ): Likewise.
 373         (OP_MASK_IMMA, OP_SH_IMMA, OP_MASK_IMMB, OP_SH_IMMB): Likewise.
 374         (OP_MASK_IMMC, OP_SH_IMMC, OP_MASK_IMMF, OP_SH_IMMF): Likewise.
 375         (OP_MASK_IMMG, OP_SH_IMMG, OP_MASK_IMMH, OP_SH_IMMH): Likewise.
 376         (OP_MASK_IMMI, OP_SH_IMMI, OP_MASK_IMMJ, OP_SH_IMMJ): Likewise.
 377         (OP_MASK_IMML, OP_SH_IMML, OP_MASK_IMMM, OP_SH_IMMM): Likewise.
 378         (OP_MASK_IMMN, OP_SH_IMMN, OP_MASK_IMMO, OP_SH_IMMO): Likewise.
 379         (OP_MASK_IMMP, OP_SH_IMMP, OP_MASK_IMMQ, OP_SH_IMMQ): Likewise.
 380         (OP_MASK_IMMU, OP_SH_IMMU, OP_MASK_IMMW, OP_SH_IMMW): Likewise.
 381         (OP_MASK_IMMX, OP_SH_IMMX, OP_MASK_IMMY, OP_SH_IMMY): Likewise.
 382         (INSN_WRITE_GPR_S): New macro.
 383         (INSN2_BRANCH_DELAY_16BIT, INSN2_BRANCH_DELAY_32BIT): Likewise.
 384         (INSN2_READ_FPR_D): Likewise.
 385         (INSN2_MOD_GPR_MB, INSN2_MOD_GPR_MC): Likewise.
 386         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_ME): Likewise.
 387         (INSN2_MOD_GPR_MF, INSN2_MOD_GPR_MG): Likewise.
 388         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP): Likewise.
 389         (INSN2_MOD_GPR_MQ, INSN2_MOD_SP): Likewise.
 390         (INSN2_READ_GPR_31, INSN2_READ_GP, INSN2_READ_PC): Likewise.
 391         (INSN2_UNCOND_BRANCH, INSN2_COND_BRANCH): Likewise.
 392         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM, INSN2_MOD_GPR_MN): Likewise.
 393         (CPU_MICROMIPS): New macro.
 394         (M_BC1FL, M_BC1TL, M_BC2FL, M_BC2TL): New enum values.
 395         (M_BEQL, M_BGEZ, M_BGEZL, M_BGEZALL, M_BGTZ, M_BGTZL): Likewise.
 396         (M_BLEZ, M_BLEZL, M_BLTZ, M_BLTZL, M_BLTZALL, M_BNEL): Likewise.
 397         (M_CACHE_OB, M_JALS_1, M_JALS_2, M_JALS_A): Likewise.
 398         (M_LDC2_OB, M_LDL_OB, M_LDM_AB, M_LDM_OB): Likewise.
 399         (M_LDP_AB, M_LDP_OB, M_LDR_OB, M_LL_OB, M_LLD_OB): Likewise.
 400         (M_LWC2_OB, M_LWL_OB, M_LWM_AB, M_LWM_OB): Likewise.
 401         (M_LWP_AB, M_LWP_OB, M_LWR_OB): Likewise.
 402         (M_LWU_OB, M_PREF_OB, M_SC_OB, M_SCD_OB): Likewise.
 403         (M_SDC2_OB, M_SDL_OB, M_SDM_AB, M_SDM_OB): Likewise.
 404         (M_SDP_AB, M_SDP_OB, M_SDR_OB): Likewise.
 405         (M_SWC2_OB, M_SWL_OB, M_SWM_AB, M_SWM_OB): Likewise.
 406         (M_SWP_AB, M_SWP_OB, M_SWR_OB): Likewise.
 407         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): New macros.
 408         (MICROMIPSOP_MASK_IMMEDIATE, MICROMIPSOP_SH_IMMEDIATE): Likewise.
 409         (MICROMIPSOP_MASK_DELTA, MICROMIPSOP_SH_DELTA): Likewise.
 410         (MICROMIPSOP_MASK_CODE10, MICROMIPSOP_SH_CODE10): Likewise.
 411         (MICROMIPSOP_MASK_TRAP, MICROMIPSOP_SH_TRAP): Likewise.
 412         (MICROMIPSOP_MASK_SHAMT, MICROMIPSOP_SH_SHAMT): Likewise.
 413         (MICROMIPSOP_MASK_TARGET, MICROMIPSOP_SH_TARGET): Likewise.
 414         (MICROMIPSOP_MASK_EXTLSB, MICROMIPSOP_SH_EXTLSB): Likewise.
 415         (MICROMIPSOP_MASK_EXTMSBD, MICROMIPSOP_SH_EXTMSBD): Likewise.
 416         (MICROMIPSOP_MASK_INSMSB, MICROMIPSOP_SH_INSMSB): Likewise.
 417         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 418         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 419         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 420         (MICROMIPSOP_MASK_SEL, MICROMIPSOP_SH_SEL): Likewise.
 421         (MICROMIPSOP_MASK_OFFSET12, MICROMIPSOP_SH_OFFSET12): Likewise.
 422         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): Likewise.
 423         (MICROMIPSOP_MASK_STYPE, MICROMIPSOP_SH_STYPE): Likewise.
 424         (MICROMIPSOP_MASK_OFFSET10, MICROMIPSOP_SH_OFFSET10): Likewise.
 425         (MICROMIPSOP_MASK_RS, MICROMIPSOP_SH_RS): Likewise.
 426         (MICROMIPSOP_MASK_RT, MICROMIPSOP_SH_RT): Likewise.
 427         (MICROMIPSOP_MASK_RD, MICROMIPSOP_SH_RD): Likewise.
 428         (MICROMIPSOP_MASK_FS, MICROMIPSOP_SH_FS): Likewise.
 429         (MICROMIPSOP_MASK_FT, MICROMIPSOP_SH_FT): Likewise.
 430         (MICROMIPSOP_MASK_FD, MICROMIPSOP_SH_FD): Likewise.
 431         (MICROMIPSOP_MASK_FR, MICROMIPSOP_SH_FR): Likewise.
 432         (MICROMIPSOP_MASK_RS3, MICROMIPSOP_SH_RS3): Likewise.
 433         (MICROMIPSOP_MASK_PREFX, MICROMIPSOP_SH_PREFX): Likewise.
 434         (MICROMIPSOP_MASK_BCC, MICROMIPSOP_SH_BCC): Likewise.
 435         (MICROMIPSOP_MASK_CCC, MICROMIPSOP_SH_CCC): Likewise.
 436         (MICROMIPSOP_MASK_COPZ, MICROMIPSOP_SH_COPZ): Likewise.
 437         (MICROMIPSOP_MASK_MB, MICROMIPSOP_SH_MB): Likewise.
 438         (MICROMIPSOP_MASK_MC, MICROMIPSOP_SH_MC): Likewise.
 439         (MICROMIPSOP_MASK_MD, MICROMIPSOP_SH_MD): Likewise.
 440         (MICROMIPSOP_MASK_ME, MICROMIPSOP_SH_ME): Likewise.
 441         (MICROMIPSOP_MASK_MF, MICROMIPSOP_SH_MF): Likewise.
 442         (MICROMIPSOP_MASK_MG, MICROMIPSOP_SH_MG): Likewise.
 443         (MICROMIPSOP_MASK_MH, MICROMIPSOP_SH_MH): Likewise.
 444         (MICROMIPSOP_MASK_MI, MICROMIPSOP_SH_MI): Likewise.
 445         (MICROMIPSOP_MASK_MJ, MICROMIPSOP_SH_MJ): Likewise.
 446         (MICROMIPSOP_MASK_ML, MICROMIPSOP_SH_ML): Likewise.
 447         (MICROMIPSOP_MASK_MM, MICROMIPSOP_SH_MM): Likewise.
 448         (MICROMIPSOP_MASK_MN, MICROMIPSOP_SH_MN): Likewise.
 449         (MICROMIPSOP_MASK_MP, MICROMIPSOP_SH_MP): Likewise.
 450         (MICROMIPSOP_MASK_MQ, MICROMIPSOP_SH_MQ): Likewise.
 451         (MICROMIPSOP_MASK_IMMA, MICROMIPSOP_SH_IMMA): Likewise.
 452         (MICROMIPSOP_MASK_IMMB, MICROMIPSOP_SH_IMMB): Likewise.
 453         (MICROMIPSOP_MASK_IMMC, MICROMIPSOP_SH_IMMC): Likewise.
 454         (MICROMIPSOP_MASK_IMMD, MICROMIPSOP_SH_IMMD): Likewise.
 455         (MICROMIPSOP_MASK_IMME, MICROMIPSOP_SH_IMME): Likewise.
 456         (MICROMIPSOP_MASK_IMMF, MICROMIPSOP_SH_IMMF): Likewise.
 457         (MICROMIPSOP_MASK_IMMG, MICROMIPSOP_SH_IMMG): Likewise.
 458         (MICROMIPSOP_MASK_IMMH, MICROMIPSOP_SH_IMMH): Likewise.
 459         (MICROMIPSOP_MASK_IMMI, MICROMIPSOP_SH_IMMI): Likewise.
 460         (MICROMIPSOP_MASK_IMMJ, MICROMIPSOP_SH_IMMJ): Likewise.
 461         (MICROMIPSOP_MASK_IMML, MICROMIPSOP_SH_IMML): Likewise.
 462         (MICROMIPSOP_MASK_IMMM, MICROMIPSOP_SH_IMMM): Likewise.
 463         (MICROMIPSOP_MASK_IMMN, MICROMIPSOP_SH_IMMN): Likewise.
 464         (MICROMIPSOP_MASK_IMMO, MICROMIPSOP_SH_IMMO): Likewise.
 465         (MICROMIPSOP_MASK_IMMP, MICROMIPSOP_SH_IMMP): Likewise.
 466         (MICROMIPSOP_MASK_IMMQ, MICROMIPSOP_SH_IMMQ): Likewise.
 467         (MICROMIPSOP_MASK_IMMU, MICROMIPSOP_SH_IMMU): Likewise.
 468         (MICROMIPSOP_MASK_IMMW, MICROMIPSOP_SH_IMMW): Likewise.
 469         (MICROMIPSOP_MASK_IMMX, MICROMIPSOP_SH_IMMX): Likewise.
 470         (MICROMIPSOP_MASK_IMMY, MICROMIPSOP_SH_IMMY): Likewise.
 471         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 472         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 473         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 474         (MICROMIPSOP_MASK_CODE20, MICROMIPSOP_SH_CODE20): Likewise.
 475         (MICROMIPSOP_MASK_PERFREG, MICROMIPSOP_SH_PERFREG): Likewise.
 476         (MICROMIPSOP_MASK_CODE19, MICROMIPSOP_SH_CODE19): Likewise.
 477         (MICROMIPSOP_MASK_ALN, MICROMIPSOP_SH_ALN): Likewise.
 478         (MICROMIPSOP_MASK_VECBYTE, MICROMIPSOP_SH_VECBYTE): Likewise.
 479         (MICROMIPSOP_MASK_VECALIGN, MICROMIPSOP_SH_VECALIGN): Likewise.
 480         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Likewise.
 481         (MICROMIPSOP_MASK_DSPACC_S, MICROMIPSOP_SH_DSPACC_S): Likewise.
 482         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 483         (MICROMIPSOP_MASK_DSPSFT_7, MICROMIPSOP_SH_DSPSFT_7): Likewise.
 484         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 485         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 486         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 487         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 488         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 489         (MICROMIPSOP_MASK_RDDSP, MICROMIPSOP_SH_RDDSP): Likewise.
 490         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 491         (MICROMIPSOP_MASK_MT_U, MICROMIPSOP_SH_MT_U): Likewise.
 492         (MICROMIPSOP_MASK_MT_H, MICROMIPSOP_SH_MT_H): Likewise.
 493         (MICROMIPSOP_MASK_MTACC_T, MICROMIPSOP_SH_MTACC_T): Likewise.
 494         (MICROMIPSOP_MASK_MTACC_D, MICROMIPSOP_SH_MTACC_D): Likewise.
 495         (MICROMIPSOP_MASK_BBITIND, MICROMIPSOP_SH_BBITIND): Likewise.
 496         (MICROMIPSOP_MASK_CINSPOS, MICROMIPSOP_SH_CINSPOS): Likewise.
 497         (MICROMIPSOP_MASK_CINSLM1, MICROMIPSOP_SH_CINSLM1): Likewise.
 498         (MICROMIPSOP_MASK_SEQI, MICROMIPSOP_SH_SEQI): Likewise.
 499         (micromips_opcodes): New declaration.
 500         (bfd_micromips_num_opcodes): Likewise.
 501
 502 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 503
 504         * mips.h (INSN_TRAP): Rename to...
 505         (INSN_NO_DELAY_SLOT): ... this.
 506         (INSN_SYNC): Remove macro.
 507
 508 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
 509
 510         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
 511         a duplicate of AVR_ISA_SPM.
 512
 513 2011-07-01  Nick Clifton  <nickc@redhat.com>
 514
 515         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
 516
 517 2011-06-18  Robin Getz  <robin.getz@analog.com>
 518
 519         * bfin.h (is_macmod_signed): New func
 520
 521 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
 522
 523         * bfin.h (is_macmod_pmove): Add missing space before func args.
 524         (is_macmod_hmove): Likewise.
 525
 526 2011-06-13  Walter Lee  <walt@tilera.com>
 527
 528         * tilegx.h: New file.
 529         * tilepro.h: New file.
 530
 531 2011-05-31  Paul Brook  <paul@codesourcery.com>
 532
 533         * arm.h (ARM_ARCH_V7R_IDIV): Define.
 534
 535 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 536
 537         * s390.h: Replace S390_OPERAND_REG_EVEN with
 538         S390_OPERAND_REG_PAIR.
 539
 540 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 541
 542         * s390.h: Add S390_OPCODE_REG_EVEN flag.
 543
 544 2011-04-18  Julian Brown  <julian@codesourcery.com>
 545
 546         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
 547
 548 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
 549
 550         PR gas/12296
 551         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
 552
 553 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 554
 555         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
 556         New instruction set flags.
 557         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
 558
 559 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 560
 561         * mips.h (M_PREF_AB): New enum value.
 562
 563 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 564
 565         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
 566         M_IU): Define.
 567         (is_macmod_pmove, is_macmod_hmove): New functions.
 568
 569 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 570
 571         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
 572
 573 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
 574
 575         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
 576         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
 577
 578 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 579
 580         PR gas/11395
 581         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
 582         "bb" entries.
 583
 584 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 585
 586         PR gas/11395
 587         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
 588
 589 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
 590
 591         * mips.h: Update commentary after last commit.
 592
 593 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
 594
 595         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
 596         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
 597         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
 598
 599 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 600
 601         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
 602
 603 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
 604
 605         * mips.h: Fix previous commit.
 606
 607 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 608
 609         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 610         (INSN_LOONGSON_3A): Clear bit 31.
 611
 612 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 613
 614         PR gas/12198
 615         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 616         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 617         (ARM_ARCH_V6M_ONLY): New define.
 618
 619 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 620
 621         * mips.h (INSN_LOONGSON_3A): Defined.
 622         (CPU_LOONGSON_3A): Defined.
 623         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 624
 625 2010-10-09  Matt Rice  <ratmice@gmail.com>
 626
 627         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 628         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 629
 630 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 631
 632         * arm.h (ARM_EXT_VIRT): New define.
 633         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 634         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 635         Extensions.
 636
 637 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 638
 639         * arm.h (ARM_AEXT_ADIV): New define.
 640         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 641
 642 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 643
 644         * arm.h (ARM_EXT_OS): New define.
 645         (ARM_AEXT_V6SM): Likewise.
 646         (ARM_ARCH_V6SM): Likewise.
 647
 648 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 649
 650         * arm.h (ARM_EXT_MP): Add.
 651         (ARM_ARCH_V7A_MP): Likewise.
 652
 653 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 654
 655         * bfin.h: Declare pseudoChr structs/defines.
 656
 657 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 658
 659         * bfin.h: Strip trailing whitespace.
 660
 661 2010-07-29  DJ Delorie  <dj@redhat.com>
 662
 663         * rx.h (RX_Operand_Type): Add TwoReg.
 664         (RX_Opcode_ID): Remove ediv and ediv2.
 665
 666 2010-07-27  DJ Delorie  <dj@redhat.com>
 667
 668         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 669
 670 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 671             Ina Pandit  <ina.pandit@kpitcummins.com>
 672
 673         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 674         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 675         PROCESSOR_V850E2_ALL.
 676         Remove PROCESSOR_V850EA support.
 677         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 678         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 679         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 680         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 681         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 682         V850_OPERAND_PERCENT.
 683         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 684         V850_NOT_R0.
 685         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 686         and V850E_PUSH_POP
 687
 688 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 689
 690         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 691         (MIPS16_INSN_BRANCH): Rename to...
 692         (MIPS16_INSN_COND_BRANCH): ... this.
 693
 694 2010-07-03  Alan Modra  <amodra@gmail.com>
 695
 696         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 697         Renumber other PPC_OPCODE defines.
 698
 699 2010-07-03  Alan Modra  <amodra@gmail.com>
 700
 701         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 702
 703 2010-06-29  Alan Modra  <amodra@gmail.com>
 704
 705         * maxq.h: Delete file.
 706
 707 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 708
 709         * ppc.h (PPC_OPCODE_E500): Define.
 710
 711 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 712
 713         * opcode/mips.h (INSN_MIPS16): Remove.
 714
 715 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 716
 717         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 718
 719 2010-04-15  Nick Clifton  <nickc@redhat.com>
 720
 721         * alpha.h: Update copyright notice to use GPLv3.
 722         * arc.h: Likewise.
 723         * arm.h: Likewise.
 724         * avr.h: Likewise.
 725         * bfin.h: Likewise.
 726         * cgen.h: Likewise.
 727         * convex.h: Likewise.
 728         * cr16.h: Likewise.
 729         * cris.h: Likewise.
 730         * crx.h: Likewise.
 731         * d10v.h: Likewise.
 732         * d30v.h: Likewise.
 733         * dlx.h: Likewise.
 734         * h8300.h: Likewise.
 735         * hppa.h: Likewise.
 736         * i370.h: Likewise.
 737         * i386.h: Likewise.
 738         * i860.h: Likewise.
 739         * i960.h: Likewise.
 740         * ia64.h: Likewise.
 741         * m68hc11.h: Likewise.
 742         * m68k.h: Likewise.
 743         * m88k.h: Likewise.
 744         * maxq.h: Likewise.
 745         * mips.h: Likewise.
 746         * mmix.h: Likewise.
 747         * mn10200.h: Likewise.
 748         * mn10300.h: Likewise.
 749         * msp430.h: Likewise.
 750         * np1.h: Likewise.
 751         * ns32k.h: Likewise.
 752         * or32.h: Likewise.
 753         * pdp11.h: Likewise.
 754         * pj.h: Likewise.
 755         * pn.h: Likewise.
 756         * ppc.h: Likewise.
 757         * pyr.h: Likewise.
 758         * rx.h: Likewise.
 759         * s390.h: Likewise.
 760         * score-datadep.h: Likewise.
 761         * score-inst.h: Likewise.
 762         * sparc.h: Likewise.
 763         * spu-insns.h: Likewise.
 764         * spu.h: Likewise.
 765         * tic30.h: Likewise.
 766         * tic4x.h: Likewise.
 767         * tic54x.h: Likewise.
 768         * tic80.h: Likewise.
 769         * v850.h: Likewise.
 770         * vax.h: Likewise.
 771
 772 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 773
 774         * tic6x-control-registers.h, tic6x-insn-formats.h,
 775         tic6x-opcode-table.h, tic6x.h: New.
 776
 777 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 778
 779         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 780
 781 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 782
 783         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 784
 785 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 786
 787         * ia64.h (ia64_find_opcode): Remove argument name.
 788         (ia64_find_next_opcode): Likewise.
 789         (ia64_dis_opcode): Likewise.
 790         (ia64_free_opcode): Likewise.
 791         (ia64_find_dependency): Likewise.
 792
 793 2009-11-22  Doug Evans  <dje@sebabeach.org>
 794
 795         * cgen.h: Include bfd_stdint.h.
 796         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 797
 798 2009-11-18  Paul Brook  <paul@codesourcery.com>
 799
 800         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 801
 802 2009-11-17  Paul Brook  <paul@codesourcery.com>
 803         Daniel Jacobowitz  <dan@codesourcery.com>
 804
 805         * arm.h (ARM_EXT_V6_DSP): Define.
 806         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 807         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 808
 809 2009-11-04  DJ Delorie  <dj@redhat.com>
 810
 811         * rx.h (rx_decode_opcode) (mvtipl): Add.
 812         (mvtcp, mvfcp, opecp): Remove.
 813
 814 2009-11-02  Paul Brook  <paul@codesourcery.com>
 815
 816         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 817         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 818         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 819         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 820         FPU_ARCH_NEON_VFP_V4): Define.
 821
 822 2009-10-23  Doug Evans  <dje@sebabeach.org>
 823
 824         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 825         * cgen.h: Update.  Improve multi-inclusion macro name.
 826
 827 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 828
 829         * ppc.h (PPC_OPCODE_476): Define.
 830
 831 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 832
 833         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 834
 835 2009-09-29  DJ Delorie  <dj@redhat.com>
 836
 837         * rx.h: New file.
 838
 839 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 840
 841         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 842
 843 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 844
 845         * ppc.h (PPC_OPCODE_PPCA2): New.
 846
 847 2009-09-05  Martin Thuresson  <martin@mtme.org>
 848
 849         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 850
 851 2009-08-29  Martin Thuresson  <martin@mtme.org>
 852
 853         * tic30.h (template): Rename type template to
 854         insn_template. Updated code to use new name.
 855         * tic54x.h (template): Rename type template to
 856         insn_template.
 857
 858 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 859
 860         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 861
 862 2009-06-11  Anthony Green  <green@moxielogic.com>
 863
 864         * moxie.h (MOXIE_F3_PCREL): Define.
 865         (moxie_form3_opc_info): Grow.
 866
 867 2009-06-06  Anthony Green  <green@moxielogic.com>
 868
 869         * moxie.h (MOXIE_F1_M): Define.
 870
 871 2009-04-15  Anthony Green  <green@moxielogic.com>
 872
 873         * moxie.h: Created.
 874
 875 2009-04-06  DJ Delorie  <dj@redhat.com>
 876
 877         * h8300.h: Add relaxation attributes to MOVA opcodes.
 878
 879 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 880
 881         * ppc.h (ppc_parse_cpu): Declare.
 882
 883 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 884
 885         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 886         and _IMM11 for mbitclr and mbitset.
 887         * score-datadep.h: Update dependency information.
 888
 889 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 890
 891         * ppc.h (PPC_OPCODE_POWER7): New.
 892
 893 2009-02-06  Doug Evans  <dje@google.com>
 894
 895         * i386.h: Add comment regarding sse* insns and prefixes.
 896
 897 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 898
 899         * mips.h (INSN_XLR): Define.
 900         (INSN_CHIP_MASK): Update.
 901         (CPU_XLR): Define.
 902         (OPCODE_IS_MEMBER): Update.
 903         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 904
 905 2009-01-28  Doug Evans  <dje@google.com>
 906
 907         * opcode/i386.h: Add multiple inclusion protection.
 908         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 909         (EDI_REG_NUM): New macros.
 910         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 911         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 912         (REX_PREFIX_P): New macro.
 913
 914 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 915
 916         * ppc.h (struct powerpc_opcode): New field "deprecated".
 917         (PPC_OPCODE_NOPOWER4): Delete.
 918
 919 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 920
 921         * mips.h: Define CPU_R14000, CPU_R16000.
 922         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 923
 924 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 925
 926         * arm.h (FPU_NEON_FP16): New.
 927         (FPU_ARCH_NEON_FP16): New.
 928
 929 2008-11-06  Chao-ying Fu  <fu@mips.com>
 930
 931         * mips.h: Doucument '1' for 5-bit sync type.
 932
 933 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 934
 935         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 936         IA64_RS_CR.
 937
 938 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 939
 940         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 941
 942 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 943
 944         * ppc.h (PPC_OPCODE_405): Define.
 945         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 946
 947 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 948
 949         * ppc.h (ppc_cpu_t): New typedef.
 950         (struct powerpc_opcode <flags>): Use it.
 951         (struct powerpc_operand <insert, extract>): Likewise.
 952         (struct powerpc_macro <flags>): Likewise.
 953
 954 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 955
 956         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 957         Update comment before MIPS16 field descriptors to mention MIPS16.
 958         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 959         BBIT.
 960         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 961         New bit masks and shift counts for cins and exts.
 962
 963         * mips.h: Document new field descriptors +Q.
 964         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 965
 966 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 967
 968         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 969         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 970
 971 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 972
 973         * ppc.h: (PPC_OPCODE_E500MC): New.
 974
 975 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 976
 977         * i386.h (MAX_OPERANDS): Set to 5.
 978         (MAX_MNEM_SIZE): Changed to 20.
 979
 980 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 981
 982         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 983
 984 2008-03-09  Paul Brook  <paul@codesourcery.com>
 985
 986         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 987
 988 2008-03-04  Paul Brook  <paul@codesourcery.com>
 989
 990         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 991         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 992         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 993
 994 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 995             Nick Clifton  <nickc@redhat.com>
 996
 997         PR 3134
 998         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 999         with a 32-bit displacement but without the top bit of the 4th byte
1000         set.
1001
1002 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
1003
1004         * cr16.h (cr16_num_optab): Declared.
1005
1006 2008-02-14  Hakan Ardo  <hakan@debian.org>
1007
1008         PR gas/2626
1009         * avr.h (AVR_ISA_2xxe): Define.
1010
1011 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
1012
1013         * mips.h: Update copyright.
1014         (INSN_CHIP_MASK): New macro.
1015         (INSN_OCTEON): New macro.
1016         (CPU_OCTEON): New macro.
1017         (OPCODE_IS_MEMBER): Handle Octeon instructions.
1018
1019 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
1020
1021         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
1022
1023 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
1024
1025         * avr.h (AVR_ISA_USB162): Add new opcode set.
1026         (AVR_ISA_AVR3): Likewise.
1027
1028 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1029
1030         * mips.h (INSN_LOONGSON_2E): New.
1031         (INSN_LOONGSON_2F): New.
1032         (CPU_LOONGSON_2E): New.
1033         (CPU_LOONGSON_2F): New.
1034         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
1035
1036 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1037
1038         * mips.h (INSN_ISA*): Redefine certain values as an
1039         enumeration.  Update comments.
1040         (mips_isa_table): New.
1041         (ISA_MIPS*): Redefine to match enumeration.
1042         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
1043         values.
1044
1045 2007-08-08  Ben Elliston  <bje@au.ibm.com>
1046
1047         * ppc.h (PPC_OPCODE_PPCPS): New.
1048
1049 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
1050
1051         * m68k.h: Document j K & E.
1052
1053 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
1054
1055         * cr16.h: New file for CR16 target.
1056
1057 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
1058
1059         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
1060
1061 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
1062
1063         * m68k.h (mcfisa_c): New.
1064         (mcfusp, mcf_mask): Adjust.
1065
1066 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
1067
1068         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
1069         (num_powerpc_operands): Declare.
1070         (PPC_OPERAND_SIGNED et al): Redefine as hex.
1071         (PPC_OPERAND_PLUS1): Define.
1072
1073 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
1074
1075         * i386.h (REX_MODE64): Renamed to ...
1076         (REX_W): This.
1077         (REX_EXTX): Renamed to ...
1078         (REX_R): This.
1079         (REX_EXTY): Renamed to ...
1080         (REX_X): This.
1081         (REX_EXTZ): Renamed to ...
1082         (REX_B): This.
1083
1084 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
1085
1086         * i386.h: Add entries from config/tc-i386.h and move tables
1087         to opcodes/i386-opc.h.
1088
1089 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
1090
1091         * i386.h (FloatDR): Removed.
1092         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
1093
1094 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
1095
1096         * spu-insns.h: Add soma double-float insns.
1097
1098 2007-02-20  Thiemo Seufer  <ths@mips.com>
1099             Chao-Ying Fu  <fu@mips.com>
1100
1101         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
1102         (INSN_DSPR2): Add flag for DSP R2 instructions.
1103         (M_BALIGN): New macro.
1104
1105 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
1106
1107         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
1108         and Seg3ShortFrom with Shortform.
1109
1110 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
1111
1112         PR gas/4027
1113         * i386.h (i386_optab): Put the real "test" before the pseudo
1114         one.
1115
1116 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
1117
1118         * m68k.h (m68010up): OR fido_a.
1119
1120 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
1121
1122         * m68k.h (fido_a): New.
1123
1124 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
1125
1126         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
1127         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
1128         values.
1129
1130 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
1131
1132         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
1133
1134 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
1135
1136         * score-inst.h (enum score_insn_type): Add Insn_internal.
1137
1138 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
1139             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
1140             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
1141             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
1142             Alan Modra  <amodra@bigpond.net.au>
1143
1144         * spu-insns.h: New file.
1145         * spu.h: New file.
1146
1147 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
1148
1149         * ppc.h (PPC_OPCODE_CELL): Define.
1150
1151 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
1152
1153         * i386.h :  Modify opcode to support for the change in POPCNT opcode
1154         in amdfam10 architecture.
1155
1156 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
1157
1158         * i386.h: Replace CpuMNI with CpuSSSE3.
1159
1160 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
1161             Joseph Myers  <joseph@codesourcery.com>
1162             Ian Lance Taylor  <ian@wasabisystems.com>
1163             Ben Elliston  <bje@wasabisystems.com>
1164
1165         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
1166
1167 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
1168
1169         * score-datadep.h: New file.
1170         * score-inst.h: New file.
1171
1172 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
1173
1174         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
1175         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
1176         movdq2q and movq2dq.
1177
1178 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
1179            Michael Meissner             <michael.meissner@amd.com>
1180
1181         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
1182
1183 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1184
1185         * i386.h (i386_optab): Add "nop" with memory reference.
1186
1187 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1188
1189         * i386.h (i386_optab): Update comment for 64bit NOP.
1190
1191 2006-06-06  Ben Elliston  <bje@au.ibm.com>
1192             Anton Blanchard  <anton@samba.org>
1193
1194         * ppc.h (PPC_OPCODE_POWER6): Define.
1195         Adjust whitespace.
1196
1197 2006-06-05  Thiemo Seufer  <ths@mips.com>
1198
1199         * mips.h: Improve description of MT flags.
1200
1201 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
1202
1203         * m68k.h (mcf_mask): Define.
1204
1205 2006-05-05  Thiemo Seufer  <ths@mips.com>
1206             David Ung  <davidu@mips.com>
1207
1208         * mips.h (enum): Add macro M_CACHE_AB.
1209
1210 2006-05-04  Thiemo Seufer  <ths@mips.com>
1211             Nigel Stephens  <nigel@mips.com>
1212             David Ung  <davidu@mips.com>
1213
1214         * mips.h: Add INSN_SMARTMIPS define.
1215
1216 2006-04-30  Thiemo Seufer  <ths@mips.com>
1217             David Ung  <davidu@mips.com>
1218
1219         * mips.h: Defines udi bits and masks.  Add description of
1220         characters which may appear in the args field of udi
1221         instructions.
1222
1223 2006-04-26  Thiemo Seufer  <ths@networkno.de>
1224
1225         * mips.h: Improve comments describing the bitfield instruction
1226         fields.
1227
1228 2006-04-26  Julian Brown  <julian@codesourcery.com>
1229
1230         * arm.h (FPU_VFP_EXT_V3): Define constant.
1231         (FPU_NEON_EXT_V1): Likewise.
1232         (FPU_VFP_HARD): Update.
1233         (FPU_VFP_V3): Define macro.
1234         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
1235
1236 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
1237
1238         * avr.h (AVR_ISA_PWMx): New.
1239
1240 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
1241
1242         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
1243         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
1244         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
1245         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
1246         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
1247
1248 2006-03-10  Paul Brook  <paul@codesourcery.com>
1249
1250         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
1251
1252 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1253
1254         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
1255         first.  Correct mask of bb "B" opcode.
1256
1257 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
1258
1259         * i386.h (i386_optab): Support Intel Merom New Instructions.
1260
1261 2006-02-24  Paul Brook  <paul@codesourcery.com>
1262
1263         * arm.h: Add V7 feature bits.
1264
1265 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
1266
1267         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
1268
1269 2006-01-31  Paul Brook  <paul@codesourcery.com>
1270         Richard Earnshaw <rearnsha@arm.com>
1271
1272         * arm.h: Use ARM_CPU_FEATURE.
1273         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
1274         (arm_feature_set): Change to a structure.
1275         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
1276         ARM_FEATURE): New macros.
1277
1278 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
1279
1280         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
1281         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
1282         (ADD_PC_INCR_OPCODE): Don't define.
1283
1284 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
1285
1286         PR gas/1874
1287         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
1288
1289 2005-11-14  David Ung  <davidu@mips.com>
1290
1291         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
1292         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
1293         save/restore encoding of the args field.
1294
1295 2005-10-28  Dave Brolley  <brolley@redhat.com>
1296
1297         Contribute the following changes:
1298         2005-02-16  Dave Brolley  <brolley@redhat.com>
1299
1300         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
1301         cgen_isa_mask_* to cgen_bitset_*.
1302         * cgen.h: Likewise.
1303
1304         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
1305
1306         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
1307         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
1308         (CGEN_CPU_TABLE): Make isas a ponter.
1309
1310         2003-09-29  Dave Brolley  <brolley@redhat.com>
1311
1312         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
1313         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
1314         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
1315
1316         2002-12-13  Dave Brolley  <brolley@redhat.com>
1317
1318         * cgen.h (symcat.h): #include it.
1319         (cgen-bitset.h): #include it.
1320         (CGEN_ATTR_VALUE_TYPE): Now a union.
1321         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
1322         (CGEN_ATTR_ENTRY): 'value' now unsigned.
1323         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
1324         * cgen-bitset.h: New file.
1325
1326 2005-09-30  Catherine Moore  <clm@cm00re.com>
1327
1328         * bfin.h: New file.
1329
1330 2005-10-24  Jan Beulich  <jbeulich@novell.com>
1331
1332         * ia64.h (enum ia64_opnd): Move memory operand out of set of
1333         indirect operands.
1334
1335 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1336
1337         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
1338         Add FLAG_STRICT to pa10 ftest opcode.
1339
1340 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1341
1342         * hppa.h (pa_opcodes): Remove lha entries.
1343
1344 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1345
1346         * hppa.h (FLAG_STRICT): Revise comment.
1347         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
1348         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
1349         entries for "fdc".
1350
1351 2005-09-30  Catherine Moore  <clm@cm00re.com>
1352
1353         * bfin.h: New file.
1354
1355 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1356
1357         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
1358
1359 2005-09-06  Chao-ying Fu  <fu@mips.com>
1360
1361         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
1362         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
1363         define.
1364         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
1365         (INSN_ASE_MASK): Update to include INSN_MT.
1366         (INSN_MT): New define for MT ASE.
1367
1368 2005-08-25  Chao-ying Fu  <fu@mips.com>
1369
1370         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
1371         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
1372         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
1373         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
1374         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
1375         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
1376         instructions.
1377         (INSN_DSP): New define for DSP ASE.
1378
1379 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
1380
1381         * a29k.h: Delete.
1382
1383 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
1384
1385         * ppc.h (PPC_OPCODE_E300): Define.
1386
1387 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
1388
1389         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
1390
1391 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1392
1393         PR gas/336
1394         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
1395         and pitlb.
1396
1397 2005-07-27  Jan Beulich  <jbeulich@novell.com>
1398
1399         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
1400         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
1401         Add movq-s as 64-bit variants of movd-s.
1402
1403 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1404
1405         * hppa.h: Fix punctuation in comment.
1406
1407         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
1408         implicit space-register addressing.  Set space-register bits on opcodes
1409         using implicit space-register addressing.  Add various missing pa20
1410         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
1411         space-register addressing.  Use "fE" instead of "fe" in various
1412         fstw opcodes.
1413
1414 2005-07-18  Jan Beulich  <jbeulich@novell.com>
1415
1416         * i386.h (i386_optab): Operands of aam and aad are unsigned.
1417
1418 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
1419
1420         * i386.h (i386_optab): Support Intel VMX Instructions.
1421
1422 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1423
1424         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
1425
1426 2005-07-05  Jan Beulich  <jbeulich@novell.com>
1427
1428         * i386.h (i386_optab): Add new insns.
1429
1430 2005-07-01  Nick Clifton  <nickc@redhat.com>
1431
1432         * sparc.h: Add typedefs to structure declarations.
1433
1434 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
1435
1436         PR 1013
1437         * i386.h (i386_optab): Update comments for 64bit addressing on
1438         mov. Allow 64bit addressing for mov and movq.
1439
1440 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1441
1442         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
1443         respectively, in various floating-point load and store patterns.
1444
1445 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1446
1447         * hppa.h (FLAG_STRICT): Correct comment.
1448         (pa_opcodes): Update load and store entries to allow both PA 1.X and
1449         PA 2.0 mneumonics when equivalent.  Entries with cache control
1450         completers now require PA 1.1.  Adjust whitespace.
1451
1452 2005-05-19  Anton Blanchard  <anton@samba.org>
1453
1454         * ppc.h (PPC_OPCODE_POWER5): Define.
1455
1456 2005-05-10  Nick Clifton  <nickc@redhat.com>
1457
1458         * Update the address and phone number of the FSF organization in
1459         the GPL notices in the following files:
1460         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
1461         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
1462         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
1463         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
1464         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
1465         tic54x.h, tic80.h, v850.h, vax.h
1466
1467 2005-05-09  Jan Beulich  <jbeulich@novell.com>
1468
1469         * i386.h (i386_optab): Add ht and hnt.
1470
1471 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
1472
1473         * i386.h: Insert hyphens into selected VIA PadLock extensions.
1474         Add xcrypt-ctr.  Provide aliases without hyphens.
1475
1476 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
1477
1478         Moved from ../ChangeLog
1479
1480         2005-04-12  Paul Brook  <paul@codesourcery.com>
1481         * m88k.h: Rename psr macros to avoid conflicts.
1482
1483         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
1484         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
1485         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
1486         and ARM_ARCH_V6ZKT2.
1487
1488         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
1489         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
1490         Remove redundant instruction types.
1491         (struct argument): X_op - new field.
1492         (struct cst4_entry): Remove.
1493         (no_op_insn): Declare.
1494
1495         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
1496         * crx.h (enum argtype): Rename types, remove unused types.
1497
1498         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
1499         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
1500         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
1501         (enum operand_type): Rearrange operands, edit comments.
1502         replace us<N> with ui<N> for unsigned immediate.
1503         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
1504         displacements (respectively).
1505         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
1506         (instruction type): Add NO_TYPE_INS.
1507         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1508         (operand_entry): New field - 'flags'.
1509         (operand flags): New.
1510
1511         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1512         * crx.h (operand_type): Remove redundant types i3, i4,
1513         i5, i8, i12.
1514         Add new unsigned immediate types us3, us4, us5, us16.
1515
1516 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1517
1518         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1519         adjust them accordingly.
1520
1521 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1522
1523         * i386.h (i386_optab): Add rdtscp.
1524
1525 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1526
1527         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1528         between memory and segment register. Allow movq for moving between
1529         general-purpose register and segment register.
1530
1531 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1532
1533         PR gas/707
1534         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1535         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1536         fnstsw.
1537
1538 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1539
1540         * m68k.h (m68008, m68ec030, m68882): Remove.
1541         (m68k_mask): New.
1542         (cpu_m68k, cpu_cf): New.
1543         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1544         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1545
1546 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1547
1548         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1549         * cgen.h (enum cgen_parse_operand_type): Add
1550         CGEN_PARSE_OPERAND_SYMBOLIC.
1551
1552 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1553
1554         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1555         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1556         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1557
1558 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1559
1560         * mips.h (struct mips_opcode): Add new pinfo2 member.
1561         (INSN_ALIAS): New define for opcode table entries that are
1562         specific instances of another entry, such as 'move' for an 'or'
1563         with a zero operand.
1564         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1565         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1566
1567 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1568
1569         * mips.h (CPU_RM9000): Define.
1570         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1571
1572 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1573
1574         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1575         to/from test registers are illegal in 64-bit mode. Add missing
1576         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1577         (previously one had to explicitly encode a rex64 prefix). Re-enable
1578         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1579         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1580
1581 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1582
1583         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1584         available only with SSE2. Change the MMX additions introduced by SSE
1585         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1586         instructions by their now designated identifier (since combining i686
1587         and 3DNow! does not really imply 3DNow!A).
1588
1589 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1590
1591         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1592         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1593
1594 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1595             Vineet Sharma      <vineets@noida.hcltech.com>
1596
1597         * maxq.h: New file: Disassembly information for the maxq port.
1598
1599 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1600
1601         * i386.h (i386_optab): Put back "movzb".
1602
1603 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1604
1605         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1606         comments.  Remove member cris_ver_sim.  Add members
1607         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1608         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1609         (struct cris_support_reg, struct cris_cond15): New types.
1610         (cris_conds15): Declare.
1611         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1612         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1613         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1614         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1615         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1616         SIZE_FIELD_UNSIGNED.
1617
1618 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1619
1620         * i386.h (sldx_Suf): Remove.
1621         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1622         (q_FP): Define, implying no REX64.
1623         (x_FP, sl_FP): Imply FloatMF.
1624         (i386_optab): Split reg and mem forms of moving from segment registers
1625         so that the memory forms can ignore the 16-/32-bit operand size
1626         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1627         all non-floating-point instructions. Unite 32- and 64-bit forms of
1628         movsx, movzx, and movd. Adjust floating point operations for the above
1629         changes to the *FP macros. Add DefaultSize to floating point control
1630         insns operating on larger memory ranges. Remove left over comments
1631         hinting at certain insns being Intel-syntax ones where the ones
1632         actually meant are already gone.
1633
1634 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1635
1636         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1637         instruction type.
1638
1639 2004-09-30  Paul Brook  <paul@codesourcery.com>
1640
1641         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1642         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1643
1644 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1645
1646         * avr.h: Add support for
1647         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1648
1649 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1650
1651         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1652
1653 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1654
1655         * msp430.h (msp430_opc): Add new instructions.
1656         (msp430_rcodes): Declare new instructions.
1657         (msp430_hcodes): Likewise..
1658
1659 2004-08-13  Nick Clifton  <nickc@redhat.com>
1660
1661         PR/301
1662         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1663         processors.
1664
1665 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1666
1667         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1668
1669 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1670
1671         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1672
1673 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1674
1675         * i386.h: Adjust instruction descriptions to better match the
1676         specification.
1677
1678 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1679
1680         * arm.h: Remove all old content.  Replace with architecture defines
1681         from gas/config/tc-arm.c.
1682
1683 2004-07-09  Andreas Schwab  <schwab@suse.de>
1684
1685         * m68k.h: Fix comment.
1686
1687 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1688
1689         * crx.h: New file.
1690
1691 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1692
1693         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1694
1695 2004-05-24  Peter Barada  <peter@the-baradas.com>
1696
1697         * m68k.h: Add 'size' to m68k_opcode.
1698
1699 2004-05-05  Peter Barada  <peter@the-baradas.com>
1700
1701         * m68k.h: Switch from ColdFire chip name to core variant.
1702
1703 2004-04-22  Peter Barada  <peter@the-baradas.com>
1704
1705         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1706         descriptions for new EMAC cases.
1707         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1708         handle Motorola MAC syntax.
1709         Allow disassembly of ColdFire V4e object files.
1710
1711 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1712
1713         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1714
1715 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1716
1717         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1718
1719 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1720
1721         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1722
1723 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1724
1725         * i386.h (i386_optab): Added xstore/xcrypt insns.
1726
1727 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1728
1729         * h8300.h (32bit ldc/stc): Add relaxing support.
1730
1731 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1732
1733         * h8300.h (BITOP): Pass MEMRELAX flag.
1734
1735 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1736
1737         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1738         except for the H8S.
1739
1740 For older changes see ChangeLog-9103
1741 \f
1742 Copyright (C) 2004-2012 Free Software Foundation, Inc.
1743
1744 Copying and distribution of this file, with or without modification,
1745 are permitted in any medium without royalty provided the copyright
1746 notice and this notice are preserved.
1747
1748 Local Variables:
1749 mode: change-log
1750 left-margin: 8
1751 fill-column: 74
1752 version-control: never
1753 End: