include/opcode/ChangeLog

   1 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
   2
   3         * bfin.h: Declare pseudoChr structs/defines.
   4
   5 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
   6
   7         * bfin.h: Strip trailing whitespace.
   8
   9 2010-07-29  DJ Delorie  <dj@redhat.com>
  10
  11         * rx.h (RX_Operand_Type): Add TwoReg.
  12         (RX_Opcode_ID): Remove ediv and ediv2.
  13
  14 2010-07-27  DJ Delorie  <dj@redhat.com>
  15
  16         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
  17
  18 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
  19             Ina Pandit  <ina.pandit@kpitcummins.com>
  20
  21         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
  22         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
  23         PROCESSOR_V850E2_ALL.
  24         Remove PROCESSOR_V850EA support.
  25         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
  26         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
  27         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
  28         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
  29         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
  30         V850_OPERAND_PERCENT.
  31         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
  32         V850_NOT_R0.
  33         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
  34         and V850E_PUSH_POP
  35
  36 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
  37
  38         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
  39         (MIPS16_INSN_BRANCH): Rename to...
  40         (MIPS16_INSN_COND_BRANCH): ... this.
  41
  42 2010-07-03  Alan Modra  <amodra@gmail.com>
  43
  44         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
  45         Renumber other PPC_OPCODE defines.
  46
  47 2010-07-03  Alan Modra  <amodra@gmail.com>
  48
  49         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
  50
  51 2010-06-29  Alan Modra  <amodra@gmail.com>
  52
  53         * maxq.h: Delete file.
  54
  55 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
  56
  57         * ppc.h (PPC_OPCODE_E500): Define.
  58
  59 2010-05-26  Catherine Moore  <clm@codesourcery.com>
  60
  61         * opcode/mips.h (INSN_MIPS16): Remove.
  62
  63 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
  64
  65         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
  66
  67 2010-04-15  Nick Clifton  <nickc@redhat.com>
  68
  69         * alpha.h: Update copyright notice to use GPLv3.
  70         * arc.h: Likewise.
  71         * arm.h: Likewise.
  72         * avr.h: Likewise.
  73         * bfin.h: Likewise.
  74         * cgen.h: Likewise.
  75         * convex.h: Likewise.
  76         * cr16.h: Likewise.
  77         * cris.h: Likewise.
  78         * crx.h: Likewise.
  79         * d10v.h: Likewise.
  80         * d30v.h: Likewise.
  81         * dlx.h: Likewise.
  82         * h8300.h: Likewise.
  83         * hppa.h: Likewise.
  84         * i370.h: Likewise.
  85         * i386.h: Likewise.
  86         * i860.h: Likewise.
  87         * i960.h: Likewise.
  88         * ia64.h: Likewise.
  89         * m68hc11.h: Likewise.
  90         * m68k.h: Likewise.
  91         * m88k.h: Likewise.
  92         * maxq.h: Likewise.
  93         * mips.h: Likewise.
  94         * mmix.h: Likewise.
  95         * mn10200.h: Likewise.
  96         * mn10300.h: Likewise.
  97         * msp430.h: Likewise.
  98         * np1.h: Likewise.
  99         * ns32k.h: Likewise.
 100         * or32.h: Likewise.
 101         * pdp11.h: Likewise.
 102         * pj.h: Likewise.
 103         * pn.h: Likewise.
 104         * ppc.h: Likewise.
 105         * pyr.h: Likewise.
 106         * rx.h: Likewise.
 107         * s390.h: Likewise.
 108         * score-datadep.h: Likewise.
 109         * score-inst.h: Likewise.
 110         * sparc.h: Likewise.
 111         * spu-insns.h: Likewise.
 112         * spu.h: Likewise.
 113         * tic30.h: Likewise.
 114         * tic4x.h: Likewise.
 115         * tic54x.h: Likewise.
 116         * tic80.h: Likewise.
 117         * v850.h: Likewise.
 118         * vax.h: Likewise.
 119
 120 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 121
 122         * tic6x-control-registers.h, tic6x-insn-formats.h,
 123         tic6x-opcode-table.h, tic6x.h: New.
 124
 125 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 126
 127         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 128
 129 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 130
 131         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 132
 133 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 134
 135         * ia64.h (ia64_find_opcode): Remove argument name.
 136         (ia64_find_next_opcode): Likewise.
 137         (ia64_dis_opcode): Likewise.
 138         (ia64_free_opcode): Likewise.
 139         (ia64_find_dependency): Likewise.
 140
 141 2009-11-22  Doug Evans  <dje@sebabeach.org>
 142
 143         * cgen.h: Include bfd_stdint.h.
 144         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 145
 146 2009-11-18  Paul Brook  <paul@codesourcery.com>
 147
 148         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 149
 150 2009-11-17  Paul Brook  <paul@codesourcery.com>
 151         Daniel Jacobowitz  <dan@codesourcery.com>
 152
 153         * arm.h (ARM_EXT_V6_DSP): Define.
 154         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 155         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 156
 157 2009-11-04  DJ Delorie  <dj@redhat.com>
 158
 159         * rx.h (rx_decode_opcode) (mvtipl): Add.
 160         (mvtcp, mvfcp, opecp): Remove.
 161
 162 2009-11-02  Paul Brook  <paul@codesourcery.com>
 163
 164         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 165         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 166         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 167         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 168         FPU_ARCH_NEON_VFP_V4): Define.
 169
 170 2009-10-23  Doug Evans  <dje@sebabeach.org>
 171
 172         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 173         * cgen.h: Update.  Improve multi-inclusion macro name.
 174
 175 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 176
 177         * ppc.h (PPC_OPCODE_476): Define.
 178
 179 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 180
 181         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 182
 183 2009-09-29  DJ Delorie  <dj@redhat.com>
 184
 185         * rx.h: New file.
 186
 187 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 188
 189         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 190
 191 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 192
 193         * ppc.h (PPC_OPCODE_PPCA2): New.
 194
 195 2009-09-05  Martin Thuresson  <martin@mtme.org>
 196
 197         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 198
 199 2009-08-29  Martin Thuresson  <martin@mtme.org>
 200
 201         * tic30.h (template): Rename type template to
 202         insn_template. Updated code to use new name.
 203         * tic54x.h (template): Rename type template to
 204         insn_template.
 205
 206 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 207
 208         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 209
 210 2009-06-11  Anthony Green  <green@moxielogic.com>
 211
 212         * moxie.h (MOXIE_F3_PCREL): Define.
 213         (moxie_form3_opc_info): Grow.
 214
 215 2009-06-06  Anthony Green  <green@moxielogic.com>
 216
 217         * moxie.h (MOXIE_F1_M): Define.
 218
 219 2009-04-15  Anthony Green  <green@moxielogic.com>
 220
 221         * moxie.h: Created.
 222
 223 2009-04-06  DJ Delorie  <dj@redhat.com>
 224
 225         * h8300.h: Add relaxation attributes to MOVA opcodes.
 226
 227 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 228
 229         * ppc.h (ppc_parse_cpu): Declare.
 230
 231 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 232
 233         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 234         and _IMM11 for mbitclr and mbitset.
 235         * score-datadep.h: Update dependency information.
 236
 237 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 238
 239         * ppc.h (PPC_OPCODE_POWER7): New.
 240
 241 2009-02-06  Doug Evans  <dje@google.com>
 242
 243         * i386.h: Add comment regarding sse* insns and prefixes.
 244
 245 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 246
 247         * mips.h (INSN_XLR): Define.
 248         (INSN_CHIP_MASK): Update.
 249         (CPU_XLR): Define.
 250         (OPCODE_IS_MEMBER): Update.
 251         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 252
 253 2009-01-28  Doug Evans  <dje@google.com>
 254
 255         * opcode/i386.h: Add multiple inclusion protection.
 256         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 257         (EDI_REG_NUM): New macros.
 258         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 259         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 260         (REX_PREFIX_P): New macro.
 261
 262 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 263
 264         * ppc.h (struct powerpc_opcode): New field "deprecated".
 265         (PPC_OPCODE_NOPOWER4): Delete.
 266
 267 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 268
 269         * mips.h: Define CPU_R14000, CPU_R16000.
 270         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 271
 272 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 273
 274         * arm.h (FPU_NEON_FP16): New.
 275         (FPU_ARCH_NEON_FP16): New.
 276
 277 2008-11-06  Chao-ying Fu  <fu@mips.com>
 278
 279         * mips.h: Doucument '1' for 5-bit sync type.
 280
 281 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 282
 283         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 284         IA64_RS_CR.
 285
 286 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 287
 288         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 289
 290 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 291
 292         * ppc.h (PPC_OPCODE_405): Define.
 293         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 294
 295 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 296
 297         * ppc.h (ppc_cpu_t): New typedef.
 298         (struct powerpc_opcode <flags>): Use it.
 299         (struct powerpc_operand <insert, extract>): Likewise.
 300         (struct powerpc_macro <flags>): Likewise.
 301
 302 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 303
 304         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 305         Update comment before MIPS16 field descriptors to mention MIPS16.
 306         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 307         BBIT.
 308         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 309         New bit masks and shift counts for cins and exts.
 310
 311         * mips.h: Document new field descriptors +Q.
 312         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 313
 314 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 315
 316         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 317         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 318
 319 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 320
 321         * ppc.h: (PPC_OPCODE_E500MC): New.
 322
 323 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 324
 325         * i386.h (MAX_OPERANDS): Set to 5.
 326         (MAX_MNEM_SIZE): Changed to 20.
 327
 328 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 329
 330         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 331
 332 2008-03-09  Paul Brook  <paul@codesourcery.com>
 333
 334         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 335
 336 2008-03-04  Paul Brook  <paul@codesourcery.com>
 337
 338         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 339         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 340         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 341
 342 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 343             Nick Clifton  <nickc@redhat.com>
 344
 345         PR 3134
 346         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 347         with a 32-bit displacement but without the top bit of the 4th byte
 348         set.
 349
 350 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 351
 352         * cr16.h (cr16_num_optab): Declared.
 353
 354 2008-02-14  Hakan Ardo  <hakan@debian.org>
 355
 356         PR gas/2626
 357         * avr.h (AVR_ISA_2xxe): Define.
 358
 359 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 360
 361         * mips.h: Update copyright.
 362         (INSN_CHIP_MASK): New macro.
 363         (INSN_OCTEON): New macro.
 364         (CPU_OCTEON): New macro.
 365         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 366
 367 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 368
 369         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 370
 371 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 372
 373         * avr.h (AVR_ISA_USB162): Add new opcode set.
 374         (AVR_ISA_AVR3): Likewise.
 375
 376 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 377
 378         * mips.h (INSN_LOONGSON_2E): New.
 379         (INSN_LOONGSON_2F): New.
 380         (CPU_LOONGSON_2E): New.
 381         (CPU_LOONGSON_2F): New.
 382         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 383
 384 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 385
 386         * mips.h (INSN_ISA*): Redefine certain values as an
 387         enumeration.  Update comments.
 388         (mips_isa_table): New.
 389         (ISA_MIPS*): Redefine to match enumeration.
 390         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 391         values.
 392
 393 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 394
 395         * ppc.h (PPC_OPCODE_PPCPS): New.
 396
 397 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 398
 399         * m68k.h: Document j K & E.
 400
 401 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 402
 403         * cr16.h: New file for CR16 target.
 404
 405 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 406
 407         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 408
 409 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 410
 411         * m68k.h (mcfisa_c): New.
 412         (mcfusp, mcf_mask): Adjust.
 413
 414 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 415
 416         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 417         (num_powerpc_operands): Declare.
 418         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 419         (PPC_OPERAND_PLUS1): Define.
 420
 421 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 422
 423         * i386.h (REX_MODE64): Renamed to ...
 424         (REX_W): This.
 425         (REX_EXTX): Renamed to ...
 426         (REX_R): This.
 427         (REX_EXTY): Renamed to ...
 428         (REX_X): This.
 429         (REX_EXTZ): Renamed to ...
 430         (REX_B): This.
 431
 432 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 433
 434         * i386.h: Add entries from config/tc-i386.h and move tables
 435         to opcodes/i386-opc.h.
 436
 437 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 438
 439         * i386.h (FloatDR): Removed.
 440         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 441
 442 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 443
 444         * spu-insns.h: Add soma double-float insns.
 445
 446 2007-02-20  Thiemo Seufer  <ths@mips.com>
 447             Chao-Ying Fu  <fu@mips.com>
 448
 449         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 450         (INSN_DSPR2): Add flag for DSP R2 instructions.
 451         (M_BALIGN): New macro.
 452
 453 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 454
 455         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 456         and Seg3ShortFrom with Shortform.
 457
 458 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 459
 460         PR gas/4027
 461         * i386.h (i386_optab): Put the real "test" before the pseudo
 462         one.
 463
 464 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 465
 466         * m68k.h (m68010up): OR fido_a.
 467
 468 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 469
 470         * m68k.h (fido_a): New.
 471
 472 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 473
 474         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 475         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 476         values.
 477
 478 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 479
 480         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 481
 482 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 483
 484         * score-inst.h (enum score_insn_type): Add Insn_internal.
 485
 486 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 487             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 488             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 489             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 490             Alan Modra  <amodra@bigpond.net.au>
 491
 492         * spu-insns.h: New file.
 493         * spu.h: New file.
 494
 495 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 496
 497         * ppc.h (PPC_OPCODE_CELL): Define.
 498
 499 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 500
 501         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 502         in amdfam10 architecture.
 503
 504 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 505
 506         * i386.h: Replace CpuMNI with CpuSSSE3.
 507
 508 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 509             Joseph Myers  <joseph@codesourcery.com>
 510             Ian Lance Taylor  <ian@wasabisystems.com>
 511             Ben Elliston  <bje@wasabisystems.com>
 512
 513         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 514
 515 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 516
 517         * score-datadep.h: New file.
 518         * score-inst.h: New file.
 519
 520 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 521
 522         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 523         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 524         movdq2q and movq2dq.
 525
 526 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 527            Michael Meissner             <michael.meissner@amd.com>
 528
 529         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 530
 531 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 532
 533         * i386.h (i386_optab): Add "nop" with memory reference.
 534
 535 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 536
 537         * i386.h (i386_optab): Update comment for 64bit NOP.
 538
 539 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 540             Anton Blanchard  <anton@samba.org>
 541
 542         * ppc.h (PPC_OPCODE_POWER6): Define.
 543         Adjust whitespace.
 544
 545 2006-06-05  Thiemo Seufer  <ths@mips.com>
 546
 547         * mips.h: Improve description of MT flags.
 548
 549 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 550
 551         * m68k.h (mcf_mask): Define.
 552
 553 2006-05-05  Thiemo Seufer  <ths@mips.com>
 554             David Ung  <davidu@mips.com>
 555
 556         * mips.h (enum): Add macro M_CACHE_AB.
 557
 558 2006-05-04  Thiemo Seufer  <ths@mips.com>
 559             Nigel Stephens  <nigel@mips.com>
 560             David Ung  <davidu@mips.com>
 561
 562         * mips.h: Add INSN_SMARTMIPS define.
 563
 564 2006-04-30  Thiemo Seufer  <ths@mips.com>
 565             David Ung  <davidu@mips.com>
 566
 567         * mips.h: Defines udi bits and masks.  Add description of
 568         characters which may appear in the args field of udi
 569         instructions.
 570
 571 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 572
 573         * mips.h: Improve comments describing the bitfield instruction
 574         fields.
 575
 576 2006-04-26  Julian Brown  <julian@codesourcery.com>
 577
 578         * arm.h (FPU_VFP_EXT_V3): Define constant.
 579         (FPU_NEON_EXT_V1): Likewise.
 580         (FPU_VFP_HARD): Update.
 581         (FPU_VFP_V3): Define macro.
 582         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 583
 584 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 585
 586         * avr.h (AVR_ISA_PWMx): New.
 587
 588 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 589
 590         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 591         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 592         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 593         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 594         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 595
 596 2006-03-10  Paul Brook  <paul@codesourcery.com>
 597
 598         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 599
 600 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 601
 602         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 603         first.  Correct mask of bb "B" opcode.
 604
 605 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 606
 607         * i386.h (i386_optab): Support Intel Merom New Instructions.
 608
 609 2006-02-24  Paul Brook  <paul@codesourcery.com>
 610
 611         * arm.h: Add V7 feature bits.
 612
 613 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 614
 615         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 616
 617 2006-01-31  Paul Brook  <paul@codesourcery.com>
 618         Richard Earnshaw <rearnsha@arm.com>
 619
 620         * arm.h: Use ARM_CPU_FEATURE.
 621         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 622         (arm_feature_set): Change to a structure.
 623         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 624         ARM_FEATURE): New macros.
 625
 626 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 627
 628         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 629         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 630         (ADD_PC_INCR_OPCODE): Don't define.
 631
 632 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 633
 634         PR gas/1874
 635         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 636
 637 2005-11-14  David Ung  <davidu@mips.com>
 638
 639         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 640         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 641         save/restore encoding of the args field.
 642
 643 2005-10-28  Dave Brolley  <brolley@redhat.com>
 644
 645         Contribute the following changes:
 646         2005-02-16  Dave Brolley  <brolley@redhat.com>
 647
 648         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 649         cgen_isa_mask_* to cgen_bitset_*.
 650         * cgen.h: Likewise.
 651
 652         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 653
 654         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 655         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 656         (CGEN_CPU_TABLE): Make isas a ponter.
 657
 658         2003-09-29  Dave Brolley  <brolley@redhat.com>
 659
 660         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 661         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 662         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 663
 664         2002-12-13  Dave Brolley  <brolley@redhat.com>
 665
 666         * cgen.h (symcat.h): #include it.
 667         (cgen-bitset.h): #include it.
 668         (CGEN_ATTR_VALUE_TYPE): Now a union.
 669         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 670         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 671         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 672         * cgen-bitset.h: New file.
 673
 674 2005-09-30  Catherine Moore  <clm@cm00re.com>
 675
 676         * bfin.h: New file.
 677
 678 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 679
 680         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 681         indirect operands.
 682
 683 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 684
 685         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 686         Add FLAG_STRICT to pa10 ftest opcode.
 687
 688 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 689
 690         * hppa.h (pa_opcodes): Remove lha entries.
 691
 692 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 693
 694         * hppa.h (FLAG_STRICT): Revise comment.
 695         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 696         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 697         entries for "fdc".
 698
 699 2005-09-30  Catherine Moore  <clm@cm00re.com>
 700
 701         * bfin.h: New file.
 702
 703 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 704
 705         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 706
 707 2005-09-06  Chao-ying Fu  <fu@mips.com>
 708
 709         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 710         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 711         define.
 712         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 713         (INSN_ASE_MASK): Update to include INSN_MT.
 714         (INSN_MT): New define for MT ASE.
 715
 716 2005-08-25  Chao-ying Fu  <fu@mips.com>
 717
 718         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 719         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 720         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 721         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 722         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 723         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 724         instructions.
 725         (INSN_DSP): New define for DSP ASE.
 726
 727 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 728
 729         * a29k.h: Delete.
 730
 731 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 732
 733         * ppc.h (PPC_OPCODE_E300): Define.
 734
 735 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 736
 737         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 738
 739 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 740
 741         PR gas/336
 742         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 743         and pitlb.
 744
 745 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 746
 747         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 748         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 749         Add movq-s as 64-bit variants of movd-s.
 750
 751 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 752
 753         * hppa.h: Fix punctuation in comment.
 754
 755         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 756         implicit space-register addressing.  Set space-register bits on opcodes
 757         using implicit space-register addressing.  Add various missing pa20
 758         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 759         space-register addressing.  Use "fE" instead of "fe" in various
 760         fstw opcodes.
 761
 762 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 763
 764         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 765
 766 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 767
 768         * i386.h (i386_optab): Support Intel VMX Instructions.
 769
 770 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 771
 772         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 773
 774 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 775
 776         * i386.h (i386_optab): Add new insns.
 777
 778 2005-07-01  Nick Clifton  <nickc@redhat.com>
 779
 780         * sparc.h: Add typedefs to structure declarations.
 781
 782 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 783
 784         PR 1013
 785         * i386.h (i386_optab): Update comments for 64bit addressing on
 786         mov. Allow 64bit addressing for mov and movq.
 787
 788 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 789
 790         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 791         respectively, in various floating-point load and store patterns.
 792
 793 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 794
 795         * hppa.h (FLAG_STRICT): Correct comment.
 796         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 797         PA 2.0 mneumonics when equivalent.  Entries with cache control
 798         completers now require PA 1.1.  Adjust whitespace.
 799
 800 2005-05-19  Anton Blanchard  <anton@samba.org>
 801
 802         * ppc.h (PPC_OPCODE_POWER5): Define.
 803
 804 2005-05-10  Nick Clifton  <nickc@redhat.com>
 805
 806         * Update the address and phone number of the FSF organization in
 807         the GPL notices in the following files:
 808         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 809         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 810         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 811         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 812         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 813         tic54x.h, tic80.h, v850.h, vax.h
 814
 815 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 816
 817         * i386.h (i386_optab): Add ht and hnt.
 818
 819 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 820
 821         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 822         Add xcrypt-ctr.  Provide aliases without hyphens.
 823
 824 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 825
 826         Moved from ../ChangeLog
 827
 828         2005-04-12  Paul Brook  <paul@codesourcery.com>
 829         * m88k.h: Rename psr macros to avoid conflicts.
 830
 831         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 832         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 833         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 834         and ARM_ARCH_V6ZKT2.
 835
 836         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 837         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 838         Remove redundant instruction types.
 839         (struct argument): X_op - new field.
 840         (struct cst4_entry): Remove.
 841         (no_op_insn): Declare.
 842
 843         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 844         * crx.h (enum argtype): Rename types, remove unused types.
 845
 846         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 847         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 848         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 849         (enum operand_type): Rearrange operands, edit comments.
 850         replace us<N> with ui<N> for unsigned immediate.
 851         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 852         displacements (respectively).
 853         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 854         (instruction type): Add NO_TYPE_INS.
 855         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 856         (operand_entry): New field - 'flags'.
 857         (operand flags): New.
 858
 859         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 860         * crx.h (operand_type): Remove redundant types i3, i4,
 861         i5, i8, i12.
 862         Add new unsigned immediate types us3, us4, us5, us16.
 863
 864 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 865
 866         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 867         adjust them accordingly.
 868
 869 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 870
 871         * i386.h (i386_optab): Add rdtscp.
 872
 873 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 874
 875         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 876         between memory and segment register. Allow movq for moving between
 877         general-purpose register and segment register.
 878
 879 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 880
 881         PR gas/707
 882         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 883         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 884         fnstsw.
 885
 886 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 887
 888         * m68k.h (m68008, m68ec030, m68882): Remove.
 889         (m68k_mask): New.
 890         (cpu_m68k, cpu_cf): New.
 891         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 892         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 893
 894 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 895
 896         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 897         * cgen.h (enum cgen_parse_operand_type): Add
 898         CGEN_PARSE_OPERAND_SYMBOLIC.
 899
 900 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 901
 902         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 903         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 904         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 905
 906 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 907
 908         * mips.h (struct mips_opcode): Add new pinfo2 member.
 909         (INSN_ALIAS): New define for opcode table entries that are
 910         specific instances of another entry, such as 'move' for an 'or'
 911         with a zero operand.
 912         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 913         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 914
 915 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 916
 917         * mips.h (CPU_RM9000): Define.
 918         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 919
 920 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 921
 922         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 923         to/from test registers are illegal in 64-bit mode. Add missing
 924         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 925         (previously one had to explicitly encode a rex64 prefix). Re-enable
 926         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 927         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 928
 929 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 930
 931         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 932         available only with SSE2. Change the MMX additions introduced by SSE
 933         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 934         instructions by their now designated identifier (since combining i686
 935         and 3DNow! does not really imply 3DNow!A).
 936
 937 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 938
 939         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 940         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 941
 942 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 943             Vineet Sharma      <vineets@noida.hcltech.com>
 944
 945         * maxq.h: New file: Disassembly information for the maxq port.
 946
 947 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 948
 949         * i386.h (i386_optab): Put back "movzb".
 950
 951 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 952
 953         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 954         comments.  Remove member cris_ver_sim.  Add members
 955         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 956         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 957         (struct cris_support_reg, struct cris_cond15): New types.
 958         (cris_conds15): Declare.
 959         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 960         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 961         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 962         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 963         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 964         SIZE_FIELD_UNSIGNED.
 965
 966 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 967
 968         * i386.h (sldx_Suf): Remove.
 969         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 970         (q_FP): Define, implying no REX64.
 971         (x_FP, sl_FP): Imply FloatMF.
 972         (i386_optab): Split reg and mem forms of moving from segment registers
 973         so that the memory forms can ignore the 16-/32-bit operand size
 974         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 975         all non-floating-point instructions. Unite 32- and 64-bit forms of
 976         movsx, movzx, and movd. Adjust floating point operations for the above
 977         changes to the *FP macros. Add DefaultSize to floating point control
 978         insns operating on larger memory ranges. Remove left over comments
 979         hinting at certain insns being Intel-syntax ones where the ones
 980         actually meant are already gone.
 981
 982 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 983
 984         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 985         instruction type.
 986
 987 2004-09-30  Paul Brook  <paul@codesourcery.com>
 988
 989         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 990         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 991
 992 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 993
 994         * avr.h: Add support for
 995         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 996
 997 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 998
 999         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1000
1001 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1002
1003         * msp430.h (msp430_opc): Add new instructions.
1004         (msp430_rcodes): Declare new instructions.
1005         (msp430_hcodes): Likewise..
1006
1007 2004-08-13  Nick Clifton  <nickc@redhat.com>
1008
1009         PR/301
1010         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1011         processors.
1012
1013 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1014
1015         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1016
1017 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1018
1019         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1020
1021 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1022
1023         * i386.h: Adjust instruction descriptions to better match the
1024         specification.
1025
1026 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1027
1028         * arm.h: Remove all old content.  Replace with architecture defines
1029         from gas/config/tc-arm.c.
1030
1031 2004-07-09  Andreas Schwab  <schwab@suse.de>
1032
1033         * m68k.h: Fix comment.
1034
1035 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1036
1037         * crx.h: New file.
1038
1039 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1040
1041         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1042
1043 2004-05-24  Peter Barada  <peter@the-baradas.com>
1044
1045         * m68k.h: Add 'size' to m68k_opcode.
1046
1047 2004-05-05  Peter Barada  <peter@the-baradas.com>
1048
1049         * m68k.h: Switch from ColdFire chip name to core variant.
1050
1051 2004-04-22  Peter Barada  <peter@the-baradas.com>
1052
1053         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1054         descriptions for new EMAC cases.
1055         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1056         handle Motorola MAC syntax.
1057         Allow disassembly of ColdFire V4e object files.
1058
1059 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1060
1061         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1062
1063 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1064
1065         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1066
1067 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1068
1069         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1070
1071 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1072
1073         * i386.h (i386_optab): Added xstore/xcrypt insns.
1074
1075 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1076
1077         * h8300.h (32bit ldc/stc): Add relaxing support.
1078
1079 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1080
1081         * h8300.h (BITOP): Pass MEMRELAX flag.
1082
1083 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1084
1085         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1086         except for the H8S.
1087
1088 For older changes see ChangeLog-9103
1089 \f
1090 Local Variables:
1091 mode: change-log
1092 left-margin: 8
1093 fill-column: 74
1094 version-control: never
1095 End: