include/opcode/ChangeLog

   1 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
   2
   3         * mips.h: Update documentation of "+s" and "+S".
   4
   5 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
   6
   7         * mips.h: Document "+i".
   8
   9 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  10
  11         * mips.h: Remove "mi" documentation.  Update "mh" documentation.
  12         (OP_MASK_MI, OP_SH_MI, MICROMIPSOP_MASK_MI, MICROMIPSOP_MASK_MI):
  13         Delete.
  14         (INSN2_WRITE_GPR_MHI): Rename to...
  15         (INSN2_WRITE_GPR_MH): ...this.
  16
  17 2013-07-07  Richard Sandiford  <rdsandiford@googlemail.com>
  18
  19         * mips.h: Remove documentation of "+D" and "+T".
  20
  21 2013-06-26  Richard Sandiford  <rdsandiford@googlemail.com>
  22
  23         * mips.h: Fix comment for "1": it is now STYPE rather than SHAMT.
  24         Use "source" rather than "destination" for microMIPS "G".
  25
  26 2013-06-25  Maciej W. Rozycki  <macro@codesourcery.com>
  27
  28         * mips.h: Add M_JRADDIUSP, M_JRC and M_MOVEP anonymous enum
  29         values.
  30
  31 2013-06-23  Richard Sandiford  <rdsandiford@googlemail.com>
  32
  33         * mips.h: Fix comment typo: "G" is _RS rather than _RD for microMIPS.
  34
  35 2013-06-17  Catherine Moore  <clm@codesourcery.com>
  36             Maciej W. Rozycki  <macro@codesourcery.com>
  37             Chao-Ying Fu  <fu@mips.com>
  38
  39         * mips.h (OP_SH_EVAOFFSET): Define.
  40         (OP_MASK_EVAOFFSET): Define.
  41         (INSN_ASE_MASK): Delete.
  42         (ASE_EVA): Define.
  43         (M_CACHEE_AB, M_CACHEE_OB): New.
  44         (M_LBE_OB, M_LBE_AB): New.
  45         (M_LBUE_OB, M_LBUE_AB): New.
  46         (M_LHE_OB, M_LHE_AB): New.
  47         (M_LHUE_OB, M_LHUE_AB): New.
  48         (M_LLE_AB, M_LLE_OB): New.
  49         (M_LWE_OB, M_LWE_AB): New.
  50         (M_LWLE_AB, M_LWLE_OB): New.
  51         (M_LWRE_AB, M_LWRE_OB): New.
  52         (M_PREFE_AB, M_PREFE_OB): New.
  53         (M_SCE_AB, M_SCE_OB): New.
  54         (M_SBE_OB, M_SBE_AB): New.
  55         (M_SHE_OB, M_SHE_AB): New.
  56         (M_SWE_OB, M_SWE_AB): New.
  57         (M_SWLE_AB, M_SWLE_OB): New.
  58         (M_SWRE_AB, M_SWRE_OB): New.
  59         (MICROMIPSOP_SH_EVAOFFSET): Define.
  60         (MICROMIPSOP_MASK_EVAOFFSET): Define.
  61
  62 2013-06-12  Sandra Loosemore  <sandra@codesourcery.com>
  63
  64         * nios2.h (OP_MATCH_ERET): Correct eret encoding.
  65
  66 2013-05-22  Jürgen Urban  <JuergenUrban@gmx.de>
  67
  68         * mips.h (M_LQC2_AB, M_SQC2_AB): New macros.
  69
  70 2013-05-09  Andrew Pinski  <apinski@cavium.com>
  71
  72         * mips.h (OP_MASK_CODE10): Correct definition.
  73         (OP_SH_CODE10): Likewise.
  74         Add a comment that "+J" is used now for OP_*CODE10.
  75         (INSN_ASE_MASK): Update.
  76         (INSN_VIRT): New macro.
  77         (INSN_VIRT64): New macro
  78
  79 2013-05-02  Nick Clifton  <nickc@redhat.com>
  80
  81         * msp430.h: Add patterns for MSP430X instructions.
  82
  83 2013-04-06  David S. Miller  <davem@davemloft.net>
  84
  85         * sparc.h (F_PREFERRED): Define.
  86         (F_PREF_ALIAS): Define.
  87
  88 2013-04-03  Nick Clifton  <nickc@redhat.com>
  89
  90         * v850.h (V850_INVERSE_PCREL): Define.
  91
  92 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
  93
  94         PR binutils/15068
  95         * tic6x-opcode-table.h: Fix patterns for add, ldnw and xor.
  96
  97 2013-03-27  Alexis Deruelle  <alexis.deruelle@gmail.com>
  98
  99         PR binutils/15068
 100         * tic6xc-insn-formats.h (FLD): Add use of bitfield array.
 101         Add 16-bit opcodes.
 102         * tic6xc-opcode-table.h: Add 16-bit insns.
 103         * tic6x.h: Add support for 16-bit insns.
 104
 105 2013-03-21  Michael Schewe  <michael.schewe@gmx.net>
 106
 107         * h8300.h: Add MEMRELAX flag for mov.b/w/l @(d:32,ERs),Rd
 108         and mov.b/w/l Rs,@(d:32,ERd).
 109
 110 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
 111
 112         PR gas/15082
 113         * tic6x-opcode-table.h: Rename mpydp's specific operand type macro
 114         from ORREGD1324 to ORXREGD1324 and make it cross-path-able through
 115         tic6x_operand_xregpair operand coding type.
 116         Make mpydp instruction cross-path-able, ie: remove the FIXed 'x'
 117         opcode field, usu ORXREGD1324 for the src2 operand and remove the
 118         TIC6X_FLAG_NO_CROSS.
 119
 120 2013-03-20  Alexis Deruelle  <alexis.deruelle@gmail.com>
 121
 122         PR gas/15095
 123         * tic6x.h (enum tic6x_coding_method): Add
 124         tic6x_coding_dreg_(msb|lsb) field coding type in order to encode
 125         separately the msb and lsb of a register pair.  This is needed to
 126         encode the opcodes in the same way as TI assembler does.
 127         * tic6x-opcode-table.h: Modify absdp, dpint, dpsp, dptrunc, rcpdp
 128         and rsqrdp opcodes to use the new field coding types.
 129
 130 2013-03-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
 131
 132         * arm.h (CRC_EXT_ARMV8): New constant.
 133         (ARCH_CRC_ARMV8): New macro.
 134
 135 2013-02-28  Yufeng Zhang  <yufeng.zhang@arm.com>
 136
 137         * aarch64.h (AARCH64_FEATURE_CRC): New macro.
 138
 139 2013-02-06  Sandra Loosemore  <sandra@codesourcery.com>
 140             Andrew Jenner <andrew@codesourcery.com>
 141
 142         Based on patches from Altera Corporation.
 143
 144         * nios2.h: New file.
 145
 146 2013-01-30  Yufeng Zhang  <yufeng.zhang@arm.com>
 147
 148         * aarch64.h (aarch64_op): Add OP_SXTL, OP_SXTL2, OP_UXTL and OP_UXTL2.
 149
 150 2013-01-28  Alexis Deruelle  <alexis.deruelle@gmail.com>
 151
 152         PR gas/15069
 153         * tic6x-opcode-table.h: Fix encoding of BNOP instruction.
 154
 155 2013-01-24  Nick Clifton  <nickc@redhat.com>
 156
 157         * v850.h: Add e3v5 support.
 158
 159 2013-01-17  Yufeng Zhang  <yufeng.zhang@arm.com>
 160
 161         * aarch64.h (aarch64_op): Remove OP_V_MOVI_B.
 162
 163 2013-01-10  Peter Bergner <bergner@vnet.ibm.com>
 164
 165         * ppc.h (PPC_OPCODE_POWER8): New define.
 166         (PPC_OPCODE_HTM): Likewise.
 167
 168 2013-01-10  Will Newton <will.newton@imgtec.com>
 169
 170         * metag.h: New file.
 171
 172 2013-01-07  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 173
 174         * cr16.h (make_instruction): Rename to cr16_make_instruction.
 175         (match_opcode): Rename to cr16_match_opcode.
 176
 177 2013-01-04  Juergen Urban <JuergenUrban@gmx.de>
 178
 179         * mips.h: Add support for r5900 instructions including lq and sq.
 180
 181 2013-01-02  Kaushik Phatak  <kaushik.phatak@kpitcummins.com>
 182
 183         * cr16.h (dwordU,wordU): Moved typedefs from cr16-dis.c
 184         (make_instruction,match_opcode): Added function prototypes.
 185         (cr16_words,cr16_allWords,cr16_currInsn): Declare as extern.
 186
 187 2012-11-23  Alan Modra  <amodra@gmail.com>
 188
 189         * ppc.h (ppc_parse_cpu): Update prototype.
 190
 191 2012-10-14  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 192
 193         * hppa.h (pa_opcodes): Use "cX" completer instead of "cx" in fstqx
 194         opcodes.  Likewise, use "cM" instead of "cm" in fstqs opcodes.
 195
 196 2012-10-04  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 197
 198         * s390.h (s390_opcode_cpu_val): Add S390_OPCODE_ZEC12.
 199
 200 2012-09-04  Sergey A. Guriev <sergey.a.guriev@intel.com>
 201
 202         * ia64.h (ia64_opnd): Add new operand types.
 203
 204 2012-08-21  David S. Miller  <davem@davemloft.net>
 205
 206         * sparc.h (F3F4): New macro.
 207
 208 2012-08-13  Ian Bolton  <ian.bolton@arm.com>
 209             Laurent Desnogues  <laurent.desnogues@arm.com>
 210             Jim MacArthur  <jim.macarthur@arm.com>
 211             Marcus Shawcroft  <marcus.shawcroft@arm.com>
 212             Nigel Stephens  <nigel.stephens@arm.com>
 213             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
 214             Richard Earnshaw  <rearnsha@arm.com>
 215             Sofiane Naci  <sofiane.naci@arm.com>
 216             Tejas Belagod  <tejas.belagod@arm.com>
 217             Yufeng Zhang  <yufeng.zhang@arm.com>
 218
 219         * aarch64.h: New file.
 220
 221 2012-08-13  Richard Sandiford  <rdsandiford@googlemail.com>
 222             Maciej W. Rozycki  <macro@codesourcery.com>
 223
 224         * mips.h (mips_opcode): Add the exclusions field.
 225         (OPCODE_IS_MEMBER): Remove macro.
 226         (cpu_is_member): New inline function.
 227         (opcode_is_member): Likewise.
 228
 229 2012-07-31  Chao-Ying Fu  <fu@mips.com>
 230             Catherine Moore  <clm@codesourcery.com>
 231             Maciej W. Rozycki  <macro@codesourcery.com>
 232
 233         * mips.h: Document microMIPS DSP ASE usage.
 234         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Update for
 235         microMIPS DSP ASE support.
 236         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 237         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 238         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 239         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 240         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 241         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 242         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 243
 244 2012-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 245
 246         * mips.h: Fix a typo in description.
 247
 248 2012-06-07  Georg-Johann Lay  <avr@gjlay.de>
 249
 250         * avr.h: (AVR_ISA_XCH): New define.
 251         (AVR_ISA_XMEGA): Use it.
 252         (XCH, LAS, LAT, LAC): New XMEGA opcodes.
 253
 254 2012-05-15  James Murray <jsm@jsm-net.demon.co.uk>
 255
 256         * m68hc11.h: Add XGate definitions.
 257         (struct m68hc11_opcode): Add xg_mask field.
 258
 259 2012-05-14  Catherine Moore  <clm@codesourcery.com>
 260             Maciej W. Rozycki  <macro@codesourcery.com>
 261             Rhonda Wittels  <rhonda@codesourcery.com>
 262
 263         * ppc.h (PPC_OPCODE_VLE): New definition.
 264         (PPC_OP_SA): New macro.
 265         (PPC_OP_SE_VLE): New macro.
 266         (PPC_OP): Use a variable shift amount.
 267         (powerpc_operand): Update comments.
 268         (PPC_OPSHIFT_INV): New macro.
 269         (PPC_OPERAND_CR): Replace with...
 270         (PPC_OPERAND_CR_BIT): ...this and
 271         (PPC_OPERAND_CR_REG): ...this.
 272
 273
 274 2012-05-03  Sean Keys  <skeys@ipdatasys.com>
 275
 276         * xgate.h: Header file for XGATE assembler.
 277
 278 2012-04-27  David S. Miller  <davem@davemloft.net>
 279
 280         * sparc.h: Document new arg code' )' for crypto RS3
 281         immediates.
 282
 283         * sparc.h (struct sparc_opcode): New field 'hwcaps'.
 284         F_MUL32, F_DIV32, F_FDMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 285         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 286         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING, F_HWCAP_MASK): Delete.
 287         (HWCAP_MUL32, HWCAP_DIV32, HWCAP_FSMULD, HWCAP_V8PLUS, HWCAP_POPC,
 288         HWCAP_VIS, HWCAP_VIS2, HWCAP_ASI_BLK_INIT, HWCAP_FMAF,
 289         HWCAP_VIS3, HWCAP_HPC, HWCAP_RANDOM, HWCAP_TRANS, HWCAP_FJFMAU,
 290         HWCAP_IMA, HWCAP_ASI_CACHE_SPARING, HWCAP_AES, HWCAP_DES,
 291         HWCAP_KASUMI, HWCAP_CAMELLIA, HWCAP_MD5, HWCAP_SHA1,
 292         HWCAP_SHA256, HWCAP_SHA512, HWCAP_MPMUL, HWCAP_MONT, HWCAP_PAUSE,
 293         HWCAP_CBCOND, HWCAP_CRC32): New defines.
 294
 295 2012-03-10  Edmar Wienskoski  <edmar@freescale.com>
 296
 297         * ppc.h: Add PPC_OPCODE_ALTIVEC2, PPC_OPCODE_E6500, PPC_OPCODE_TMR.
 298
 299 2012-02-27  Alan Modra  <amodra@gmail.com>
 300
 301         * crx.h (cst4_map): Update declaration.
 302
 303 2012-02-25  Walter Lee  <walt@tilera.com>
 304
 305         * tilegx.h (tilegx_mnemonic): Add TILEGX_OPC_LD4S_TLS,
 306         TILEGX_OPC_LD_TLS.
 307         * tilepro.h (tilepro_mnemonic): Add TILEPRO_OPC_LW_TLS,
 308         TILEPRO_OPC_LW_TLS_SN.
 309
 310 2012-02-08  H.J. Lu  <hongjiu.lu@intel.com>
 311
 312         * i386.h (XACQUIRE_PREFIX_OPCODE): New.
 313         (XRELEASE_PREFIX_OPCODE): Likewise.
 314
 315 2011-12-08  Andrew Pinski  <apinski@cavium.com>
 316             Adam Nemet  <anemet@caviumnetworks.com>
 317
 318         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEON2.
 319         (INSN_OCTEON2): New macro.
 320         (CPU_OCTEON2): New macro.
 321         (OPCODE_IS_MEMBER): Add Octeon2.
 322
 323 2011-11-29  Andrew Pinski  <apinski@cavium.com>
 324
 325         * mips.h (INSN_CHIP_MASK): Update according to INSN_OCTEONP.
 326         (INSN_OCTEONP): New macro.
 327         (CPU_OCTEONP): New macro.
 328         (OPCODE_IS_MEMBER): Add Octeon+.
 329         (M_SAA_AB, M_SAAD_AB, M_SAA_OB, M_SAAD_OB): New enum values.
 330
 331 2011-11-01  DJ Delorie  <dj@redhat.com>
 332
 333         * rl78.h: New file.
 334
 335 2011-10-24  Maciej W. Rozycki  <macro@codesourcery.com>
 336
 337         * mips.h: Fix a typo in description.
 338
 339 2011-09-21  David S. Miller  <davem@davemloft.net>
 340
 341         * sparc.h (struct sparc_opcode): Expand 'flags' to unsigned int.
 342         (F_MUL32, F_DIV32, F_FSMULD, F_V8PLUS, F_POPC, F_VIS, F_VIS2,
 343         F_ASI_BLK_INIT, F_FMAF, F_VIS3, F_HPC, F_RANDOM, F_TRANS,
 344         F_FJFMAU, F_IMA, F_ASI_CACHE_SPARING): New flag bits.
 345
 346 2011-08-09  Chao-ying Fu  <fu@mips.com>
 347             Maciej W. Rozycki  <macro@codesourcery.com>
 348
 349         * mips.h (OP_MASK_3BITPOS, OP_SH_3BITPOS): New macros.
 350         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Redefine.
 351         (INSN_ASE_MASK): Add the MCU bit.
 352         (INSN_MCU): New macro.
 353         (M_ACLR_AB, M_ACLR_OB, M_ASET_AB, M_ASET_OB): New enum values.
 354         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): New macros.
 355
 356 2011-08-09  Maciej W. Rozycki  <macro@codesourcery.com>
 357
 358         * mips.h (INSN_WRITE_GPR_S, INSN2_WRITE_GPR_MB): New macros.
 359         (INSN2_READ_GPR_MC, INSN2_READ_GPR_ME): Likewise.
 360         (INSN2_WRITE_GPR_MF, INSN2_READ_GPR_MG): Likewise.
 361         (INSN2_READ_GPR_MJ, INSN2_WRITE_GPR_MJ): Likewise.
 362         (INSN2_READ_GPR_MP, INSN2_WRITE_GPR_MP): Likewise.
 363         (INSN2_READ_GPR_MQ, INSN2_WRITE_GPR_MHI): Likewise.
 364         (INSN2_READ_GPR_MMN): Likewise.
 365         (INSN2_READ_FPR_D): Change the bit used.
 366         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_MF): Likewise.
 367         (INSN2_MOD_SP, INSN2_READ_GPR_31, INSN2_READ_GP): Likewise.
 368         (INSN2_READ_PC, INSN2_UNCOND_BRANCH): Likewise.
 369         (INSN2_COND_BRANCH): Likewise.
 370         (INSN2_WRITE_GPR_S, INSN2_MOD_GPR_MB): Remove macros.
 371         (INSN2_MOD_GPR_MC, INSN2_MOD_GPR_ME, INSN2_MOD_GPR_MG): Likewise.
 372         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP, INSN2_MOD_GPR_MQ): Likewise.
 373         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM): Likewise.
 374         (INSN2_MOD_GPR_MN): Likewise.
 375
 376 2011-08-05  David S. Miller  <davem@davemloft.net>
 377
 378         * sparc.h: Document new format codes '4', '5', and '('.
 379         (OPF_LOW4, RS3): New macros.
 380
 381 2011-08-03  Maciej W. Rozycki  <macro@codesourcery.com>
 382
 383         * mips.h: Document the use of FP_D in MIPS16 mode.  Adjust the
 384         order of flags documented.
 385
 386 2011-07-29  Maciej W. Rozycki  <macro@codesourcery.com>
 387
 388         * mips.h: Clarify the description of microMIPS instruction
 389         manipulation macros.
 390         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): Remove macros.
 391
 392 2011-07-24  Chao-ying Fu  <fu@mips.com>
 393             Maciej W. Rozycki  <macro@codesourcery.com>
 394
 395         * mips.h (OP_MASK_EXTLSB, OP_SH_EXTLSB): New macros.
 396         (OP_MASK_STYPE, OP_SH_STYPE): Likewise.
 397         (OP_MASK_CODE10, OP_SH_CODE10): Likewise.
 398         (OP_MASK_TRAP, OP_SH_TRAP): Likewise.
 399         (OP_MASK_OFFSET12, OP_SH_OFFSET12): Likewise.
 400         (OP_MASK_OFFSET10, OP_SH_OFFSET10): Likewise.
 401         (OP_MASK_RS3, OP_SH_RS3): Likewise.
 402         (OP_MASK_MB, OP_SH_MB, OP_MASK_MC, OP_SH_MC): Likewise.
 403         (OP_MASK_MD, OP_SH_MD, OP_MASK_ME, OP_SH_ME): Likewise.
 404         (OP_MASK_MF, OP_SH_MF, OP_MASK_MG, OP_SH_MG): Likewise.
 405         (OP_MASK_MJ, OP_SH_MJ, OP_MASK_ML, OP_SH_ML): Likewise.
 406         (OP_MASK_MP, OP_SH_MP, OP_MASK_MQ, OP_SH_MQ): Likewise.
 407         (OP_MASK_IMMA, OP_SH_IMMA, OP_MASK_IMMB, OP_SH_IMMB): Likewise.
 408         (OP_MASK_IMMC, OP_SH_IMMC, OP_MASK_IMMF, OP_SH_IMMF): Likewise.
 409         (OP_MASK_IMMG, OP_SH_IMMG, OP_MASK_IMMH, OP_SH_IMMH): Likewise.
 410         (OP_MASK_IMMI, OP_SH_IMMI, OP_MASK_IMMJ, OP_SH_IMMJ): Likewise.
 411         (OP_MASK_IMML, OP_SH_IMML, OP_MASK_IMMM, OP_SH_IMMM): Likewise.
 412         (OP_MASK_IMMN, OP_SH_IMMN, OP_MASK_IMMO, OP_SH_IMMO): Likewise.
 413         (OP_MASK_IMMP, OP_SH_IMMP, OP_MASK_IMMQ, OP_SH_IMMQ): Likewise.
 414         (OP_MASK_IMMU, OP_SH_IMMU, OP_MASK_IMMW, OP_SH_IMMW): Likewise.
 415         (OP_MASK_IMMX, OP_SH_IMMX, OP_MASK_IMMY, OP_SH_IMMY): Likewise.
 416         (INSN_WRITE_GPR_S): New macro.
 417         (INSN2_BRANCH_DELAY_16BIT, INSN2_BRANCH_DELAY_32BIT): Likewise.
 418         (INSN2_READ_FPR_D): Likewise.
 419         (INSN2_MOD_GPR_MB, INSN2_MOD_GPR_MC): Likewise.
 420         (INSN2_MOD_GPR_MD, INSN2_MOD_GPR_ME): Likewise.
 421         (INSN2_MOD_GPR_MF, INSN2_MOD_GPR_MG): Likewise.
 422         (INSN2_MOD_GPR_MJ, INSN2_MOD_GPR_MP): Likewise.
 423         (INSN2_MOD_GPR_MQ, INSN2_MOD_SP): Likewise.
 424         (INSN2_READ_GPR_31, INSN2_READ_GP, INSN2_READ_PC): Likewise.
 425         (INSN2_UNCOND_BRANCH, INSN2_COND_BRANCH): Likewise.
 426         (INSN2_MOD_GPR_MHI, INSN2_MOD_GPR_MM, INSN2_MOD_GPR_MN): Likewise.
 427         (CPU_MICROMIPS): New macro.
 428         (M_BC1FL, M_BC1TL, M_BC2FL, M_BC2TL): New enum values.
 429         (M_BEQL, M_BGEZ, M_BGEZL, M_BGEZALL, M_BGTZ, M_BGTZL): Likewise.
 430         (M_BLEZ, M_BLEZL, M_BLTZ, M_BLTZL, M_BLTZALL, M_BNEL): Likewise.
 431         (M_CACHE_OB, M_JALS_1, M_JALS_2, M_JALS_A): Likewise.
 432         (M_LDC2_OB, M_LDL_OB, M_LDM_AB, M_LDM_OB): Likewise.
 433         (M_LDP_AB, M_LDP_OB, M_LDR_OB, M_LL_OB, M_LLD_OB): Likewise.
 434         (M_LWC2_OB, M_LWL_OB, M_LWM_AB, M_LWM_OB): Likewise.
 435         (M_LWP_AB, M_LWP_OB, M_LWR_OB): Likewise.
 436         (M_LWU_OB, M_PREF_OB, M_SC_OB, M_SCD_OB): Likewise.
 437         (M_SDC2_OB, M_SDL_OB, M_SDM_AB, M_SDM_OB): Likewise.
 438         (M_SDP_AB, M_SDP_OB, M_SDR_OB): Likewise.
 439         (M_SWC2_OB, M_SWL_OB, M_SWM_AB, M_SWM_OB): Likewise.
 440         (M_SWP_AB, M_SWP_OB, M_SWR_OB): Likewise.
 441         (MICROMIPSOP_MASK_MAJOR, MICROMIPSOP_SH_MAJOR): New macros.
 442         (MICROMIPSOP_MASK_IMMEDIATE, MICROMIPSOP_SH_IMMEDIATE): Likewise.
 443         (MICROMIPSOP_MASK_DELTA, MICROMIPSOP_SH_DELTA): Likewise.
 444         (MICROMIPSOP_MASK_CODE10, MICROMIPSOP_SH_CODE10): Likewise.
 445         (MICROMIPSOP_MASK_TRAP, MICROMIPSOP_SH_TRAP): Likewise.
 446         (MICROMIPSOP_MASK_SHAMT, MICROMIPSOP_SH_SHAMT): Likewise.
 447         (MICROMIPSOP_MASK_TARGET, MICROMIPSOP_SH_TARGET): Likewise.
 448         (MICROMIPSOP_MASK_EXTLSB, MICROMIPSOP_SH_EXTLSB): Likewise.
 449         (MICROMIPSOP_MASK_EXTMSBD, MICROMIPSOP_SH_EXTMSBD): Likewise.
 450         (MICROMIPSOP_MASK_INSMSB, MICROMIPSOP_SH_INSMSB): Likewise.
 451         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 452         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 453         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 454         (MICROMIPSOP_MASK_SEL, MICROMIPSOP_SH_SEL): Likewise.
 455         (MICROMIPSOP_MASK_OFFSET12, MICROMIPSOP_SH_OFFSET12): Likewise.
 456         (MICROMIPSOP_MASK_3BITPOS, MICROMIPSOP_SH_3BITPOS): Likewise.
 457         (MICROMIPSOP_MASK_STYPE, MICROMIPSOP_SH_STYPE): Likewise.
 458         (MICROMIPSOP_MASK_OFFSET10, MICROMIPSOP_SH_OFFSET10): Likewise.
 459         (MICROMIPSOP_MASK_RS, MICROMIPSOP_SH_RS): Likewise.
 460         (MICROMIPSOP_MASK_RT, MICROMIPSOP_SH_RT): Likewise.
 461         (MICROMIPSOP_MASK_RD, MICROMIPSOP_SH_RD): Likewise.
 462         (MICROMIPSOP_MASK_FS, MICROMIPSOP_SH_FS): Likewise.
 463         (MICROMIPSOP_MASK_FT, MICROMIPSOP_SH_FT): Likewise.
 464         (MICROMIPSOP_MASK_FD, MICROMIPSOP_SH_FD): Likewise.
 465         (MICROMIPSOP_MASK_FR, MICROMIPSOP_SH_FR): Likewise.
 466         (MICROMIPSOP_MASK_RS3, MICROMIPSOP_SH_RS3): Likewise.
 467         (MICROMIPSOP_MASK_PREFX, MICROMIPSOP_SH_PREFX): Likewise.
 468         (MICROMIPSOP_MASK_BCC, MICROMIPSOP_SH_BCC): Likewise.
 469         (MICROMIPSOP_MASK_CCC, MICROMIPSOP_SH_CCC): Likewise.
 470         (MICROMIPSOP_MASK_COPZ, MICROMIPSOP_SH_COPZ): Likewise.
 471         (MICROMIPSOP_MASK_MB, MICROMIPSOP_SH_MB): Likewise.
 472         (MICROMIPSOP_MASK_MC, MICROMIPSOP_SH_MC): Likewise.
 473         (MICROMIPSOP_MASK_MD, MICROMIPSOP_SH_MD): Likewise.
 474         (MICROMIPSOP_MASK_ME, MICROMIPSOP_SH_ME): Likewise.
 475         (MICROMIPSOP_MASK_MF, MICROMIPSOP_SH_MF): Likewise.
 476         (MICROMIPSOP_MASK_MG, MICROMIPSOP_SH_MG): Likewise.
 477         (MICROMIPSOP_MASK_MH, MICROMIPSOP_SH_MH): Likewise.
 478         (MICROMIPSOP_MASK_MI, MICROMIPSOP_SH_MI): Likewise.
 479         (MICROMIPSOP_MASK_MJ, MICROMIPSOP_SH_MJ): Likewise.
 480         (MICROMIPSOP_MASK_ML, MICROMIPSOP_SH_ML): Likewise.
 481         (MICROMIPSOP_MASK_MM, MICROMIPSOP_SH_MM): Likewise.
 482         (MICROMIPSOP_MASK_MN, MICROMIPSOP_SH_MN): Likewise.
 483         (MICROMIPSOP_MASK_MP, MICROMIPSOP_SH_MP): Likewise.
 484         (MICROMIPSOP_MASK_MQ, MICROMIPSOP_SH_MQ): Likewise.
 485         (MICROMIPSOP_MASK_IMMA, MICROMIPSOP_SH_IMMA): Likewise.
 486         (MICROMIPSOP_MASK_IMMB, MICROMIPSOP_SH_IMMB): Likewise.
 487         (MICROMIPSOP_MASK_IMMC, MICROMIPSOP_SH_IMMC): Likewise.
 488         (MICROMIPSOP_MASK_IMMD, MICROMIPSOP_SH_IMMD): Likewise.
 489         (MICROMIPSOP_MASK_IMME, MICROMIPSOP_SH_IMME): Likewise.
 490         (MICROMIPSOP_MASK_IMMF, MICROMIPSOP_SH_IMMF): Likewise.
 491         (MICROMIPSOP_MASK_IMMG, MICROMIPSOP_SH_IMMG): Likewise.
 492         (MICROMIPSOP_MASK_IMMH, MICROMIPSOP_SH_IMMH): Likewise.
 493         (MICROMIPSOP_MASK_IMMI, MICROMIPSOP_SH_IMMI): Likewise.
 494         (MICROMIPSOP_MASK_IMMJ, MICROMIPSOP_SH_IMMJ): Likewise.
 495         (MICROMIPSOP_MASK_IMML, MICROMIPSOP_SH_IMML): Likewise.
 496         (MICROMIPSOP_MASK_IMMM, MICROMIPSOP_SH_IMMM): Likewise.
 497         (MICROMIPSOP_MASK_IMMN, MICROMIPSOP_SH_IMMN): Likewise.
 498         (MICROMIPSOP_MASK_IMMO, MICROMIPSOP_SH_IMMO): Likewise.
 499         (MICROMIPSOP_MASK_IMMP, MICROMIPSOP_SH_IMMP): Likewise.
 500         (MICROMIPSOP_MASK_IMMQ, MICROMIPSOP_SH_IMMQ): Likewise.
 501         (MICROMIPSOP_MASK_IMMU, MICROMIPSOP_SH_IMMU): Likewise.
 502         (MICROMIPSOP_MASK_IMMW, MICROMIPSOP_SH_IMMW): Likewise.
 503         (MICROMIPSOP_MASK_IMMX, MICROMIPSOP_SH_IMMX): Likewise.
 504         (MICROMIPSOP_MASK_IMMY, MICROMIPSOP_SH_IMMY): Likewise.
 505         (MICROMIPSOP_MASK_CODE, MICROMIPSOP_SH_CODE): Likewise.
 506         (MICROMIPSOP_MASK_CODE2, MICROMIPSOP_SH_CODE2): Likewise.
 507         (MICROMIPSOP_MASK_CACHE, MICROMIPSOP_SH_CACHE): Likewise.
 508         (MICROMIPSOP_MASK_CODE20, MICROMIPSOP_SH_CODE20): Likewise.
 509         (MICROMIPSOP_MASK_PERFREG, MICROMIPSOP_SH_PERFREG): Likewise.
 510         (MICROMIPSOP_MASK_CODE19, MICROMIPSOP_SH_CODE19): Likewise.
 511         (MICROMIPSOP_MASK_ALN, MICROMIPSOP_SH_ALN): Likewise.
 512         (MICROMIPSOP_MASK_VECBYTE, MICROMIPSOP_SH_VECBYTE): Likewise.
 513         (MICROMIPSOP_MASK_VECALIGN, MICROMIPSOP_SH_VECALIGN): Likewise.
 514         (MICROMIPSOP_MASK_DSPACC, MICROMIPSOP_SH_DSPACC): Likewise.
 515         (MICROMIPSOP_MASK_DSPACC_S, MICROMIPSOP_SH_DSPACC_S): Likewise.
 516         (MICROMIPSOP_MASK_DSPSFT, MICROMIPSOP_SH_DSPSFT): Likewise.
 517         (MICROMIPSOP_MASK_DSPSFT_7, MICROMIPSOP_SH_DSPSFT_7): Likewise.
 518         (MICROMIPSOP_MASK_SA3, MICROMIPSOP_SH_SA3): Likewise.
 519         (MICROMIPSOP_MASK_SA4, MICROMIPSOP_SH_SA4): Likewise.
 520         (MICROMIPSOP_MASK_IMM8, MICROMIPSOP_SH_IMM8): Likewise.
 521         (MICROMIPSOP_MASK_IMM10, MICROMIPSOP_SH_IMM10): Likewise.
 522         (MICROMIPSOP_MASK_WRDSP, MICROMIPSOP_SH_WRDSP): Likewise.
 523         (MICROMIPSOP_MASK_RDDSP, MICROMIPSOP_SH_RDDSP): Likewise.
 524         (MICROMIPSOP_MASK_BP, MICROMIPSOP_SH_BP): Likewise.
 525         (MICROMIPSOP_MASK_MT_U, MICROMIPSOP_SH_MT_U): Likewise.
 526         (MICROMIPSOP_MASK_MT_H, MICROMIPSOP_SH_MT_H): Likewise.
 527         (MICROMIPSOP_MASK_MTACC_T, MICROMIPSOP_SH_MTACC_T): Likewise.
 528         (MICROMIPSOP_MASK_MTACC_D, MICROMIPSOP_SH_MTACC_D): Likewise.
 529         (MICROMIPSOP_MASK_BBITIND, MICROMIPSOP_SH_BBITIND): Likewise.
 530         (MICROMIPSOP_MASK_CINSPOS, MICROMIPSOP_SH_CINSPOS): Likewise.
 531         (MICROMIPSOP_MASK_CINSLM1, MICROMIPSOP_SH_CINSLM1): Likewise.
 532         (MICROMIPSOP_MASK_SEQI, MICROMIPSOP_SH_SEQI): Likewise.
 533         (micromips_opcodes): New declaration.
 534         (bfd_micromips_num_opcodes): Likewise.
 535
 536 2011-07-24  Maciej W. Rozycki  <macro@codesourcery.com>
 537
 538         * mips.h (INSN_TRAP): Rename to...
 539         (INSN_NO_DELAY_SLOT): ... this.
 540         (INSN_SYNC): Remove macro.
 541
 542 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
 543
 544         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
 545         a duplicate of AVR_ISA_SPM.
 546
 547 2011-07-01  Nick Clifton  <nickc@redhat.com>
 548
 549         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
 550
 551 2011-06-18  Robin Getz  <robin.getz@analog.com>
 552
 553         * bfin.h (is_macmod_signed): New func
 554
 555 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
 556
 557         * bfin.h (is_macmod_pmove): Add missing space before func args.
 558         (is_macmod_hmove): Likewise.
 559
 560 2011-06-13  Walter Lee  <walt@tilera.com>
 561
 562         * tilegx.h: New file.
 563         * tilepro.h: New file.
 564
 565 2011-05-31  Paul Brook  <paul@codesourcery.com>
 566
 567         * arm.h (ARM_ARCH_V7R_IDIV): Define.
 568
 569 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 570
 571         * s390.h: Replace S390_OPERAND_REG_EVEN with
 572         S390_OPERAND_REG_PAIR.
 573
 574 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 575
 576         * s390.h: Add S390_OPCODE_REG_EVEN flag.
 577
 578 2011-04-18  Julian Brown  <julian@codesourcery.com>
 579
 580         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
 581
 582 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
 583
 584         PR gas/12296
 585         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
 586
 587 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
 588
 589         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
 590         New instruction set flags.
 591         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
 592
 593 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
 594
 595         * mips.h (M_PREF_AB): New enum value.
 596
 597 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
 598
 599         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
 600         M_IU): Define.
 601         (is_macmod_pmove, is_macmod_hmove): New functions.
 602
 603 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
 604
 605         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
 606
 607 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
 608
 609         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
 610         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
 611
 612 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 613
 614         PR gas/11395
 615         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
 616         "bb" entries.
 617
 618 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 619
 620         PR gas/11395
 621         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
 622
 623 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
 624
 625         * mips.h: Update commentary after last commit.
 626
 627 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
 628
 629         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
 630         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
 631         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
 632
 633 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
 634
 635         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
 636
 637 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
 638
 639         * mips.h: Fix previous commit.
 640
 641 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 642
 643         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 644         (INSN_LOONGSON_3A): Clear bit 31.
 645
 646 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 647
 648         PR gas/12198
 649         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 650         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 651         (ARM_ARCH_V6M_ONLY): New define.
 652
 653 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 654
 655         * mips.h (INSN_LOONGSON_3A): Defined.
 656         (CPU_LOONGSON_3A): Defined.
 657         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 658
 659 2010-10-09  Matt Rice  <ratmice@gmail.com>
 660
 661         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 662         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 663
 664 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 665
 666         * arm.h (ARM_EXT_VIRT): New define.
 667         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 668         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 669         Extensions.
 670
 671 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 672
 673         * arm.h (ARM_AEXT_ADIV): New define.
 674         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 675
 676 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 677
 678         * arm.h (ARM_EXT_OS): New define.
 679         (ARM_AEXT_V6SM): Likewise.
 680         (ARM_ARCH_V6SM): Likewise.
 681
 682 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 683
 684         * arm.h (ARM_EXT_MP): Add.
 685         (ARM_ARCH_V7A_MP): Likewise.
 686
 687 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 688
 689         * bfin.h: Declare pseudoChr structs/defines.
 690
 691 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 692
 693         * bfin.h: Strip trailing whitespace.
 694
 695 2010-07-29  DJ Delorie  <dj@redhat.com>
 696
 697         * rx.h (RX_Operand_Type): Add TwoReg.
 698         (RX_Opcode_ID): Remove ediv and ediv2.
 699
 700 2010-07-27  DJ Delorie  <dj@redhat.com>
 701
 702         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 703
 704 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 705             Ina Pandit  <ina.pandit@kpitcummins.com>
 706
 707         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 708         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 709         PROCESSOR_V850E2_ALL.
 710         Remove PROCESSOR_V850EA support.
 711         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 712         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 713         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 714         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 715         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 716         V850_OPERAND_PERCENT.
 717         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 718         V850_NOT_R0.
 719         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 720         and V850E_PUSH_POP
 721
 722 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 723
 724         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 725         (MIPS16_INSN_BRANCH): Rename to...
 726         (MIPS16_INSN_COND_BRANCH): ... this.
 727
 728 2010-07-03  Alan Modra  <amodra@gmail.com>
 729
 730         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 731         Renumber other PPC_OPCODE defines.
 732
 733 2010-07-03  Alan Modra  <amodra@gmail.com>
 734
 735         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 736
 737 2010-06-29  Alan Modra  <amodra@gmail.com>
 738
 739         * maxq.h: Delete file.
 740
 741 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 742
 743         * ppc.h (PPC_OPCODE_E500): Define.
 744
 745 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 746
 747         * opcode/mips.h (INSN_MIPS16): Remove.
 748
 749 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 750
 751         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 752
 753 2010-04-15  Nick Clifton  <nickc@redhat.com>
 754
 755         * alpha.h: Update copyright notice to use GPLv3.
 756         * arc.h: Likewise.
 757         * arm.h: Likewise.
 758         * avr.h: Likewise.
 759         * bfin.h: Likewise.
 760         * cgen.h: Likewise.
 761         * convex.h: Likewise.
 762         * cr16.h: Likewise.
 763         * cris.h: Likewise.
 764         * crx.h: Likewise.
 765         * d10v.h: Likewise.
 766         * d30v.h: Likewise.
 767         * dlx.h: Likewise.
 768         * h8300.h: Likewise.
 769         * hppa.h: Likewise.
 770         * i370.h: Likewise.
 771         * i386.h: Likewise.
 772         * i860.h: Likewise.
 773         * i960.h: Likewise.
 774         * ia64.h: Likewise.
 775         * m68hc11.h: Likewise.
 776         * m68k.h: Likewise.
 777         * m88k.h: Likewise.
 778         * maxq.h: Likewise.
 779         * mips.h: Likewise.
 780         * mmix.h: Likewise.
 781         * mn10200.h: Likewise.
 782         * mn10300.h: Likewise.
 783         * msp430.h: Likewise.
 784         * np1.h: Likewise.
 785         * ns32k.h: Likewise.
 786         * or32.h: Likewise.
 787         * pdp11.h: Likewise.
 788         * pj.h: Likewise.
 789         * pn.h: Likewise.
 790         * ppc.h: Likewise.
 791         * pyr.h: Likewise.
 792         * rx.h: Likewise.
 793         * s390.h: Likewise.
 794         * score-datadep.h: Likewise.
 795         * score-inst.h: Likewise.
 796         * sparc.h: Likewise.
 797         * spu-insns.h: Likewise.
 798         * spu.h: Likewise.
 799         * tic30.h: Likewise.
 800         * tic4x.h: Likewise.
 801         * tic54x.h: Likewise.
 802         * tic80.h: Likewise.
 803         * v850.h: Likewise.
 804         * vax.h: Likewise.
 805
 806 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 807
 808         * tic6x-control-registers.h, tic6x-insn-formats.h,
 809         tic6x-opcode-table.h, tic6x.h: New.
 810
 811 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 812
 813         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 814
 815 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 816
 817         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 818
 819 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 820
 821         * ia64.h (ia64_find_opcode): Remove argument name.
 822         (ia64_find_next_opcode): Likewise.
 823         (ia64_dis_opcode): Likewise.
 824         (ia64_free_opcode): Likewise.
 825         (ia64_find_dependency): Likewise.
 826
 827 2009-11-22  Doug Evans  <dje@sebabeach.org>
 828
 829         * cgen.h: Include bfd_stdint.h.
 830         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 831
 832 2009-11-18  Paul Brook  <paul@codesourcery.com>
 833
 834         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 835
 836 2009-11-17  Paul Brook  <paul@codesourcery.com>
 837         Daniel Jacobowitz  <dan@codesourcery.com>
 838
 839         * arm.h (ARM_EXT_V6_DSP): Define.
 840         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 841         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 842
 843 2009-11-04  DJ Delorie  <dj@redhat.com>
 844
 845         * rx.h (rx_decode_opcode) (mvtipl): Add.
 846         (mvtcp, mvfcp, opecp): Remove.
 847
 848 2009-11-02  Paul Brook  <paul@codesourcery.com>
 849
 850         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 851         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 852         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 853         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 854         FPU_ARCH_NEON_VFP_V4): Define.
 855
 856 2009-10-23  Doug Evans  <dje@sebabeach.org>
 857
 858         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 859         * cgen.h: Update.  Improve multi-inclusion macro name.
 860
 861 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 862
 863         * ppc.h (PPC_OPCODE_476): Define.
 864
 865 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 866
 867         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 868
 869 2009-09-29  DJ Delorie  <dj@redhat.com>
 870
 871         * rx.h: New file.
 872
 873 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 874
 875         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 876
 877 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 878
 879         * ppc.h (PPC_OPCODE_PPCA2): New.
 880
 881 2009-09-05  Martin Thuresson  <martin@mtme.org>
 882
 883         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 884
 885 2009-08-29  Martin Thuresson  <martin@mtme.org>
 886
 887         * tic30.h (template): Rename type template to
 888         insn_template. Updated code to use new name.
 889         * tic54x.h (template): Rename type template to
 890         insn_template.
 891
 892 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 893
 894         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 895
 896 2009-06-11  Anthony Green  <green@moxielogic.com>
 897
 898         * moxie.h (MOXIE_F3_PCREL): Define.
 899         (moxie_form3_opc_info): Grow.
 900
 901 2009-06-06  Anthony Green  <green@moxielogic.com>
 902
 903         * moxie.h (MOXIE_F1_M): Define.
 904
 905 2009-04-15  Anthony Green  <green@moxielogic.com>
 906
 907         * moxie.h: Created.
 908
 909 2009-04-06  DJ Delorie  <dj@redhat.com>
 910
 911         * h8300.h: Add relaxation attributes to MOVA opcodes.
 912
 913 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 914
 915         * ppc.h (ppc_parse_cpu): Declare.
 916
 917 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 918
 919         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 920         and _IMM11 for mbitclr and mbitset.
 921         * score-datadep.h: Update dependency information.
 922
 923 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 924
 925         * ppc.h (PPC_OPCODE_POWER7): New.
 926
 927 2009-02-06  Doug Evans  <dje@google.com>
 928
 929         * i386.h: Add comment regarding sse* insns and prefixes.
 930
 931 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 932
 933         * mips.h (INSN_XLR): Define.
 934         (INSN_CHIP_MASK): Update.
 935         (CPU_XLR): Define.
 936         (OPCODE_IS_MEMBER): Update.
 937         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 938
 939 2009-01-28  Doug Evans  <dje@google.com>
 940
 941         * opcode/i386.h: Add multiple inclusion protection.
 942         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 943         (EDI_REG_NUM): New macros.
 944         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 945         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 946         (REX_PREFIX_P): New macro.
 947
 948 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 949
 950         * ppc.h (struct powerpc_opcode): New field "deprecated".
 951         (PPC_OPCODE_NOPOWER4): Delete.
 952
 953 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 954
 955         * mips.h: Define CPU_R14000, CPU_R16000.
 956         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 957
 958 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 959
 960         * arm.h (FPU_NEON_FP16): New.
 961         (FPU_ARCH_NEON_FP16): New.
 962
 963 2008-11-06  Chao-ying Fu  <fu@mips.com>
 964
 965         * mips.h: Doucument '1' for 5-bit sync type.
 966
 967 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 968
 969         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 970         IA64_RS_CR.
 971
 972 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 973
 974         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 975
 976 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 977
 978         * ppc.h (PPC_OPCODE_405): Define.
 979         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 980
 981 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 982
 983         * ppc.h (ppc_cpu_t): New typedef.
 984         (struct powerpc_opcode <flags>): Use it.
 985         (struct powerpc_operand <insert, extract>): Likewise.
 986         (struct powerpc_macro <flags>): Likewise.
 987
 988 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 989
 990         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 991         Update comment before MIPS16 field descriptors to mention MIPS16.
 992         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 993         BBIT.
 994         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 995         New bit masks and shift counts for cins and exts.
 996
 997         * mips.h: Document new field descriptors +Q.
 998         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 999
1000 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
1001
1002         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
1003         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
1004
1005 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
1006
1007         * ppc.h: (PPC_OPCODE_E500MC): New.
1008
1009 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
1010
1011         * i386.h (MAX_OPERANDS): Set to 5.
1012         (MAX_MNEM_SIZE): Changed to 20.
1013
1014 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
1015
1016         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
1017
1018 2008-03-09  Paul Brook  <paul@codesourcery.com>
1019
1020         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
1021
1022 2008-03-04  Paul Brook  <paul@codesourcery.com>
1023
1024         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
1025         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
1026         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
1027
1028 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
1029             Nick Clifton  <nickc@redhat.com>
1030
1031         PR 3134
1032         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
1033         with a 32-bit displacement but without the top bit of the 4th byte
1034         set.
1035
1036 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
1037
1038         * cr16.h (cr16_num_optab): Declared.
1039
1040 2008-02-14  Hakan Ardo  <hakan@debian.org>
1041
1042         PR gas/2626
1043         * avr.h (AVR_ISA_2xxe): Define.
1044
1045 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
1046
1047         * mips.h: Update copyright.
1048         (INSN_CHIP_MASK): New macro.
1049         (INSN_OCTEON): New macro.
1050         (CPU_OCTEON): New macro.
1051         (OPCODE_IS_MEMBER): Handle Octeon instructions.
1052
1053 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
1054
1055         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
1056
1057 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
1058
1059         * avr.h (AVR_ISA_USB162): Add new opcode set.
1060         (AVR_ISA_AVR3): Likewise.
1061
1062 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1063
1064         * mips.h (INSN_LOONGSON_2E): New.
1065         (INSN_LOONGSON_2F): New.
1066         (CPU_LOONGSON_2E): New.
1067         (CPU_LOONGSON_2F): New.
1068         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
1069
1070 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
1071
1072         * mips.h (INSN_ISA*): Redefine certain values as an
1073         enumeration.  Update comments.
1074         (mips_isa_table): New.
1075         (ISA_MIPS*): Redefine to match enumeration.
1076         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
1077         values.
1078
1079 2007-08-08  Ben Elliston  <bje@au.ibm.com>
1080
1081         * ppc.h (PPC_OPCODE_PPCPS): New.
1082
1083 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
1084
1085         * m68k.h: Document j K & E.
1086
1087 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
1088
1089         * cr16.h: New file for CR16 target.
1090
1091 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
1092
1093         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
1094
1095 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
1096
1097         * m68k.h (mcfisa_c): New.
1098         (mcfusp, mcf_mask): Adjust.
1099
1100 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
1101
1102         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
1103         (num_powerpc_operands): Declare.
1104         (PPC_OPERAND_SIGNED et al): Redefine as hex.
1105         (PPC_OPERAND_PLUS1): Define.
1106
1107 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
1108
1109         * i386.h (REX_MODE64): Renamed to ...
1110         (REX_W): This.
1111         (REX_EXTX): Renamed to ...
1112         (REX_R): This.
1113         (REX_EXTY): Renamed to ...
1114         (REX_X): This.
1115         (REX_EXTZ): Renamed to ...
1116         (REX_B): This.
1117
1118 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
1119
1120         * i386.h: Add entries from config/tc-i386.h and move tables
1121         to opcodes/i386-opc.h.
1122
1123 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
1124
1125         * i386.h (FloatDR): Removed.
1126         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
1127
1128 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
1129
1130         * spu-insns.h: Add soma double-float insns.
1131
1132 2007-02-20  Thiemo Seufer  <ths@mips.com>
1133             Chao-Ying Fu  <fu@mips.com>
1134
1135         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
1136         (INSN_DSPR2): Add flag for DSP R2 instructions.
1137         (M_BALIGN): New macro.
1138
1139 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
1140
1141         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
1142         and Seg3ShortFrom with Shortform.
1143
1144 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
1145
1146         PR gas/4027
1147         * i386.h (i386_optab): Put the real "test" before the pseudo
1148         one.
1149
1150 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
1151
1152         * m68k.h (m68010up): OR fido_a.
1153
1154 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
1155
1156         * m68k.h (fido_a): New.
1157
1158 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
1159
1160         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
1161         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
1162         values.
1163
1164 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
1165
1166         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
1167
1168 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
1169
1170         * score-inst.h (enum score_insn_type): Add Insn_internal.
1171
1172 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
1173             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
1174             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
1175             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
1176             Alan Modra  <amodra@bigpond.net.au>
1177
1178         * spu-insns.h: New file.
1179         * spu.h: New file.
1180
1181 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
1182
1183         * ppc.h (PPC_OPCODE_CELL): Define.
1184
1185 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
1186
1187         * i386.h :  Modify opcode to support for the change in POPCNT opcode
1188         in amdfam10 architecture.
1189
1190 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
1191
1192         * i386.h: Replace CpuMNI with CpuSSSE3.
1193
1194 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
1195             Joseph Myers  <joseph@codesourcery.com>
1196             Ian Lance Taylor  <ian@wasabisystems.com>
1197             Ben Elliston  <bje@wasabisystems.com>
1198
1199         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
1200
1201 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
1202
1203         * score-datadep.h: New file.
1204         * score-inst.h: New file.
1205
1206 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
1207
1208         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
1209         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
1210         movdq2q and movq2dq.
1211
1212 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
1213            Michael Meissner             <michael.meissner@amd.com>
1214
1215         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
1216
1217 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1218
1219         * i386.h (i386_optab): Add "nop" with memory reference.
1220
1221 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
1222
1223         * i386.h (i386_optab): Update comment for 64bit NOP.
1224
1225 2006-06-06  Ben Elliston  <bje@au.ibm.com>
1226             Anton Blanchard  <anton@samba.org>
1227
1228         * ppc.h (PPC_OPCODE_POWER6): Define.
1229         Adjust whitespace.
1230
1231 2006-06-05  Thiemo Seufer  <ths@mips.com>
1232
1233         * mips.h: Improve description of MT flags.
1234
1235 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
1236
1237         * m68k.h (mcf_mask): Define.
1238
1239 2006-05-05  Thiemo Seufer  <ths@mips.com>
1240             David Ung  <davidu@mips.com>
1241
1242         * mips.h (enum): Add macro M_CACHE_AB.
1243
1244 2006-05-04  Thiemo Seufer  <ths@mips.com>
1245             Nigel Stephens  <nigel@mips.com>
1246             David Ung  <davidu@mips.com>
1247
1248         * mips.h: Add INSN_SMARTMIPS define.
1249
1250 2006-04-30  Thiemo Seufer  <ths@mips.com>
1251             David Ung  <davidu@mips.com>
1252
1253         * mips.h: Defines udi bits and masks.  Add description of
1254         characters which may appear in the args field of udi
1255         instructions.
1256
1257 2006-04-26  Thiemo Seufer  <ths@networkno.de>
1258
1259         * mips.h: Improve comments describing the bitfield instruction
1260         fields.
1261
1262 2006-04-26  Julian Brown  <julian@codesourcery.com>
1263
1264         * arm.h (FPU_VFP_EXT_V3): Define constant.
1265         (FPU_NEON_EXT_V1): Likewise.
1266         (FPU_VFP_HARD): Update.
1267         (FPU_VFP_V3): Define macro.
1268         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
1269
1270 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
1271
1272         * avr.h (AVR_ISA_PWMx): New.
1273
1274 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
1275
1276         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
1277         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
1278         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
1279         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
1280         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
1281
1282 2006-03-10  Paul Brook  <paul@codesourcery.com>
1283
1284         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
1285
1286 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1287
1288         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
1289         first.  Correct mask of bb "B" opcode.
1290
1291 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
1292
1293         * i386.h (i386_optab): Support Intel Merom New Instructions.
1294
1295 2006-02-24  Paul Brook  <paul@codesourcery.com>
1296
1297         * arm.h: Add V7 feature bits.
1298
1299 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
1300
1301         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
1302
1303 2006-01-31  Paul Brook  <paul@codesourcery.com>
1304         Richard Earnshaw <rearnsha@arm.com>
1305
1306         * arm.h: Use ARM_CPU_FEATURE.
1307         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
1308         (arm_feature_set): Change to a structure.
1309         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
1310         ARM_FEATURE): New macros.
1311
1312 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
1313
1314         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
1315         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
1316         (ADD_PC_INCR_OPCODE): Don't define.
1317
1318 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
1319
1320         PR gas/1874
1321         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
1322
1323 2005-11-14  David Ung  <davidu@mips.com>
1324
1325         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
1326         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
1327         save/restore encoding of the args field.
1328
1329 2005-10-28  Dave Brolley  <brolley@redhat.com>
1330
1331         Contribute the following changes:
1332         2005-02-16  Dave Brolley  <brolley@redhat.com>
1333
1334         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
1335         cgen_isa_mask_* to cgen_bitset_*.
1336         * cgen.h: Likewise.
1337
1338         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
1339
1340         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
1341         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
1342         (CGEN_CPU_TABLE): Make isas a ponter.
1343
1344         2003-09-29  Dave Brolley  <brolley@redhat.com>
1345
1346         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
1347         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
1348         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
1349
1350         2002-12-13  Dave Brolley  <brolley@redhat.com>
1351
1352         * cgen.h (symcat.h): #include it.
1353         (cgen-bitset.h): #include it.
1354         (CGEN_ATTR_VALUE_TYPE): Now a union.
1355         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
1356         (CGEN_ATTR_ENTRY): 'value' now unsigned.
1357         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
1358         * cgen-bitset.h: New file.
1359
1360 2005-09-30  Catherine Moore  <clm@cm00re.com>
1361
1362         * bfin.h: New file.
1363
1364 2005-10-24  Jan Beulich  <jbeulich@novell.com>
1365
1366         * ia64.h (enum ia64_opnd): Move memory operand out of set of
1367         indirect operands.
1368
1369 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1370
1371         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
1372         Add FLAG_STRICT to pa10 ftest opcode.
1373
1374 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1375
1376         * hppa.h (pa_opcodes): Remove lha entries.
1377
1378 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1379
1380         * hppa.h (FLAG_STRICT): Revise comment.
1381         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
1382         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
1383         entries for "fdc".
1384
1385 2005-09-30  Catherine Moore  <clm@cm00re.com>
1386
1387         * bfin.h: New file.
1388
1389 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1390
1391         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
1392
1393 2005-09-06  Chao-ying Fu  <fu@mips.com>
1394
1395         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
1396         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
1397         define.
1398         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
1399         (INSN_ASE_MASK): Update to include INSN_MT.
1400         (INSN_MT): New define for MT ASE.
1401
1402 2005-08-25  Chao-ying Fu  <fu@mips.com>
1403
1404         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
1405         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
1406         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
1407         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
1408         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
1409         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
1410         instructions.
1411         (INSN_DSP): New define for DSP ASE.
1412
1413 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
1414
1415         * a29k.h: Delete.
1416
1417 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
1418
1419         * ppc.h (PPC_OPCODE_E300): Define.
1420
1421 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
1422
1423         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
1424
1425 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1426
1427         PR gas/336
1428         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
1429         and pitlb.
1430
1431 2005-07-27  Jan Beulich  <jbeulich@novell.com>
1432
1433         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
1434         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
1435         Add movq-s as 64-bit variants of movd-s.
1436
1437 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1438
1439         * hppa.h: Fix punctuation in comment.
1440
1441         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
1442         implicit space-register addressing.  Set space-register bits on opcodes
1443         using implicit space-register addressing.  Add various missing pa20
1444         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
1445         space-register addressing.  Use "fE" instead of "fe" in various
1446         fstw opcodes.
1447
1448 2005-07-18  Jan Beulich  <jbeulich@novell.com>
1449
1450         * i386.h (i386_optab): Operands of aam and aad are unsigned.
1451
1452 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
1453
1454         * i386.h (i386_optab): Support Intel VMX Instructions.
1455
1456 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1457
1458         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
1459
1460 2005-07-05  Jan Beulich  <jbeulich@novell.com>
1461
1462         * i386.h (i386_optab): Add new insns.
1463
1464 2005-07-01  Nick Clifton  <nickc@redhat.com>
1465
1466         * sparc.h: Add typedefs to structure declarations.
1467
1468 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
1469
1470         PR 1013
1471         * i386.h (i386_optab): Update comments for 64bit addressing on
1472         mov. Allow 64bit addressing for mov and movq.
1473
1474 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1475
1476         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
1477         respectively, in various floating-point load and store patterns.
1478
1479 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
1480
1481         * hppa.h (FLAG_STRICT): Correct comment.
1482         (pa_opcodes): Update load and store entries to allow both PA 1.X and
1483         PA 2.0 mneumonics when equivalent.  Entries with cache control
1484         completers now require PA 1.1.  Adjust whitespace.
1485
1486 2005-05-19  Anton Blanchard  <anton@samba.org>
1487
1488         * ppc.h (PPC_OPCODE_POWER5): Define.
1489
1490 2005-05-10  Nick Clifton  <nickc@redhat.com>
1491
1492         * Update the address and phone number of the FSF organization in
1493         the GPL notices in the following files:
1494         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
1495         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
1496         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
1497         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
1498         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
1499         tic54x.h, tic80.h, v850.h, vax.h
1500
1501 2005-05-09  Jan Beulich  <jbeulich@novell.com>
1502
1503         * i386.h (i386_optab): Add ht and hnt.
1504
1505 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
1506
1507         * i386.h: Insert hyphens into selected VIA PadLock extensions.
1508         Add xcrypt-ctr.  Provide aliases without hyphens.
1509
1510 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
1511
1512         Moved from ../ChangeLog
1513
1514         2005-04-12  Paul Brook  <paul@codesourcery.com>
1515         * m88k.h: Rename psr macros to avoid conflicts.
1516
1517         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
1518         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
1519         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
1520         and ARM_ARCH_V6ZKT2.
1521
1522         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
1523         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
1524         Remove redundant instruction types.
1525         (struct argument): X_op - new field.
1526         (struct cst4_entry): Remove.
1527         (no_op_insn): Declare.
1528
1529         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
1530         * crx.h (enum argtype): Rename types, remove unused types.
1531
1532         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
1533         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
1534         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
1535         (enum operand_type): Rearrange operands, edit comments.
1536         replace us<N> with ui<N> for unsigned immediate.
1537         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
1538         displacements (respectively).
1539         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
1540         (instruction type): Add NO_TYPE_INS.
1541         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1542         (operand_entry): New field - 'flags'.
1543         (operand flags): New.
1544
1545         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1546         * crx.h (operand_type): Remove redundant types i3, i4,
1547         i5, i8, i12.
1548         Add new unsigned immediate types us3, us4, us5, us16.
1549
1550 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1551
1552         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1553         adjust them accordingly.
1554
1555 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1556
1557         * i386.h (i386_optab): Add rdtscp.
1558
1559 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1560
1561         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1562         between memory and segment register. Allow movq for moving between
1563         general-purpose register and segment register.
1564
1565 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1566
1567         PR gas/707
1568         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1569         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1570         fnstsw.
1571
1572 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1573
1574         * m68k.h (m68008, m68ec030, m68882): Remove.
1575         (m68k_mask): New.
1576         (cpu_m68k, cpu_cf): New.
1577         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1578         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1579
1580 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1581
1582         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1583         * cgen.h (enum cgen_parse_operand_type): Add
1584         CGEN_PARSE_OPERAND_SYMBOLIC.
1585
1586 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1587
1588         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1589         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1590         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1591
1592 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1593
1594         * mips.h (struct mips_opcode): Add new pinfo2 member.
1595         (INSN_ALIAS): New define for opcode table entries that are
1596         specific instances of another entry, such as 'move' for an 'or'
1597         with a zero operand.
1598         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1599         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1600
1601 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1602
1603         * mips.h (CPU_RM9000): Define.
1604         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1605
1606 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1607
1608         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1609         to/from test registers are illegal in 64-bit mode. Add missing
1610         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1611         (previously one had to explicitly encode a rex64 prefix). Re-enable
1612         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1613         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1614
1615 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1616
1617         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1618         available only with SSE2. Change the MMX additions introduced by SSE
1619         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1620         instructions by their now designated identifier (since combining i686
1621         and 3DNow! does not really imply 3DNow!A).
1622
1623 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1624
1625         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1626         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1627
1628 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1629             Vineet Sharma      <vineets@noida.hcltech.com>
1630
1631         * maxq.h: New file: Disassembly information for the maxq port.
1632
1633 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1634
1635         * i386.h (i386_optab): Put back "movzb".
1636
1637 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1638
1639         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1640         comments.  Remove member cris_ver_sim.  Add members
1641         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1642         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1643         (struct cris_support_reg, struct cris_cond15): New types.
1644         (cris_conds15): Declare.
1645         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1646         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1647         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1648         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1649         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1650         SIZE_FIELD_UNSIGNED.
1651
1652 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1653
1654         * i386.h (sldx_Suf): Remove.
1655         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1656         (q_FP): Define, implying no REX64.
1657         (x_FP, sl_FP): Imply FloatMF.
1658         (i386_optab): Split reg and mem forms of moving from segment registers
1659         so that the memory forms can ignore the 16-/32-bit operand size
1660         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1661         all non-floating-point instructions. Unite 32- and 64-bit forms of
1662         movsx, movzx, and movd. Adjust floating point operations for the above
1663         changes to the *FP macros. Add DefaultSize to floating point control
1664         insns operating on larger memory ranges. Remove left over comments
1665         hinting at certain insns being Intel-syntax ones where the ones
1666         actually meant are already gone.
1667
1668 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1669
1670         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1671         instruction type.
1672
1673 2004-09-30  Paul Brook  <paul@codesourcery.com>
1674
1675         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1676         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1677
1678 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1679
1680         * avr.h: Add support for
1681         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1682
1683 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1684
1685         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1686
1687 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1688
1689         * msp430.h (msp430_opc): Add new instructions.
1690         (msp430_rcodes): Declare new instructions.
1691         (msp430_hcodes): Likewise..
1692
1693 2004-08-13  Nick Clifton  <nickc@redhat.com>
1694
1695         PR/301
1696         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1697         processors.
1698
1699 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1700
1701         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1702
1703 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1704
1705         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1706
1707 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1708
1709         * i386.h: Adjust instruction descriptions to better match the
1710         specification.
1711
1712 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1713
1714         * arm.h: Remove all old content.  Replace with architecture defines
1715         from gas/config/tc-arm.c.
1716
1717 2004-07-09  Andreas Schwab  <schwab@suse.de>
1718
1719         * m68k.h: Fix comment.
1720
1721 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1722
1723         * crx.h: New file.
1724
1725 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1726
1727         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1728
1729 2004-05-24  Peter Barada  <peter@the-baradas.com>
1730
1731         * m68k.h: Add 'size' to m68k_opcode.
1732
1733 2004-05-05  Peter Barada  <peter@the-baradas.com>
1734
1735         * m68k.h: Switch from ColdFire chip name to core variant.
1736
1737 2004-04-22  Peter Barada  <peter@the-baradas.com>
1738
1739         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1740         descriptions for new EMAC cases.
1741         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1742         handle Motorola MAC syntax.
1743         Allow disassembly of ColdFire V4e object files.
1744
1745 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1746
1747         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1748
1749 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1750
1751         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1752
1753 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1754
1755         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1756
1757 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1758
1759         * i386.h (i386_optab): Added xstore/xcrypt insns.
1760
1761 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1762
1763         * h8300.h (32bit ldc/stc): Add relaxing support.
1764
1765 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1766
1767         * h8300.h (BITOP): Pass MEMRELAX flag.
1768
1769 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1770
1771         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1772         except for the H8S.
1773
1774 For older changes see ChangeLog-9103
1775 \f
1776 Copyright (C) 2004-2012 Free Software Foundation, Inc.
1777
1778 Copying and distribution of this file, with or without modification,
1779 are permitted in any medium without royalty provided the copyright
1780 notice and this notice are preserved.
1781
1782 Local Variables:
1783 mode: change-log
1784 left-margin: 8
1785 fill-column: 74
1786 version-control: never
1787 End: