include/opcode/ChangeLog

   1 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
   2
   3         * ppc.h (PPC_OPCODE_POWER7): New.
   4
   5 2009-02-06  Doug Evans  <dje@google.com>
   6
   7         * i386.h: Add comment regarding sse* insns and prefixes.
   8
   9 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
  10
  11         * mips.h (INSN_XLR): Define.
  12         (INSN_CHIP_MASK): Update.
  13         (CPU_XLR): Define.
  14         (OPCODE_IS_MEMBER): Update.
  15         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
  16
  17 2009-01-28  Doug Evans  <dje@google.com>
  18
  19         * opcode/i386.h: Add multiple inclusion protection.
  20         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
  21         (EDI_REG_NUM): New macros.
  22         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
  23         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
  24         (REX_PREFIX_P): New macro.
  25
  26 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
  27
  28         * ppc.h (struct powerpc_opcode): New field "deprecated".
  29         (PPC_OPCODE_NOPOWER4): Delete.
  30
  31 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
  32
  33         * mips.h: Define CPU_R14000, CPU_R16000.
  34         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
  35
  36 2008-11-18  Catherine Moore  <clm@codesourcery.com>
  37
  38         * arm.h (FPU_NEON_FP16): New.
  39         (FPU_ARCH_NEON_FP16): New.
  40
  41 2008-11-06  Chao-ying Fu  <fu@mips.com>
  42
  43         * mips.h: Doucument '1' for 5-bit sync type.
  44
  45 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
  46
  47         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
  48         IA64_RS_CR.
  49
  50 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
  51
  52         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
  53
  54 2008-07-30  Michael J. Eager  <eager@eagercon.com>
  55
  56         * ppc.h (PPC_OPCODE_405): Define.
  57         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
  58
  59 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
  60
  61         * ppc.h (ppc_cpu_t): New typedef.
  62         (struct powerpc_opcode <flags>): Use it.
  63         (struct powerpc_operand <insert, extract>): Likewise.
  64         (struct powerpc_macro <flags>): Likewise.
  65
  66 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
  67
  68         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
  69         Update comment before MIPS16 field descriptors to mention MIPS16.
  70         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
  71         BBIT.
  72         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
  73         New bit masks and shift counts for cins and exts.
  74
  75         * mips.h: Document new field descriptors +Q.
  76         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
  77
  78 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
  79
  80         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
  81         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
  82
  83 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
  84
  85         * ppc.h: (PPC_OPCODE_E500MC): New.
  86
  87 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
  88
  89         * i386.h (MAX_OPERANDS): Set to 5.
  90         (MAX_MNEM_SIZE): Changed to 20.
  91
  92 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
  93
  94         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
  95
  96 2008-03-09  Paul Brook  <paul@codesourcery.com>
  97
  98         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
  99
 100 2008-03-04  Paul Brook  <paul@codesourcery.com>
 101
 102         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 103         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 104         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 105
 106 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 107             Nick Clifton  <nickc@redhat.com>
 108
 109         PR 3134
 110         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 111         with a 32-bit displacement but without the top bit of the 4th byte
 112         set.
 113
 114 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 115
 116         * cr16.h (cr16_num_optab): Declared.
 117
 118 2008-02-14  Hakan Ardo  <hakan@debian.org>
 119
 120         PR gas/2626
 121         * avr.h (AVR_ISA_2xxe): Define.
 122
 123 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 124
 125         * mips.h: Update copyright.
 126         (INSN_CHIP_MASK): New macro.
 127         (INSN_OCTEON): New macro.
 128         (CPU_OCTEON): New macro.
 129         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 130
 131 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 132
 133         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 134
 135 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 136
 137         * avr.h (AVR_ISA_USB162): Add new opcode set.
 138         (AVR_ISA_AVR3): Likewise.
 139
 140 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 141
 142         * mips.h (INSN_LOONGSON_2E): New.
 143         (INSN_LOONGSON_2F): New.
 144         (CPU_LOONGSON_2E): New.
 145         (CPU_LOONGSON_2F): New.
 146         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 147
 148 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 149
 150         * mips.h (INSN_ISA*): Redefine certain values as an
 151         enumeration.  Update comments.
 152         (mips_isa_table): New.
 153         (ISA_MIPS*): Redefine to match enumeration.
 154         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 155         values.
 156
 157 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 158
 159         * ppc.h (PPC_OPCODE_PPCPS): New.
 160
 161 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 162
 163         * m68k.h: Document j K & E.
 164
 165 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 166
 167         * cr16.h: New file for CR16 target.
 168
 169 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 170
 171         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 172
 173 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 174
 175         * m68k.h (mcfisa_c): New.
 176         (mcfusp, mcf_mask): Adjust.
 177
 178 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 179
 180         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 181         (num_powerpc_operands): Declare.
 182         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 183         (PPC_OPERAND_PLUS1): Define.
 184
 185 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 186
 187         * i386.h (REX_MODE64): Renamed to ...
 188         (REX_W): This.
 189         (REX_EXTX): Renamed to ...
 190         (REX_R): This.
 191         (REX_EXTY): Renamed to ...
 192         (REX_X): This.
 193         (REX_EXTZ): Renamed to ...
 194         (REX_B): This.
 195
 196 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 197
 198         * i386.h: Add entries from config/tc-i386.h and move tables
 199         to opcodes/i386-opc.h.
 200
 201 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 202
 203         * i386.h (FloatDR): Removed.
 204         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 205
 206 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 207
 208         * spu-insns.h: Add soma double-float insns.
 209
 210 2007-02-20  Thiemo Seufer  <ths@mips.com>
 211             Chao-Ying Fu  <fu@mips.com>
 212
 213         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 214         (INSN_DSPR2): Add flag for DSP R2 instructions.
 215         (M_BALIGN): New macro.
 216
 217 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 218
 219         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 220         and Seg3ShortFrom with Shortform.
 221
 222 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 223
 224         PR gas/4027
 225         * i386.h (i386_optab): Put the real "test" before the pseudo
 226         one.
 227
 228 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 229
 230         * m68k.h (m68010up): OR fido_a.
 231
 232 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 233
 234         * m68k.h (fido_a): New.
 235
 236 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 237
 238         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 239         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 240         values.
 241
 242 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 243
 244         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 245
 246 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 247
 248         * score-inst.h (enum score_insn_type): Add Insn_internal.
 249
 250 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 251             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 252             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 253             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 254             Alan Modra  <amodra@bigpond.net.au>
 255
 256         * spu-insns.h: New file.
 257         * spu.h: New file.
 258
 259 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 260
 261         * ppc.h (PPC_OPCODE_CELL): Define.
 262
 263 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 264
 265         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 266         in amdfam10 architecture.
 267
 268 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 269
 270         * i386.h: Replace CpuMNI with CpuSSSE3.
 271
 272 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 273             Joseph Myers  <joseph@codesourcery.com>
 274             Ian Lance Taylor  <ian@wasabisystems.com>
 275             Ben Elliston  <bje@wasabisystems.com>
 276
 277         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 278
 279 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 280
 281         * score-datadep.h: New file.
 282         * score-inst.h: New file.
 283
 284 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 285
 286         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 287         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 288         movdq2q and movq2dq.
 289
 290 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 291            Michael Meissner             <michael.meissner@amd.com>
 292
 293         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 294
 295 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 296
 297         * i386.h (i386_optab): Add "nop" with memory reference.
 298
 299 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 300
 301         * i386.h (i386_optab): Update comment for 64bit NOP.
 302
 303 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 304             Anton Blanchard  <anton@samba.org>
 305
 306         * ppc.h (PPC_OPCODE_POWER6): Define.
 307         Adjust whitespace.
 308
 309 2006-06-05  Thiemo Seufer  <ths@mips.com>
 310
 311         * mips.h: Improve description of MT flags.
 312
 313 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 314
 315         * m68k.h (mcf_mask): Define.
 316
 317 2006-05-05  Thiemo Seufer  <ths@mips.com>
 318             David Ung  <davidu@mips.com>
 319
 320         * mips.h (enum): Add macro M_CACHE_AB.
 321
 322 2006-05-04  Thiemo Seufer  <ths@mips.com>
 323             Nigel Stephens  <nigel@mips.com>
 324             David Ung  <davidu@mips.com>
 325
 326         * mips.h: Add INSN_SMARTMIPS define.
 327
 328 2006-04-30  Thiemo Seufer  <ths@mips.com>
 329             David Ung  <davidu@mips.com>
 330
 331         * mips.h: Defines udi bits and masks.  Add description of
 332         characters which may appear in the args field of udi
 333         instructions.
 334
 335 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 336
 337         * mips.h: Improve comments describing the bitfield instruction
 338         fields.
 339
 340 2006-04-26  Julian Brown  <julian@codesourcery.com>
 341
 342         * arm.h (FPU_VFP_EXT_V3): Define constant.
 343         (FPU_NEON_EXT_V1): Likewise.
 344         (FPU_VFP_HARD): Update.
 345         (FPU_VFP_V3): Define macro.
 346         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 347
 348 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 349
 350         * avr.h (AVR_ISA_PWMx): New.
 351
 352 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 353
 354         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 355         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 356         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 357         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 358         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 359
 360 2006-03-10  Paul Brook  <paul@codesourcery.com>
 361
 362         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 363
 364 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 365
 366         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 367         first.  Correct mask of bb "B" opcode.
 368
 369 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 370
 371         * i386.h (i386_optab): Support Intel Merom New Instructions.
 372
 373 2006-02-24  Paul Brook  <paul@codesourcery.com>
 374
 375         * arm.h: Add V7 feature bits.
 376
 377 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 378
 379         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 380
 381 2006-01-31  Paul Brook  <paul@codesourcery.com>
 382         Richard Earnshaw <rearnsha@arm.com>
 383
 384         * arm.h: Use ARM_CPU_FEATURE.
 385         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 386         (arm_feature_set): Change to a structure.
 387         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 388         ARM_FEATURE): New macros.
 389
 390 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 391
 392         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 393         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 394         (ADD_PC_INCR_OPCODE): Don't define.
 395
 396 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 397
 398         PR gas/1874
 399         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 400
 401 2005-11-14  David Ung  <davidu@mips.com>
 402
 403         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 404         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 405         save/restore encoding of the args field.
 406
 407 2005-10-28  Dave Brolley  <brolley@redhat.com>
 408
 409         Contribute the following changes:
 410         2005-02-16  Dave Brolley  <brolley@redhat.com>
 411
 412         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 413         cgen_isa_mask_* to cgen_bitset_*.
 414         * cgen.h: Likewise.
 415
 416         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 417
 418         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 419         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 420         (CGEN_CPU_TABLE): Make isas a ponter.
 421
 422         2003-09-29  Dave Brolley  <brolley@redhat.com>
 423
 424         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 425         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 426         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 427
 428         2002-12-13  Dave Brolley  <brolley@redhat.com>
 429
 430         * cgen.h (symcat.h): #include it.
 431         (cgen-bitset.h): #include it.
 432         (CGEN_ATTR_VALUE_TYPE): Now a union.
 433         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 434         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 435         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 436         * cgen-bitset.h: New file.
 437
 438 2005-09-30  Catherine Moore  <clm@cm00re.com>
 439
 440         * bfin.h: New file.
 441
 442 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 443
 444         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 445         indirect operands.
 446
 447 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 448
 449         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 450         Add FLAG_STRICT to pa10 ftest opcode.
 451
 452 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 453
 454         * hppa.h (pa_opcodes): Remove lha entries.
 455
 456 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 457
 458         * hppa.h (FLAG_STRICT): Revise comment.
 459         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 460         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 461         entries for "fdc".
 462
 463 2005-09-30  Catherine Moore  <clm@cm00re.com>
 464
 465         * bfin.h: New file.
 466
 467 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 468
 469         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 470
 471 2005-09-06  Chao-ying Fu  <fu@mips.com>
 472
 473         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 474         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 475         define.
 476         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 477         (INSN_ASE_MASK): Update to include INSN_MT.
 478         (INSN_MT): New define for MT ASE.
 479
 480 2005-08-25  Chao-ying Fu  <fu@mips.com>
 481
 482         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 483         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 484         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 485         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 486         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 487         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 488         instructions.
 489         (INSN_DSP): New define for DSP ASE.
 490
 491 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 492
 493         * a29k.h: Delete.
 494
 495 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 496
 497         * ppc.h (PPC_OPCODE_E300): Define.
 498
 499 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 500
 501         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 502
 503 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 504
 505         PR gas/336
 506         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 507         and pitlb.
 508
 509 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 510
 511         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 512         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 513         Add movq-s as 64-bit variants of movd-s.
 514
 515 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 516
 517         * hppa.h: Fix punctuation in comment.
 518
 519         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 520         implicit space-register addressing.  Set space-register bits on opcodes
 521         using implicit space-register addressing.  Add various missing pa20
 522         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 523         space-register addressing.  Use "fE" instead of "fe" in various
 524         fstw opcodes.
 525
 526 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 527
 528         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 529
 530 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 531
 532         * i386.h (i386_optab): Support Intel VMX Instructions.
 533
 534 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 535
 536         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 537
 538 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 539
 540         * i386.h (i386_optab): Add new insns.
 541
 542 2005-07-01  Nick Clifton  <nickc@redhat.com>
 543
 544         * sparc.h: Add typedefs to structure declarations.
 545
 546 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 547
 548         PR 1013
 549         * i386.h (i386_optab): Update comments for 64bit addressing on
 550         mov. Allow 64bit addressing for mov and movq.
 551
 552 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 553
 554         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 555         respectively, in various floating-point load and store patterns.
 556
 557 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 558
 559         * hppa.h (FLAG_STRICT): Correct comment.
 560         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 561         PA 2.0 mneumonics when equivalent.  Entries with cache control
 562         completers now require PA 1.1.  Adjust whitespace.
 563
 564 2005-05-19  Anton Blanchard  <anton@samba.org>
 565
 566         * ppc.h (PPC_OPCODE_POWER5): Define.
 567
 568 2005-05-10  Nick Clifton  <nickc@redhat.com>
 569
 570         * Update the address and phone number of the FSF organization in
 571         the GPL notices in the following files:
 572         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 573         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 574         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 575         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 576         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 577         tic54x.h, tic80.h, v850.h, vax.h
 578
 579 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 580
 581         * i386.h (i386_optab): Add ht and hnt.
 582
 583 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 584
 585         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 586         Add xcrypt-ctr.  Provide aliases without hyphens.
 587
 588 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 589
 590         Moved from ../ChangeLog
 591
 592         2005-04-12  Paul Brook  <paul@codesourcery.com>
 593         * m88k.h: Rename psr macros to avoid conflicts.
 594
 595         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 596         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 597         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 598         and ARM_ARCH_V6ZKT2.
 599
 600         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 601         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 602         Remove redundant instruction types.
 603         (struct argument): X_op - new field.
 604         (struct cst4_entry): Remove.
 605         (no_op_insn): Declare.
 606
 607         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 608         * crx.h (enum argtype): Rename types, remove unused types.
 609
 610         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 611         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 612         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 613         (enum operand_type): Rearrange operands, edit comments.
 614         replace us<N> with ui<N> for unsigned immediate.
 615         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 616         displacements (respectively).
 617         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 618         (instruction type): Add NO_TYPE_INS.
 619         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 620         (operand_entry): New field - 'flags'.
 621         (operand flags): New.
 622
 623         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 624         * crx.h (operand_type): Remove redundant types i3, i4,
 625         i5, i8, i12.
 626         Add new unsigned immediate types us3, us4, us5, us16.
 627
 628 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 629
 630         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 631         adjust them accordingly.
 632
 633 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 634
 635         * i386.h (i386_optab): Add rdtscp.
 636
 637 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 638
 639         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 640         between memory and segment register. Allow movq for moving between
 641         general-purpose register and segment register.
 642
 643 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 644
 645         PR gas/707
 646         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 647         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 648         fnstsw.
 649
 650 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 651
 652         * m68k.h (m68008, m68ec030, m68882): Remove.
 653         (m68k_mask): New.
 654         (cpu_m68k, cpu_cf): New.
 655         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 656         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 657
 658 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 659
 660         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 661         * cgen.h (enum cgen_parse_operand_type): Add
 662         CGEN_PARSE_OPERAND_SYMBOLIC.
 663
 664 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 665
 666         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 667         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 668         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 669
 670 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 671
 672         * mips.h (struct mips_opcode): Add new pinfo2 member.
 673         (INSN_ALIAS): New define for opcode table entries that are
 674         specific instances of another entry, such as 'move' for an 'or'
 675         with a zero operand.
 676         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 677         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 678
 679 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 680
 681         * mips.h (CPU_RM9000): Define.
 682         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 683
 684 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 685
 686         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 687         to/from test registers are illegal in 64-bit mode. Add missing
 688         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 689         (previously one had to explicitly encode a rex64 prefix). Re-enable
 690         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 691         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 692
 693 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 694
 695         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 696         available only with SSE2. Change the MMX additions introduced by SSE
 697         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 698         instructions by their now designated identifier (since combining i686
 699         and 3DNow! does not really imply 3DNow!A).
 700
 701 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 702
 703         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 704         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 705
 706 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 707             Vineet Sharma      <vineets@noida.hcltech.com>
 708
 709         * maxq.h: New file: Disassembly information for the maxq port.
 710
 711 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 712
 713         * i386.h (i386_optab): Put back "movzb".
 714
 715 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 716
 717         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 718         comments.  Remove member cris_ver_sim.  Add members
 719         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 720         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 721         (struct cris_support_reg, struct cris_cond15): New types.
 722         (cris_conds15): Declare.
 723         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 724         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 725         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 726         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 727         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 728         SIZE_FIELD_UNSIGNED.
 729
 730 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 731
 732         * i386.h (sldx_Suf): Remove.
 733         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 734         (q_FP): Define, implying no REX64.
 735         (x_FP, sl_FP): Imply FloatMF.
 736         (i386_optab): Split reg and mem forms of moving from segment registers
 737         so that the memory forms can ignore the 16-/32-bit operand size
 738         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 739         all non-floating-point instructions. Unite 32- and 64-bit forms of
 740         movsx, movzx, and movd. Adjust floating point operations for the above
 741         changes to the *FP macros. Add DefaultSize to floating point control
 742         insns operating on larger memory ranges. Remove left over comments
 743         hinting at certain insns being Intel-syntax ones where the ones
 744         actually meant are already gone.
 745
 746 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 747
 748         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 749         instruction type.
 750
 751 2004-09-30  Paul Brook  <paul@codesourcery.com>
 752
 753         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 754         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 755
 756 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 757
 758         * avr.h: Add support for
 759         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 760
 761 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 762
 763         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 764
 765 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 766
 767         * msp430.h (msp430_opc): Add new instructions.
 768         (msp430_rcodes): Declare new instructions.
 769         (msp430_hcodes): Likewise..
 770
 771 2004-08-13  Nick Clifton  <nickc@redhat.com>
 772
 773         PR/301
 774         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 775         processors.
 776
 777 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 778
 779         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 780
 781 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 782
 783         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 784
 785 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 786
 787         * i386.h: Adjust instruction descriptions to better match the
 788         specification.
 789
 790 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 791
 792         * arm.h: Remove all old content.  Replace with architecture defines
 793         from gas/config/tc-arm.c.
 794
 795 2004-07-09  Andreas Schwab  <schwab@suse.de>
 796
 797         * m68k.h: Fix comment.
 798
 799 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 800
 801         * crx.h: New file.
 802
 803 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 804
 805         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 806
 807 2004-05-24  Peter Barada  <peter@the-baradas.com>
 808
 809         * m68k.h: Add 'size' to m68k_opcode.
 810
 811 2004-05-05  Peter Barada  <peter@the-baradas.com>
 812
 813         * m68k.h: Switch from ColdFire chip name to core variant.
 814
 815 2004-04-22  Peter Barada  <peter@the-baradas.com>
 816
 817         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 818         descriptions for new EMAC cases.
 819         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 820         handle Motorola MAC syntax.
 821         Allow disassembly of ColdFire V4e object files.
 822
 823 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 824
 825         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 826
 827 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 828
 829         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 830
 831 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 832
 833         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 834
 835 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 836
 837         * i386.h (i386_optab): Added xstore/xcrypt insns.
 838
 839 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 840
 841         * h8300.h (32bit ldc/stc): Add relaxing support.
 842
 843 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 844
 845         * h8300.h (BITOP): Pass MEMRELAX flag.
 846
 847 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 848
 849         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 850         except for the H8S.
 851
 852 For older changes see ChangeLog-9103
 853 \f
 854 Local Variables:
 855 mode: change-log
 856 left-margin: 8
 857 fill-column: 74
 858 version-control: never
 859 End: