include/opcode/ChangeLog

   1 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
   2
   3         * ppc.h (ppc_parse_cpu): Declare.
   4
   5 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
   6
   7         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
   8         and _IMM11 for mbitclr and mbitset.
   9         * score-datadep.h: Update dependency information.
  10
  11 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
  12
  13         * ppc.h (PPC_OPCODE_POWER7): New.
  14
  15 2009-02-06  Doug Evans  <dje@google.com>
  16
  17         * i386.h: Add comment regarding sse* insns and prefixes.
  18
  19 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
  20
  21         * mips.h (INSN_XLR): Define.
  22         (INSN_CHIP_MASK): Update.
  23         (CPU_XLR): Define.
  24         (OPCODE_IS_MEMBER): Update.
  25         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
  26
  27 2009-01-28  Doug Evans  <dje@google.com>
  28
  29         * opcode/i386.h: Add multiple inclusion protection.
  30         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
  31         (EDI_REG_NUM): New macros.
  32         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
  33         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
  34         (REX_PREFIX_P): New macro.
  35
  36 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
  37
  38         * ppc.h (struct powerpc_opcode): New field "deprecated".
  39         (PPC_OPCODE_NOPOWER4): Delete.
  40
  41 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
  42
  43         * mips.h: Define CPU_R14000, CPU_R16000.
  44         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
  45
  46 2008-11-18  Catherine Moore  <clm@codesourcery.com>
  47
  48         * arm.h (FPU_NEON_FP16): New.
  49         (FPU_ARCH_NEON_FP16): New.
  50
  51 2008-11-06  Chao-ying Fu  <fu@mips.com>
  52
  53         * mips.h: Doucument '1' for 5-bit sync type.
  54
  55 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
  56
  57         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
  58         IA64_RS_CR.
  59
  60 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
  61
  62         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
  63
  64 2008-07-30  Michael J. Eager  <eager@eagercon.com>
  65
  66         * ppc.h (PPC_OPCODE_405): Define.
  67         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
  68
  69 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
  70
  71         * ppc.h (ppc_cpu_t): New typedef.
  72         (struct powerpc_opcode <flags>): Use it.
  73         (struct powerpc_operand <insert, extract>): Likewise.
  74         (struct powerpc_macro <flags>): Likewise.
  75
  76 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
  77
  78         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
  79         Update comment before MIPS16 field descriptors to mention MIPS16.
  80         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
  81         BBIT.
  82         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
  83         New bit masks and shift counts for cins and exts.
  84
  85         * mips.h: Document new field descriptors +Q.
  86         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
  87
  88 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
  89
  90         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
  91         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
  92
  93 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
  94
  95         * ppc.h: (PPC_OPCODE_E500MC): New.
  96
  97 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
  98
  99         * i386.h (MAX_OPERANDS): Set to 5.
 100         (MAX_MNEM_SIZE): Changed to 20.
 101
 102 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 103
 104         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 105
 106 2008-03-09  Paul Brook  <paul@codesourcery.com>
 107
 108         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 109
 110 2008-03-04  Paul Brook  <paul@codesourcery.com>
 111
 112         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 113         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 114         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 115
 116 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 117             Nick Clifton  <nickc@redhat.com>
 118
 119         PR 3134
 120         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 121         with a 32-bit displacement but without the top bit of the 4th byte
 122         set.
 123
 124 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 125
 126         * cr16.h (cr16_num_optab): Declared.
 127
 128 2008-02-14  Hakan Ardo  <hakan@debian.org>
 129
 130         PR gas/2626
 131         * avr.h (AVR_ISA_2xxe): Define.
 132
 133 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 134
 135         * mips.h: Update copyright.
 136         (INSN_CHIP_MASK): New macro.
 137         (INSN_OCTEON): New macro.
 138         (CPU_OCTEON): New macro.
 139         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 140
 141 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 142
 143         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 144
 145 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 146
 147         * avr.h (AVR_ISA_USB162): Add new opcode set.
 148         (AVR_ISA_AVR3): Likewise.
 149
 150 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 151
 152         * mips.h (INSN_LOONGSON_2E): New.
 153         (INSN_LOONGSON_2F): New.
 154         (CPU_LOONGSON_2E): New.
 155         (CPU_LOONGSON_2F): New.
 156         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 157
 158 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 159
 160         * mips.h (INSN_ISA*): Redefine certain values as an
 161         enumeration.  Update comments.
 162         (mips_isa_table): New.
 163         (ISA_MIPS*): Redefine to match enumeration.
 164         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 165         values.
 166
 167 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 168
 169         * ppc.h (PPC_OPCODE_PPCPS): New.
 170
 171 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 172
 173         * m68k.h: Document j K & E.
 174
 175 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 176
 177         * cr16.h: New file for CR16 target.
 178
 179 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 180
 181         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 182
 183 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 184
 185         * m68k.h (mcfisa_c): New.
 186         (mcfusp, mcf_mask): Adjust.
 187
 188 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 189
 190         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 191         (num_powerpc_operands): Declare.
 192         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 193         (PPC_OPERAND_PLUS1): Define.
 194
 195 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 196
 197         * i386.h (REX_MODE64): Renamed to ...
 198         (REX_W): This.
 199         (REX_EXTX): Renamed to ...
 200         (REX_R): This.
 201         (REX_EXTY): Renamed to ...
 202         (REX_X): This.
 203         (REX_EXTZ): Renamed to ...
 204         (REX_B): This.
 205
 206 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 207
 208         * i386.h: Add entries from config/tc-i386.h and move tables
 209         to opcodes/i386-opc.h.
 210
 211 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 212
 213         * i386.h (FloatDR): Removed.
 214         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 215
 216 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 217
 218         * spu-insns.h: Add soma double-float insns.
 219
 220 2007-02-20  Thiemo Seufer  <ths@mips.com>
 221             Chao-Ying Fu  <fu@mips.com>
 222
 223         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 224         (INSN_DSPR2): Add flag for DSP R2 instructions.
 225         (M_BALIGN): New macro.
 226
 227 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 228
 229         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 230         and Seg3ShortFrom with Shortform.
 231
 232 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 233
 234         PR gas/4027
 235         * i386.h (i386_optab): Put the real "test" before the pseudo
 236         one.
 237
 238 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 239
 240         * m68k.h (m68010up): OR fido_a.
 241
 242 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 243
 244         * m68k.h (fido_a): New.
 245
 246 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 247
 248         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 249         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 250         values.
 251
 252 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 253
 254         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 255
 256 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 257
 258         * score-inst.h (enum score_insn_type): Add Insn_internal.
 259
 260 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 261             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 262             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 263             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 264             Alan Modra  <amodra@bigpond.net.au>
 265
 266         * spu-insns.h: New file.
 267         * spu.h: New file.
 268
 269 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 270
 271         * ppc.h (PPC_OPCODE_CELL): Define.
 272
 273 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 274
 275         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 276         in amdfam10 architecture.
 277
 278 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 279
 280         * i386.h: Replace CpuMNI with CpuSSSE3.
 281
 282 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 283             Joseph Myers  <joseph@codesourcery.com>
 284             Ian Lance Taylor  <ian@wasabisystems.com>
 285             Ben Elliston  <bje@wasabisystems.com>
 286
 287         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 288
 289 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 290
 291         * score-datadep.h: New file.
 292         * score-inst.h: New file.
 293
 294 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 295
 296         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 297         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 298         movdq2q and movq2dq.
 299
 300 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 301            Michael Meissner             <michael.meissner@amd.com>
 302
 303         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 304
 305 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 306
 307         * i386.h (i386_optab): Add "nop" with memory reference.
 308
 309 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 310
 311         * i386.h (i386_optab): Update comment for 64bit NOP.
 312
 313 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 314             Anton Blanchard  <anton@samba.org>
 315
 316         * ppc.h (PPC_OPCODE_POWER6): Define.
 317         Adjust whitespace.
 318
 319 2006-06-05  Thiemo Seufer  <ths@mips.com>
 320
 321         * mips.h: Improve description of MT flags.
 322
 323 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 324
 325         * m68k.h (mcf_mask): Define.
 326
 327 2006-05-05  Thiemo Seufer  <ths@mips.com>
 328             David Ung  <davidu@mips.com>
 329
 330         * mips.h (enum): Add macro M_CACHE_AB.
 331
 332 2006-05-04  Thiemo Seufer  <ths@mips.com>
 333             Nigel Stephens  <nigel@mips.com>
 334             David Ung  <davidu@mips.com>
 335
 336         * mips.h: Add INSN_SMARTMIPS define.
 337
 338 2006-04-30  Thiemo Seufer  <ths@mips.com>
 339             David Ung  <davidu@mips.com>
 340
 341         * mips.h: Defines udi bits and masks.  Add description of
 342         characters which may appear in the args field of udi
 343         instructions.
 344
 345 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 346
 347         * mips.h: Improve comments describing the bitfield instruction
 348         fields.
 349
 350 2006-04-26  Julian Brown  <julian@codesourcery.com>
 351
 352         * arm.h (FPU_VFP_EXT_V3): Define constant.
 353         (FPU_NEON_EXT_V1): Likewise.
 354         (FPU_VFP_HARD): Update.
 355         (FPU_VFP_V3): Define macro.
 356         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 357
 358 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 359
 360         * avr.h (AVR_ISA_PWMx): New.
 361
 362 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 363
 364         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 365         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 366         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 367         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 368         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 369
 370 2006-03-10  Paul Brook  <paul@codesourcery.com>
 371
 372         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 373
 374 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 375
 376         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 377         first.  Correct mask of bb "B" opcode.
 378
 379 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 380
 381         * i386.h (i386_optab): Support Intel Merom New Instructions.
 382
 383 2006-02-24  Paul Brook  <paul@codesourcery.com>
 384
 385         * arm.h: Add V7 feature bits.
 386
 387 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 388
 389         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 390
 391 2006-01-31  Paul Brook  <paul@codesourcery.com>
 392         Richard Earnshaw <rearnsha@arm.com>
 393
 394         * arm.h: Use ARM_CPU_FEATURE.
 395         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 396         (arm_feature_set): Change to a structure.
 397         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 398         ARM_FEATURE): New macros.
 399
 400 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 401
 402         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 403         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 404         (ADD_PC_INCR_OPCODE): Don't define.
 405
 406 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 407
 408         PR gas/1874
 409         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 410
 411 2005-11-14  David Ung  <davidu@mips.com>
 412
 413         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 414         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 415         save/restore encoding of the args field.
 416
 417 2005-10-28  Dave Brolley  <brolley@redhat.com>
 418
 419         Contribute the following changes:
 420         2005-02-16  Dave Brolley  <brolley@redhat.com>
 421
 422         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 423         cgen_isa_mask_* to cgen_bitset_*.
 424         * cgen.h: Likewise.
 425
 426         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 427
 428         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 429         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 430         (CGEN_CPU_TABLE): Make isas a ponter.
 431
 432         2003-09-29  Dave Brolley  <brolley@redhat.com>
 433
 434         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 435         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 436         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 437
 438         2002-12-13  Dave Brolley  <brolley@redhat.com>
 439
 440         * cgen.h (symcat.h): #include it.
 441         (cgen-bitset.h): #include it.
 442         (CGEN_ATTR_VALUE_TYPE): Now a union.
 443         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 444         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 445         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 446         * cgen-bitset.h: New file.
 447
 448 2005-09-30  Catherine Moore  <clm@cm00re.com>
 449
 450         * bfin.h: New file.
 451
 452 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 453
 454         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 455         indirect operands.
 456
 457 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 458
 459         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 460         Add FLAG_STRICT to pa10 ftest opcode.
 461
 462 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 463
 464         * hppa.h (pa_opcodes): Remove lha entries.
 465
 466 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 467
 468         * hppa.h (FLAG_STRICT): Revise comment.
 469         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 470         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 471         entries for "fdc".
 472
 473 2005-09-30  Catherine Moore  <clm@cm00re.com>
 474
 475         * bfin.h: New file.
 476
 477 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 478
 479         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 480
 481 2005-09-06  Chao-ying Fu  <fu@mips.com>
 482
 483         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 484         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 485         define.
 486         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 487         (INSN_ASE_MASK): Update to include INSN_MT.
 488         (INSN_MT): New define for MT ASE.
 489
 490 2005-08-25  Chao-ying Fu  <fu@mips.com>
 491
 492         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 493         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 494         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 495         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 496         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 497         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 498         instructions.
 499         (INSN_DSP): New define for DSP ASE.
 500
 501 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 502
 503         * a29k.h: Delete.
 504
 505 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 506
 507         * ppc.h (PPC_OPCODE_E300): Define.
 508
 509 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 510
 511         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 512
 513 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 514
 515         PR gas/336
 516         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 517         and pitlb.
 518
 519 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 520
 521         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 522         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 523         Add movq-s as 64-bit variants of movd-s.
 524
 525 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 526
 527         * hppa.h: Fix punctuation in comment.
 528
 529         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 530         implicit space-register addressing.  Set space-register bits on opcodes
 531         using implicit space-register addressing.  Add various missing pa20
 532         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 533         space-register addressing.  Use "fE" instead of "fe" in various
 534         fstw opcodes.
 535
 536 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 537
 538         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 539
 540 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 541
 542         * i386.h (i386_optab): Support Intel VMX Instructions.
 543
 544 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 545
 546         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 547
 548 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 549
 550         * i386.h (i386_optab): Add new insns.
 551
 552 2005-07-01  Nick Clifton  <nickc@redhat.com>
 553
 554         * sparc.h: Add typedefs to structure declarations.
 555
 556 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 557
 558         PR 1013
 559         * i386.h (i386_optab): Update comments for 64bit addressing on
 560         mov. Allow 64bit addressing for mov and movq.
 561
 562 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 563
 564         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 565         respectively, in various floating-point load and store patterns.
 566
 567 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 568
 569         * hppa.h (FLAG_STRICT): Correct comment.
 570         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 571         PA 2.0 mneumonics when equivalent.  Entries with cache control
 572         completers now require PA 1.1.  Adjust whitespace.
 573
 574 2005-05-19  Anton Blanchard  <anton@samba.org>
 575
 576         * ppc.h (PPC_OPCODE_POWER5): Define.
 577
 578 2005-05-10  Nick Clifton  <nickc@redhat.com>
 579
 580         * Update the address and phone number of the FSF organization in
 581         the GPL notices in the following files:
 582         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 583         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 584         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 585         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 586         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 587         tic54x.h, tic80.h, v850.h, vax.h
 588
 589 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 590
 591         * i386.h (i386_optab): Add ht and hnt.
 592
 593 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 594
 595         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 596         Add xcrypt-ctr.  Provide aliases without hyphens.
 597
 598 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 599
 600         Moved from ../ChangeLog
 601
 602         2005-04-12  Paul Brook  <paul@codesourcery.com>
 603         * m88k.h: Rename psr macros to avoid conflicts.
 604
 605         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 606         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 607         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 608         and ARM_ARCH_V6ZKT2.
 609
 610         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 611         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 612         Remove redundant instruction types.
 613         (struct argument): X_op - new field.
 614         (struct cst4_entry): Remove.
 615         (no_op_insn): Declare.
 616
 617         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 618         * crx.h (enum argtype): Rename types, remove unused types.
 619
 620         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 621         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 622         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 623         (enum operand_type): Rearrange operands, edit comments.
 624         replace us<N> with ui<N> for unsigned immediate.
 625         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 626         displacements (respectively).
 627         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 628         (instruction type): Add NO_TYPE_INS.
 629         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 630         (operand_entry): New field - 'flags'.
 631         (operand flags): New.
 632
 633         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 634         * crx.h (operand_type): Remove redundant types i3, i4,
 635         i5, i8, i12.
 636         Add new unsigned immediate types us3, us4, us5, us16.
 637
 638 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 639
 640         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 641         adjust them accordingly.
 642
 643 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 644
 645         * i386.h (i386_optab): Add rdtscp.
 646
 647 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 648
 649         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 650         between memory and segment register. Allow movq for moving between
 651         general-purpose register and segment register.
 652
 653 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 654
 655         PR gas/707
 656         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 657         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 658         fnstsw.
 659
 660 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 661
 662         * m68k.h (m68008, m68ec030, m68882): Remove.
 663         (m68k_mask): New.
 664         (cpu_m68k, cpu_cf): New.
 665         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 666         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 667
 668 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 669
 670         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 671         * cgen.h (enum cgen_parse_operand_type): Add
 672         CGEN_PARSE_OPERAND_SYMBOLIC.
 673
 674 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 675
 676         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 677         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 678         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 679
 680 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 681
 682         * mips.h (struct mips_opcode): Add new pinfo2 member.
 683         (INSN_ALIAS): New define for opcode table entries that are
 684         specific instances of another entry, such as 'move' for an 'or'
 685         with a zero operand.
 686         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 687         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 688
 689 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 690
 691         * mips.h (CPU_RM9000): Define.
 692         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 693
 694 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 695
 696         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 697         to/from test registers are illegal in 64-bit mode. Add missing
 698         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 699         (previously one had to explicitly encode a rex64 prefix). Re-enable
 700         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 701         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 702
 703 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 704
 705         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 706         available only with SSE2. Change the MMX additions introduced by SSE
 707         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 708         instructions by their now designated identifier (since combining i686
 709         and 3DNow! does not really imply 3DNow!A).
 710
 711 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 712
 713         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 714         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 715
 716 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 717             Vineet Sharma      <vineets@noida.hcltech.com>
 718
 719         * maxq.h: New file: Disassembly information for the maxq port.
 720
 721 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 722
 723         * i386.h (i386_optab): Put back "movzb".
 724
 725 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 726
 727         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 728         comments.  Remove member cris_ver_sim.  Add members
 729         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 730         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 731         (struct cris_support_reg, struct cris_cond15): New types.
 732         (cris_conds15): Declare.
 733         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 734         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 735         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 736         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 737         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 738         SIZE_FIELD_UNSIGNED.
 739
 740 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 741
 742         * i386.h (sldx_Suf): Remove.
 743         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 744         (q_FP): Define, implying no REX64.
 745         (x_FP, sl_FP): Imply FloatMF.
 746         (i386_optab): Split reg and mem forms of moving from segment registers
 747         so that the memory forms can ignore the 16-/32-bit operand size
 748         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 749         all non-floating-point instructions. Unite 32- and 64-bit forms of
 750         movsx, movzx, and movd. Adjust floating point operations for the above
 751         changes to the *FP macros. Add DefaultSize to floating point control
 752         insns operating on larger memory ranges. Remove left over comments
 753         hinting at certain insns being Intel-syntax ones where the ones
 754         actually meant are already gone.
 755
 756 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 757
 758         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 759         instruction type.
 760
 761 2004-09-30  Paul Brook  <paul@codesourcery.com>
 762
 763         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 764         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 765
 766 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 767
 768         * avr.h: Add support for
 769         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 770
 771 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 772
 773         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 774
 775 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 776
 777         * msp430.h (msp430_opc): Add new instructions.
 778         (msp430_rcodes): Declare new instructions.
 779         (msp430_hcodes): Likewise..
 780
 781 2004-08-13  Nick Clifton  <nickc@redhat.com>
 782
 783         PR/301
 784         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 785         processors.
 786
 787 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 788
 789         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 790
 791 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 792
 793         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 794
 795 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 796
 797         * i386.h: Adjust instruction descriptions to better match the
 798         specification.
 799
 800 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 801
 802         * arm.h: Remove all old content.  Replace with architecture defines
 803         from gas/config/tc-arm.c.
 804
 805 2004-07-09  Andreas Schwab  <schwab@suse.de>
 806
 807         * m68k.h: Fix comment.
 808
 809 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 810
 811         * crx.h: New file.
 812
 813 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 814
 815         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 816
 817 2004-05-24  Peter Barada  <peter@the-baradas.com>
 818
 819         * m68k.h: Add 'size' to m68k_opcode.
 820
 821 2004-05-05  Peter Barada  <peter@the-baradas.com>
 822
 823         * m68k.h: Switch from ColdFire chip name to core variant.
 824
 825 2004-04-22  Peter Barada  <peter@the-baradas.com>
 826
 827         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 828         descriptions for new EMAC cases.
 829         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 830         handle Motorola MAC syntax.
 831         Allow disassembly of ColdFire V4e object files.
 832
 833 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 834
 835         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 836
 837 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 838
 839         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 840
 841 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 842
 843         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 844
 845 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 846
 847         * i386.h (i386_optab): Added xstore/xcrypt insns.
 848
 849 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 850
 851         * h8300.h (32bit ldc/stc): Add relaxing support.
 852
 853 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 854
 855         * h8300.h (BITOP): Pass MEMRELAX flag.
 856
 857 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 858
 859         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 860         except for the H8S.
 861
 862 For older changes see ChangeLog-9103
 863 \f
 864 Local Variables:
 865 mode: change-log
 866 left-margin: 8
 867 fill-column: 74
 868 version-control: never
 869 End: