include/opcode/ChangeLog

   1 2006-04-26  Thiemo Seufer  <ths@networkno.de>
   2
   3         * mips.h: Improve comments describing the bitfield instruction
   4         fields.
   5
   6 2006-04-26  Julian Brown  <julian@codesourcery.com>
   7
   8         * arm.h (FPU_VFP_EXT_V3): Define constant.
   9         (FPU_NEON_EXT_V1): Likewise.
  10         (FPU_VFP_HARD): Update.
  11         (FPU_VFP_V3): Define macro.
  12         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
  13
  14 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
  15
  16         * avr.h (AVR_ISA_PWMx): New.
  17
  18 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
  19
  20         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
  21         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
  22         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
  23         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
  24         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
  25
  26 2006-03-10  Paul Brook  <paul@codesourcery.com>
  27
  28         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
  29
  30 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  31
  32         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
  33         first.  Correct mask of bb "B" opcode.
  34
  35 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
  36
  37         * i386.h (i386_optab): Support Intel Merom New Instructions.
  38
  39 2006-02-24  Paul Brook  <paul@codesourcery.com>
  40
  41         * arm.h: Add V7 feature bits.
  42
  43 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
  44
  45         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
  46
  47 2006-01-31  Paul Brook  <paul@codesourcery.com>
  48         Richard Earnshaw <rearnsha@arm.com>
  49
  50         * arm.h: Use ARM_CPU_FEATURE.
  51         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
  52         (arm_feature_set): Change to a structure.
  53         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
  54         ARM_FEATURE): New macros.
  55
  56 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
  57
  58         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
  59         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
  60         (ADD_PC_INCR_OPCODE): Don't define.
  61
  62 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
  63
  64         PR gas/1874
  65         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
  66
  67 2005-11-14  David Ung  <davidu@mips.com>
  68
  69         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
  70         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
  71         save/restore encoding of the args field.
  72
  73 2005-10-28  Dave Brolley  <brolley@redhat.com>
  74
  75         Contribute the following changes:
  76         2005-02-16  Dave Brolley  <brolley@redhat.com>
  77
  78         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
  79         cgen_isa_mask_* to cgen_bitset_*.
  80         * cgen.h: Likewise.
  81
  82         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
  83
  84         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
  85         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
  86         (CGEN_CPU_TABLE): Make isas a ponter.
  87
  88         2003-09-29  Dave Brolley  <brolley@redhat.com>
  89
  90         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
  91         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
  92         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
  93
  94         2002-12-13  Dave Brolley  <brolley@redhat.com>
  95
  96         * cgen.h (symcat.h): #include it.
  97         (cgen-bitset.h): #include it.
  98         (CGEN_ATTR_VALUE_TYPE): Now a union.
  99         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 100         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 101         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 102         * cgen-bitset.h: New file.
 103
 104 2005-09-30  Catherine Moore  <clm@cm00re.com>
 105
 106         * bfin.h: New file.
 107
 108 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 109
 110         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 111         indirect operands.
 112
 113 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 114
 115         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 116         Add FLAG_STRICT to pa10 ftest opcode.
 117
 118 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 119
 120         * hppa.h (pa_opcodes): Remove lha entries.
 121
 122 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 123
 124         * hppa.h (FLAG_STRICT): Revise comment.
 125         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 126         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 127         entries for "fdc".
 128
 129 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 130
 131         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 132
 133 2005-09-06  Chao-ying Fu  <fu@mips.com>
 134
 135         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 136         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 137         define.
 138         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 139         (INSN_ASE_MASK): Update to include INSN_MT.
 140         (INSN_MT): New define for MT ASE.
 141
 142 2005-08-25  Chao-ying Fu  <fu@mips.com>
 143
 144         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 145         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 146         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 147         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 148         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 149         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 150         instructions.
 151         (INSN_DSP): New define for DSP ASE.
 152
 153 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 154
 155         * a29k.h: Delete.
 156
 157 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 158
 159         * ppc.h (PPC_OPCODE_E300): Define.
 160
 161 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 162
 163         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 164
 165 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 166
 167         PR gas/336
 168         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 169         and pitlb.
 170
 171 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 172
 173         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 174         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 175         Add movq-s as 64-bit variants of movd-s.
 176
 177 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 178
 179         * hppa.h: Fix punctuation in comment.
 180
 181         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 182         implicit space-register addressing.  Set space-register bits on opcodes
 183         using implicit space-register addressing.  Add various missing pa20
 184         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 185         space-register addressing.  Use "fE" instead of "fe" in various
 186         fstw opcodes.
 187
 188 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 189
 190         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 191
 192 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 193
 194         * i386.h (i386_optab): Support Intel VMX Instructions.
 195
 196 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 197
 198         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 199
 200 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 201
 202         * i386.h (i386_optab): Add new insns.
 203
 204 2005-07-01  Nick Clifton  <nickc@redhat.com>
 205
 206         * sparc.h: Add typedefs to structure declarations.
 207
 208 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 209
 210         PR 1013
 211         * i386.h (i386_optab): Update comments for 64bit addressing on
 212         mov. Allow 64bit addressing for mov and movq.
 213
 214 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 215
 216         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 217         respectively, in various floating-point load and store patterns.
 218
 219 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 220
 221         * hppa.h (FLAG_STRICT): Correct comment.
 222         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 223         PA 2.0 mneumonics when equivalent.  Entries with cache control
 224         completers now require PA 1.1.  Adjust whitespace.
 225
 226 2005-05-19  Anton Blanchard  <anton@samba.org>
 227
 228         * ppc.h (PPC_OPCODE_POWER5): Define.
 229
 230 2005-05-10  Nick Clifton  <nickc@redhat.com>
 231
 232         * Update the address and phone number of the FSF organization in
 233         the GPL notices in the following files:
 234         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 235         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 236         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 237         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 238         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 239         tic54x.h, tic80.h, v850.h, vax.h
 240
 241 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 242
 243         * i386.h (i386_optab): Add ht and hnt.
 244
 245 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 246
 247         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 248         Add xcrypt-ctr.  Provide aliases without hyphens.
 249
 250 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 251
 252         Moved from ../ChangeLog
 253
 254         2005-04-12  Paul Brook  <paul@codesourcery.com>
 255         * m88k.h: Rename psr macros to avoid conflicts.
 256
 257         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 258         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 259         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 260         and ARM_ARCH_V6ZKT2.
 261
 262         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 263         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 264         Remove redundant instruction types.
 265         (struct argument): X_op - new field.
 266         (struct cst4_entry): Remove.
 267         (no_op_insn): Declare.
 268
 269         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 270         * crx.h (enum argtype): Rename types, remove unused types.
 271
 272         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 273         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 274         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 275         (enum operand_type): Rearrange operands, edit comments.
 276         replace us<N> with ui<N> for unsigned immediate.
 277         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 278         displacements (respectively).
 279         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 280         (instruction type): Add NO_TYPE_INS.
 281         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 282         (operand_entry): New field - 'flags'.
 283         (operand flags): New.
 284
 285         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 286         * crx.h (operand_type): Remove redundant types i3, i4,
 287         i5, i8, i12.
 288         Add new unsigned immediate types us3, us4, us5, us16.
 289
 290 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 291
 292         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 293         adjust them accordingly.
 294
 295 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 296
 297         * i386.h (i386_optab): Add rdtscp.
 298
 299 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 300
 301         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 302         between memory and segment register. Allow movq for moving between
 303         general-purpose register and segment register.
 304
 305 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 306
 307         PR gas/707
 308         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 309         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 310         fnstsw.
 311
 312 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 313
 314         * m68k.h (m68008, m68ec030, m68882): Remove.
 315         (m68k_mask): New.
 316         (cpu_m68k, cpu_cf): New.
 317         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 318         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 319
 320 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 321
 322         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 323         * cgen.h (enum cgen_parse_operand_type): Add
 324         CGEN_PARSE_OPERAND_SYMBOLIC.
 325
 326 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 327
 328         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 329         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 330         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 331
 332 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 333
 334         * mips.h (struct mips_opcode): Add new pinfo2 member.
 335         (INSN_ALIAS): New define for opcode table entries that are
 336         specific instances of another entry, such as 'move' for an 'or'
 337         with a zero operand.
 338         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 339         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 340
 341 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 342
 343         * mips.h (CPU_RM9000): Define.
 344         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 345
 346 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 347
 348         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 349         to/from test registers are illegal in 64-bit mode. Add missing
 350         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 351         (previously one had to explicitly encode a rex64 prefix). Re-enable
 352         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 353         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 354
 355 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 356
 357         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 358         available only with SSE2. Change the MMX additions introduced by SSE
 359         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 360         instructions by their now designated identifier (since combining i686
 361         and 3DNow! does not really imply 3DNow!A).
 362
 363 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 364
 365         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 366         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 367
 368 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 369             Vineet Sharma      <vineets@noida.hcltech.com>
 370
 371         * maxq.h: New file: Disassembly information for the maxq port.
 372
 373 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 374
 375         * i386.h (i386_optab): Put back "movzb".
 376
 377 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 378
 379         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 380         comments.  Remove member cris_ver_sim.  Add members
 381         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 382         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 383         (struct cris_support_reg, struct cris_cond15): New types.
 384         (cris_conds15): Declare.
 385         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 386         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 387         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 388         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 389         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 390         SIZE_FIELD_UNSIGNED.
 391
 392 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 393
 394         * i386.h (sldx_Suf): Remove.
 395         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 396         (q_FP): Define, implying no REX64.
 397         (x_FP, sl_FP): Imply FloatMF.
 398         (i386_optab): Split reg and mem forms of moving from segment registers
 399         so that the memory forms can ignore the 16-/32-bit operand size
 400         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 401         all non-floating-point instructions. Unite 32- and 64-bit forms of
 402         movsx, movzx, and movd. Adjust floating point operations for the above
 403         changes to the *FP macros. Add DefaultSize to floating point control
 404         insns operating on larger memory ranges. Remove left over comments
 405         hinting at certain insns being Intel-syntax ones where the ones
 406         actually meant are already gone.
 407
 408 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 409
 410         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 411         instruction type.
 412
 413 2004-09-30  Paul Brook  <paul@codesourcery.com>
 414
 415         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 416         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 417
 418 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 419
 420         * avr.h: Add support for
 421         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 422
 423 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 424
 425         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 426
 427 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 428
 429         * msp430.h (msp430_opc): Add new instructions.
 430         (msp430_rcodes): Declare new instructions.
 431         (msp430_hcodes): Likewise..
 432
 433 2004-08-13  Nick Clifton  <nickc@redhat.com>
 434
 435         PR/301
 436         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 437         processors.
 438
 439 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 440
 441         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 442
 443 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 444
 445         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 446
 447 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 448
 449         * i386.h: Adjust instruction descriptions to better match the
 450         specification.
 451
 452 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 453
 454         * arm.h: Remove all old content.  Replace with architecture defines
 455         from gas/config/tc-arm.c.
 456
 457 2004-07-09  Andreas Schwab  <schwab@suse.de>
 458
 459         * m68k.h: Fix comment.
 460
 461 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 462
 463         * crx.h: New file.
 464
 465 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 466
 467         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 468
 469 2004-05-24  Peter Barada  <peter@the-baradas.com>
 470
 471         * m68k.h: Add 'size' to m68k_opcode.
 472
 473 2004-05-05  Peter Barada  <peter@the-baradas.com>
 474
 475         * m68k.h: Switch from ColdFire chip name to core variant.
 476
 477 2004-04-22  Peter Barada  <peter@the-baradas.com>
 478
 479         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 480         descriptions for new EMAC cases.
 481         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 482         handle Motorola MAC syntax.
 483         Allow disassembly of ColdFire V4e object files.
 484
 485 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 486
 487         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 488
 489 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 490
 491         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 492
 493 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 494
 495         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 496
 497 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 498
 499         * i386.h (i386_optab): Added xstore/xcrypt insns.
 500
 501 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 502
 503         * h8300.h (32bit ldc/stc): Add relaxing support.
 504
 505 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 506
 507         * h8300.h (BITOP): Pass MEMRELAX flag.
 508
 509 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 510
 511         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 512         except for the H8S.
 513
 514 For older changes see ChangeLog-9103
 515 \f
 516 Local Variables:
 517 mode: change-log
 518 left-margin: 8
 519 fill-column: 74
 520 version-control: never
 521 End: