include/opcode/ChangeLog

   1 2011-07-01  Eric B. Weddington  <eric.weddington@atmel.com>
   2
   3         * avr.h (AVR_ISA_AVR6): Remove AVR_ISA_SPMX as it was actually
   4         a duplicate of AVR_ISA_SPM.
   5
   6 2011-07-01  Nick Clifton  <nickc@redhat.com>
   7
   8         * avr.h (AVR_ISA_AVR6): Fix typo, adding AVR_ISA_SPMX.
   9
  10 2011-06-18  Robin Getz  <robin.getz@analog.com>
  11
  12         * bfin.h (is_macmod_signed): New func
  13
  14 2011-06-18  Mike Frysinger  <vapier@gentoo.org>
  15
  16         * bfin.h (is_macmod_pmove): Add missing space before func args.
  17         (is_macmod_hmove): Likewise.
  18
  19 2011-06-13  Walter Lee  <walt@tilera.com>
  20
  21         * tilegx.h: New file.
  22         * tilepro.h: New file.
  23
  24 2011-05-31  Paul Brook  <paul@codesourcery.com>
  25
  26         * arm.h (ARM_ARCH_V7R_IDIV): Define.
  27
  28 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
  29
  30         * s390.h: Replace S390_OPERAND_REG_EVEN with
  31         S390_OPERAND_REG_PAIR.
  32
  33 2011-05-24  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
  34
  35         * s390.h: Add S390_OPCODE_REG_EVEN flag.
  36
  37 2011-04-18  Julian Brown  <julian@codesourcery.com>
  38
  39         * arm.h (ARM_AEXT_V7_ARM): Remove ARM_EXT_OS from bitmask.
  40
  41 2011-04-11  Dan McDonald  <dan@wellkeeper.com>
  42
  43         PR gas/12296
  44         * arm.h (ARM_AEXT_V7_ARM): Add ARM_EXT_OS.
  45
  46 2011-03-22  Eric B. Weddington  <eric.weddington@atmel.com>
  47
  48         * avr.h (AVR_ISA_SPMX,AVR_ISA_DES,AVR_ISA_M256,AVR_ISA_XMEGA):
  49         New instruction set flags.
  50         (AVR_INSN): Add new instructions for SPM Z+, DES for XMEGA.
  51
  52 2011-02-28  Maciej W. Rozycki  <macro@codesourcery.com>
  53
  54         * mips.h (M_PREF_AB): New enum value.
  55
  56 2011-02-12  Mike Frysinger  <vapier@gentoo.org>
  57
  58         * bfin.h (M_S2RND, M_T, M_W32, M_FU, M_TFU, M_IS, M_ISS2, M_IH,
  59         M_IU): Define.
  60         (is_macmod_pmove, is_macmod_hmove): New functions.
  61
  62 2011-02-11  Mike Frysinger  <vapier@gentoo.org>
  63
  64         * bfin.h: Add OPCODE_BFIN_H ifdef multiple include protection.
  65
  66 2011-02-04  Bernd Schmidt  <bernds@codesourcery.com>
  67
  68         * tic6x-opcode-table.h (cmtl, ll, sl): Available on C64XP.
  69         * tic6x.h (TIC6X_INSN_ATOMIC): Remove.
  70
  71 2010-12-31  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  72
  73         PR gas/11395
  74         * hppa.h (pa_opcodes): Revert last change.  Exchange 32 and 64-bit
  75         "bb" entries.
  76
  77 2010-12-26  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
  78
  79         PR gas/11395
  80         * hppa.h: Clear "d" bit in "add" and "sub" patterns.
  81
  82 2010-12-18  Richard Sandiford  <rdsandiford@googlemail.com>
  83
  84         * mips.h: Update commentary after last commit.
  85
  86 2010-12-18  Mingjie Xing  <mingjie.xing@gmail.com>
  87
  88         * mips.h (OP_*_OFFSET_A, OP_*_OFFSET_B, OP_*_OFFSET_C)
  89         (OP_*_RZ, OP_*_FZ, INSN2_M_FP_D, INSN2_WRITE_GPR_Z, INSN2_WRITE_FPR_Z)
  90         (INSN2_READ_GPR_Z, INSN2_READ_FPR_Z, INSN2_READ_GPR_D): Define.
  91
  92 2010-11-25  Andreas Krebbel  <Andreas.Krebbel@de.ibm.com>
  93
  94         * s390.h (enum s390_opcode_cpu_val): Add S390_OPCODE_MAXCPU.
  95
  96 2010-11-23  Richard Sandiford  <rdsandiford@googlemail.com>
  97
  98         * mips.h: Fix previous commit.
  99
 100 2010-11-23  Maciej W. Rozycki  <macro@linux-mips.org>
 101
 102         * mips.h (INSN_CHIP_MASK): Update according to INSN_LOONGSON_3A.
 103         (INSN_LOONGSON_3A): Clear bit 31.
 104
 105 2010-11-15  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 106
 107         PR gas/12198
 108         * arm.h (ARM_AEXT_V6M_ONLY): New define.
 109         (ARM_AEXT_V6M): Rewrite in terms of ARM_AEXT_V6M_ONLY.
 110         (ARM_ARCH_V6M_ONLY): New define.
 111
 112 2010-11-11  Mingming Sun  <mingm.sun@gmail.com>
 113
 114         * mips.h (INSN_LOONGSON_3A): Defined.
 115         (CPU_LOONGSON_3A): Defined.
 116         (OPCODE_IS_MEMBER): Add LOONGSON_3A.
 117
 118 2010-10-09  Matt Rice  <ratmice@gmail.com>
 119
 120         * cgen.h (CGEN_ATTR, CGEN_ATTR_TYPE): Rename bool attribute to bool_.
 121         (CGEN_ATTR_BOOLS, CGEN_ATTR_CGEN_INSN_ALIAS_VALUE): Likewise.
 122
 123 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 124
 125         * arm.h (ARM_EXT_VIRT): New define.
 126         (ARM_ARCH_V7A_IDIV_MP_SEC): Rename...
 127         (ARM_ARCH_V7A_IDIV_MP_SEC_VIRT): ...to this and include Virtualization
 128         Extensions.
 129
 130 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 131
 132         * arm.h (ARM_AEXT_ADIV): New define.
 133         (ARM_ARCH_V7A_IDIV_MP_SEC): Likewise.
 134
 135 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 136
 137         * arm.h (ARM_EXT_OS): New define.
 138         (ARM_AEXT_V6SM): Likewise.
 139         (ARM_ARCH_V6SM): Likewise.
 140
 141 2010-09-23  Matthew Gretton-Dann  <matthew.gretton-dann@arm.com>
 142
 143         * arm.h (ARM_EXT_MP): Add.
 144         (ARM_ARCH_V7A_MP): Likewise.
 145
 146 2010-09-22  Mike Frysinger  <vapier@gentoo.org>
 147
 148         * bfin.h: Declare pseudoChr structs/defines.
 149
 150 2010-09-21  Mike Frysinger  <vapier@gentoo.org>
 151
 152         * bfin.h: Strip trailing whitespace.
 153
 154 2010-07-29  DJ Delorie  <dj@redhat.com>
 155
 156         * rx.h (RX_Operand_Type): Add TwoReg.
 157         (RX_Opcode_ID): Remove ediv and ediv2.
 158
 159 2010-07-27  DJ Delorie  <dj@redhat.com>
 160
 161         * rx.h (RX_Opcode_ID): Add nop2 and nop3 for statistics.
 162
 163 2010-07-23  Naveen.H.S  <naveen.S@kpitcummins.com>
 164             Ina Pandit  <ina.pandit@kpitcummins.com>
 165
 166         * v850.h: Define PROCESSOR_MASK, PROCESSOR_OPTION_EXTENSION,
 167         PROCESSOR_OPTION_ALIAS, PROCESSOR_V850E2, PROCESSOR_V850E2V3 and
 168         PROCESSOR_V850E2_ALL.
 169         Remove PROCESSOR_V850EA support.
 170         (v850_operand): Define V850_OPERAND_EP, V850_OPERAND_FLOAT_CC,
 171         V850_OPERAND_VREG, V850E_IMMEDIATE16, V850E_IMMEDIATE16HI,
 172         V850E_IMMEDIATE23, V850E_IMMEDIATE32, V850_OPERAND_SIGNED,
 173         V850_OPERAND_DISP, V850_PCREL, V850_REG_EVEN, V850E_PUSH_POP,
 174         V850_NOT_IMM0, V850_NOT_SA, V850_OPERAND_BANG and
 175         V850_OPERAND_PERCENT.
 176         Update V850_OPERAND_SRG, V850_OPERAND_CC, V850_OPERAND_RELAX and
 177         V850_NOT_R0.
 178         Remove V850_OPERAND_SIGNED, V850_OPERAND_EP, V850_OPERAND_DISP
 179         and V850E_PUSH_POP
 180
 181 2010-07-06  Maciej W. Rozycki  <macro@codesourcery.com>
 182
 183         * mips.h (MIPS16_INSN_UNCOND_BRANCH): New macro.
 184         (MIPS16_INSN_BRANCH): Rename to...
 185         (MIPS16_INSN_COND_BRANCH): ... this.
 186
 187 2010-07-03  Alan Modra  <amodra@gmail.com>
 188
 189         * ppc.h (PPC_OPCODE_32, PPC_OPCODE_BOOKE64, PPC_OPCODE_CLASSIC): Delete.
 190         Renumber other PPC_OPCODE defines.
 191
 192 2010-07-03  Alan Modra  <amodra@gmail.com>
 193
 194         * ppc.h (PPC_OPCODE_COMMON): Expand comment.
 195
 196 2010-06-29  Alan Modra  <amodra@gmail.com>
 197
 198         * maxq.h: Delete file.
 199
 200 2010-06-14  Sebastian Andrzej Siewior  <bigeasy@linutronix.de>
 201
 202         * ppc.h (PPC_OPCODE_E500): Define.
 203
 204 2010-05-26  Catherine Moore  <clm@codesourcery.com>
 205
 206         * opcode/mips.h (INSN_MIPS16): Remove.
 207
 208 2010-04-21  Joseph Myers  <joseph@codesourcery.com>
 209
 210         * tic6x-insn-formats.h (s_branch): Correct typo in bitmask.
 211
 212 2010-04-15  Nick Clifton  <nickc@redhat.com>
 213
 214         * alpha.h: Update copyright notice to use GPLv3.
 215         * arc.h: Likewise.
 216         * arm.h: Likewise.
 217         * avr.h: Likewise.
 218         * bfin.h: Likewise.
 219         * cgen.h: Likewise.
 220         * convex.h: Likewise.
 221         * cr16.h: Likewise.
 222         * cris.h: Likewise.
 223         * crx.h: Likewise.
 224         * d10v.h: Likewise.
 225         * d30v.h: Likewise.
 226         * dlx.h: Likewise.
 227         * h8300.h: Likewise.
 228         * hppa.h: Likewise.
 229         * i370.h: Likewise.
 230         * i386.h: Likewise.
 231         * i860.h: Likewise.
 232         * i960.h: Likewise.
 233         * ia64.h: Likewise.
 234         * m68hc11.h: Likewise.
 235         * m68k.h: Likewise.
 236         * m88k.h: Likewise.
 237         * maxq.h: Likewise.
 238         * mips.h: Likewise.
 239         * mmix.h: Likewise.
 240         * mn10200.h: Likewise.
 241         * mn10300.h: Likewise.
 242         * msp430.h: Likewise.
 243         * np1.h: Likewise.
 244         * ns32k.h: Likewise.
 245         * or32.h: Likewise.
 246         * pdp11.h: Likewise.
 247         * pj.h: Likewise.
 248         * pn.h: Likewise.
 249         * ppc.h: Likewise.
 250         * pyr.h: Likewise.
 251         * rx.h: Likewise.
 252         * s390.h: Likewise.
 253         * score-datadep.h: Likewise.
 254         * score-inst.h: Likewise.
 255         * sparc.h: Likewise.
 256         * spu-insns.h: Likewise.
 257         * spu.h: Likewise.
 258         * tic30.h: Likewise.
 259         * tic4x.h: Likewise.
 260         * tic54x.h: Likewise.
 261         * tic80.h: Likewise.
 262         * v850.h: Likewise.
 263         * vax.h: Likewise.
 264
 265 2010-03-25  Joseph Myers  <joseph@codesourcery.com>
 266
 267         * tic6x-control-registers.h, tic6x-insn-formats.h,
 268         tic6x-opcode-table.h, tic6x.h: New.
 269
 270 2010-02-25  Wu Zhangjin  <wuzhangjin@gmail.com>
 271
 272         * mips.h: (LOONGSON2F_NOP_INSN): New macro.
 273
 274 2010-02-08  Philipp Tomsich  <philipp.tomsich@theobroma-systems.com>
 275
 276         * opcode/ppc.h (PPC_OPCODE_TITAN): Define.
 277
 278 2010-01-14  H.J. Lu  <hongjiu.lu@intel.com>
 279
 280         * ia64.h (ia64_find_opcode): Remove argument name.
 281         (ia64_find_next_opcode): Likewise.
 282         (ia64_dis_opcode): Likewise.
 283         (ia64_free_opcode): Likewise.
 284         (ia64_find_dependency): Likewise.
 285
 286 2009-11-22  Doug Evans  <dje@sebabeach.org>
 287
 288         * cgen.h: Include bfd_stdint.h.
 289         (CGEN_INSN_LGSINT, CGEN_INSN_LGUINT): New types.
 290
 291 2009-11-18  Paul Brook  <paul@codesourcery.com>
 292
 293         * arm.h (FPU_VFP_V4_SP_D16, FPU_ARCH_VFP_V4_SP_D16): Define.
 294
 295 2009-11-17  Paul Brook  <paul@codesourcery.com>
 296         Daniel Jacobowitz  <dan@codesourcery.com>
 297
 298         * arm.h (ARM_EXT_V6_DSP): Define.
 299         (ARM_AEXT_V6T2, ARM_AEXT_NOTM): Include ARM_EXT_V6_DSP.
 300         (ARM_AEXT_V7EM, ARM_ARCH_V7EM): Define.
 301
 302 2009-11-04  DJ Delorie  <dj@redhat.com>
 303
 304         * rx.h (rx_decode_opcode) (mvtipl): Add.
 305         (mvtcp, mvfcp, opecp): Remove.
 306
 307 2009-11-02  Paul Brook  <paul@codesourcery.com>
 308
 309         * arm.h (FPU_VFP_EXT_V3xD, FPU_VFP_EXT_FP16, FPU_NEON_EXT_FMA,
 310         FPU_VFP_EXT_FMA, FPU_VFP_V3xD, FPU_VFP_V4D16, FPU_VFP_V4): Define.
 311         (FPU_ARCH_VFP_V3D16_FP16, FPU_ARCH_VFP_V3_FP16, FPU_ARCH_VFP_V3xD,
 312         FPU_ARCH_VFP_V3xD_FP16, FPU_ARCH_VFP_V4, FPU_ARCH_VFP_V4D16,
 313         FPU_ARCH_NEON_VFP_V4): Define.
 314
 315 2009-10-23  Doug Evans  <dje@sebabeach.org>
 316
 317         * cgen-bitset.h: Delete, moved to ../cgen/bitset.h.
 318         * cgen.h: Update.  Improve multi-inclusion macro name.
 319
 320 2009-10-02  Peter Bergner  <bergner@vnet.ibm.com>
 321
 322         * ppc.h (PPC_OPCODE_476): Define.
 323
 324 2009-10-01  Peter Bergner  <bergner@vnet.ibm.com>
 325
 326         * ppc.h (PPC_OPCODE_A2): Rename from PPC_OPCODE_PPCA2.
 327
 328 2009-09-29  DJ Delorie  <dj@redhat.com>
 329
 330         * rx.h: New file.
 331
 332 2009-09-22  Peter Bergner  <bergner@vnet.ibm.com>
 333
 334         * ppc.h (ppc_cpu_t): Typedef to uint64_t.
 335
 336 2009-09-21  Ben Elliston  <bje@au.ibm.com>
 337
 338         * ppc.h (PPC_OPCODE_PPCA2): New.
 339
 340 2009-09-05  Martin Thuresson  <martin@mtme.org>
 341
 342         * ia64.h (struct ia64_operand): Renamed member class to op_class.
 343
 344 2009-08-29  Martin Thuresson  <martin@mtme.org>
 345
 346         * tic30.h (template): Rename type template to
 347         insn_template. Updated code to use new name.
 348         * tic54x.h (template): Rename type template to
 349         insn_template.
 350
 351 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
 352
 353         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
 354
 355 2009-06-11  Anthony Green  <green@moxielogic.com>
 356
 357         * moxie.h (MOXIE_F3_PCREL): Define.
 358         (moxie_form3_opc_info): Grow.
 359
 360 2009-06-06  Anthony Green  <green@moxielogic.com>
 361
 362         * moxie.h (MOXIE_F1_M): Define.
 363
 364 2009-04-15  Anthony Green  <green@moxielogic.com>
 365
 366         * moxie.h: Created.
 367
 368 2009-04-06  DJ Delorie  <dj@redhat.com>
 369
 370         * h8300.h: Add relaxation attributes to MOVA opcodes.
 371
 372 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
 373
 374         * ppc.h (ppc_parse_cpu): Declare.
 375
 376 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
 377
 378         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
 379         and _IMM11 for mbitclr and mbitset.
 380         * score-datadep.h: Update dependency information.
 381
 382 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
 383
 384         * ppc.h (PPC_OPCODE_POWER7): New.
 385
 386 2009-02-06  Doug Evans  <dje@google.com>
 387
 388         * i386.h: Add comment regarding sse* insns and prefixes.
 389
 390 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
 391
 392         * mips.h (INSN_XLR): Define.
 393         (INSN_CHIP_MASK): Update.
 394         (CPU_XLR): Define.
 395         (OPCODE_IS_MEMBER): Update.
 396         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
 397
 398 2009-01-28  Doug Evans  <dje@google.com>
 399
 400         * opcode/i386.h: Add multiple inclusion protection.
 401         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
 402         (EDI_REG_NUM): New macros.
 403         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
 404         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
 405         (REX_PREFIX_P): New macro.
 406
 407 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
 408
 409         * ppc.h (struct powerpc_opcode): New field "deprecated".
 410         (PPC_OPCODE_NOPOWER4): Delete.
 411
 412 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
 413
 414         * mips.h: Define CPU_R14000, CPU_R16000.
 415         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
 416
 417 2008-11-18  Catherine Moore  <clm@codesourcery.com>
 418
 419         * arm.h (FPU_NEON_FP16): New.
 420         (FPU_ARCH_NEON_FP16): New.
 421
 422 2008-11-06  Chao-ying Fu  <fu@mips.com>
 423
 424         * mips.h: Doucument '1' for 5-bit sync type.
 425
 426 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
 427
 428         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
 429         IA64_RS_CR.
 430
 431 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
 432
 433         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
 434
 435 2008-07-30  Michael J. Eager  <eager@eagercon.com>
 436
 437         * ppc.h (PPC_OPCODE_405): Define.
 438         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 439
 440 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 441
 442         * ppc.h (ppc_cpu_t): New typedef.
 443         (struct powerpc_opcode <flags>): Use it.
 444         (struct powerpc_operand <insert, extract>): Likewise.
 445         (struct powerpc_macro <flags>): Likewise.
 446
 447 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 448
 449         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 450         Update comment before MIPS16 field descriptors to mention MIPS16.
 451         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 452         BBIT.
 453         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 454         New bit masks and shift counts for cins and exts.
 455
 456         * mips.h: Document new field descriptors +Q.
 457         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 458
 459 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 460
 461         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 462         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 463
 464 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 465
 466         * ppc.h: (PPC_OPCODE_E500MC): New.
 467
 468 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 469
 470         * i386.h (MAX_OPERANDS): Set to 5.
 471         (MAX_MNEM_SIZE): Changed to 20.
 472
 473 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 474
 475         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 476
 477 2008-03-09  Paul Brook  <paul@codesourcery.com>
 478
 479         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 480
 481 2008-03-04  Paul Brook  <paul@codesourcery.com>
 482
 483         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 484         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 485         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 486
 487 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 488             Nick Clifton  <nickc@redhat.com>
 489
 490         PR 3134
 491         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 492         with a 32-bit displacement but without the top bit of the 4th byte
 493         set.
 494
 495 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 496
 497         * cr16.h (cr16_num_optab): Declared.
 498
 499 2008-02-14  Hakan Ardo  <hakan@debian.org>
 500
 501         PR gas/2626
 502         * avr.h (AVR_ISA_2xxe): Define.
 503
 504 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 505
 506         * mips.h: Update copyright.
 507         (INSN_CHIP_MASK): New macro.
 508         (INSN_OCTEON): New macro.
 509         (CPU_OCTEON): New macro.
 510         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 511
 512 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 513
 514         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 515
 516 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 517
 518         * avr.h (AVR_ISA_USB162): Add new opcode set.
 519         (AVR_ISA_AVR3): Likewise.
 520
 521 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 522
 523         * mips.h (INSN_LOONGSON_2E): New.
 524         (INSN_LOONGSON_2F): New.
 525         (CPU_LOONGSON_2E): New.
 526         (CPU_LOONGSON_2F): New.
 527         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 528
 529 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 530
 531         * mips.h (INSN_ISA*): Redefine certain values as an
 532         enumeration.  Update comments.
 533         (mips_isa_table): New.
 534         (ISA_MIPS*): Redefine to match enumeration.
 535         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 536         values.
 537
 538 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 539
 540         * ppc.h (PPC_OPCODE_PPCPS): New.
 541
 542 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 543
 544         * m68k.h: Document j K & E.
 545
 546 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 547
 548         * cr16.h: New file for CR16 target.
 549
 550 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 551
 552         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 553
 554 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 555
 556         * m68k.h (mcfisa_c): New.
 557         (mcfusp, mcf_mask): Adjust.
 558
 559 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 560
 561         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 562         (num_powerpc_operands): Declare.
 563         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 564         (PPC_OPERAND_PLUS1): Define.
 565
 566 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 567
 568         * i386.h (REX_MODE64): Renamed to ...
 569         (REX_W): This.
 570         (REX_EXTX): Renamed to ...
 571         (REX_R): This.
 572         (REX_EXTY): Renamed to ...
 573         (REX_X): This.
 574         (REX_EXTZ): Renamed to ...
 575         (REX_B): This.
 576
 577 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 578
 579         * i386.h: Add entries from config/tc-i386.h and move tables
 580         to opcodes/i386-opc.h.
 581
 582 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 583
 584         * i386.h (FloatDR): Removed.
 585         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 586
 587 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 588
 589         * spu-insns.h: Add soma double-float insns.
 590
 591 2007-02-20  Thiemo Seufer  <ths@mips.com>
 592             Chao-Ying Fu  <fu@mips.com>
 593
 594         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 595         (INSN_DSPR2): Add flag for DSP R2 instructions.
 596         (M_BALIGN): New macro.
 597
 598 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 599
 600         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 601         and Seg3ShortFrom with Shortform.
 602
 603 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 604
 605         PR gas/4027
 606         * i386.h (i386_optab): Put the real "test" before the pseudo
 607         one.
 608
 609 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 610
 611         * m68k.h (m68010up): OR fido_a.
 612
 613 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 614
 615         * m68k.h (fido_a): New.
 616
 617 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 618
 619         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 620         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 621         values.
 622
 623 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 624
 625         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 626
 627 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 628
 629         * score-inst.h (enum score_insn_type): Add Insn_internal.
 630
 631 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 632             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 633             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 634             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 635             Alan Modra  <amodra@bigpond.net.au>
 636
 637         * spu-insns.h: New file.
 638         * spu.h: New file.
 639
 640 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 641
 642         * ppc.h (PPC_OPCODE_CELL): Define.
 643
 644 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 645
 646         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 647         in amdfam10 architecture.
 648
 649 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 650
 651         * i386.h: Replace CpuMNI with CpuSSSE3.
 652
 653 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 654             Joseph Myers  <joseph@codesourcery.com>
 655             Ian Lance Taylor  <ian@wasabisystems.com>
 656             Ben Elliston  <bje@wasabisystems.com>
 657
 658         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 659
 660 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 661
 662         * score-datadep.h: New file.
 663         * score-inst.h: New file.
 664
 665 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 666
 667         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 668         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 669         movdq2q and movq2dq.
 670
 671 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 672            Michael Meissner             <michael.meissner@amd.com>
 673
 674         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 675
 676 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 677
 678         * i386.h (i386_optab): Add "nop" with memory reference.
 679
 680 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 681
 682         * i386.h (i386_optab): Update comment for 64bit NOP.
 683
 684 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 685             Anton Blanchard  <anton@samba.org>
 686
 687         * ppc.h (PPC_OPCODE_POWER6): Define.
 688         Adjust whitespace.
 689
 690 2006-06-05  Thiemo Seufer  <ths@mips.com>
 691
 692         * mips.h: Improve description of MT flags.
 693
 694 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 695
 696         * m68k.h (mcf_mask): Define.
 697
 698 2006-05-05  Thiemo Seufer  <ths@mips.com>
 699             David Ung  <davidu@mips.com>
 700
 701         * mips.h (enum): Add macro M_CACHE_AB.
 702
 703 2006-05-04  Thiemo Seufer  <ths@mips.com>
 704             Nigel Stephens  <nigel@mips.com>
 705             David Ung  <davidu@mips.com>
 706
 707         * mips.h: Add INSN_SMARTMIPS define.
 708
 709 2006-04-30  Thiemo Seufer  <ths@mips.com>
 710             David Ung  <davidu@mips.com>
 711
 712         * mips.h: Defines udi bits and masks.  Add description of
 713         characters which may appear in the args field of udi
 714         instructions.
 715
 716 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 717
 718         * mips.h: Improve comments describing the bitfield instruction
 719         fields.
 720
 721 2006-04-26  Julian Brown  <julian@codesourcery.com>
 722
 723         * arm.h (FPU_VFP_EXT_V3): Define constant.
 724         (FPU_NEON_EXT_V1): Likewise.
 725         (FPU_VFP_HARD): Update.
 726         (FPU_VFP_V3): Define macro.
 727         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 728
 729 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 730
 731         * avr.h (AVR_ISA_PWMx): New.
 732
 733 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 734
 735         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 736         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 737         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 738         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 739         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 740
 741 2006-03-10  Paul Brook  <paul@codesourcery.com>
 742
 743         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 744
 745 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 746
 747         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 748         first.  Correct mask of bb "B" opcode.
 749
 750 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 751
 752         * i386.h (i386_optab): Support Intel Merom New Instructions.
 753
 754 2006-02-24  Paul Brook  <paul@codesourcery.com>
 755
 756         * arm.h: Add V7 feature bits.
 757
 758 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 759
 760         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 761
 762 2006-01-31  Paul Brook  <paul@codesourcery.com>
 763         Richard Earnshaw <rearnsha@arm.com>
 764
 765         * arm.h: Use ARM_CPU_FEATURE.
 766         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 767         (arm_feature_set): Change to a structure.
 768         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 769         ARM_FEATURE): New macros.
 770
 771 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 772
 773         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 774         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 775         (ADD_PC_INCR_OPCODE): Don't define.
 776
 777 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 778
 779         PR gas/1874
 780         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 781
 782 2005-11-14  David Ung  <davidu@mips.com>
 783
 784         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 785         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 786         save/restore encoding of the args field.
 787
 788 2005-10-28  Dave Brolley  <brolley@redhat.com>
 789
 790         Contribute the following changes:
 791         2005-02-16  Dave Brolley  <brolley@redhat.com>
 792
 793         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 794         cgen_isa_mask_* to cgen_bitset_*.
 795         * cgen.h: Likewise.
 796
 797         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 798
 799         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 800         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 801         (CGEN_CPU_TABLE): Make isas a ponter.
 802
 803         2003-09-29  Dave Brolley  <brolley@redhat.com>
 804
 805         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 806         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 807         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 808
 809         2002-12-13  Dave Brolley  <brolley@redhat.com>
 810
 811         * cgen.h (symcat.h): #include it.
 812         (cgen-bitset.h): #include it.
 813         (CGEN_ATTR_VALUE_TYPE): Now a union.
 814         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 815         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 816         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 817         * cgen-bitset.h: New file.
 818
 819 2005-09-30  Catherine Moore  <clm@cm00re.com>
 820
 821         * bfin.h: New file.
 822
 823 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 824
 825         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 826         indirect operands.
 827
 828 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 829
 830         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 831         Add FLAG_STRICT to pa10 ftest opcode.
 832
 833 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 834
 835         * hppa.h (pa_opcodes): Remove lha entries.
 836
 837 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 838
 839         * hppa.h (FLAG_STRICT): Revise comment.
 840         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 841         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 842         entries for "fdc".
 843
 844 2005-09-30  Catherine Moore  <clm@cm00re.com>
 845
 846         * bfin.h: New file.
 847
 848 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 849
 850         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 851
 852 2005-09-06  Chao-ying Fu  <fu@mips.com>
 853
 854         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 855         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 856         define.
 857         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 858         (INSN_ASE_MASK): Update to include INSN_MT.
 859         (INSN_MT): New define for MT ASE.
 860
 861 2005-08-25  Chao-ying Fu  <fu@mips.com>
 862
 863         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 864         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 865         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 866         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 867         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 868         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 869         instructions.
 870         (INSN_DSP): New define for DSP ASE.
 871
 872 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 873
 874         * a29k.h: Delete.
 875
 876 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 877
 878         * ppc.h (PPC_OPCODE_E300): Define.
 879
 880 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 881
 882         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 883
 884 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 885
 886         PR gas/336
 887         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 888         and pitlb.
 889
 890 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 891
 892         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 893         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 894         Add movq-s as 64-bit variants of movd-s.
 895
 896 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 897
 898         * hppa.h: Fix punctuation in comment.
 899
 900         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 901         implicit space-register addressing.  Set space-register bits on opcodes
 902         using implicit space-register addressing.  Add various missing pa20
 903         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 904         space-register addressing.  Use "fE" instead of "fe" in various
 905         fstw opcodes.
 906
 907 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 908
 909         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 910
 911 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 912
 913         * i386.h (i386_optab): Support Intel VMX Instructions.
 914
 915 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 916
 917         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 918
 919 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 920
 921         * i386.h (i386_optab): Add new insns.
 922
 923 2005-07-01  Nick Clifton  <nickc@redhat.com>
 924
 925         * sparc.h: Add typedefs to structure declarations.
 926
 927 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 928
 929         PR 1013
 930         * i386.h (i386_optab): Update comments for 64bit addressing on
 931         mov. Allow 64bit addressing for mov and movq.
 932
 933 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 934
 935         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 936         respectively, in various floating-point load and store patterns.
 937
 938 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 939
 940         * hppa.h (FLAG_STRICT): Correct comment.
 941         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 942         PA 2.0 mneumonics when equivalent.  Entries with cache control
 943         completers now require PA 1.1.  Adjust whitespace.
 944
 945 2005-05-19  Anton Blanchard  <anton@samba.org>
 946
 947         * ppc.h (PPC_OPCODE_POWER5): Define.
 948
 949 2005-05-10  Nick Clifton  <nickc@redhat.com>
 950
 951         * Update the address and phone number of the FSF organization in
 952         the GPL notices in the following files:
 953         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 954         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 955         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 956         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 957         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 958         tic54x.h, tic80.h, v850.h, vax.h
 959
 960 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 961
 962         * i386.h (i386_optab): Add ht and hnt.
 963
 964 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 965
 966         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 967         Add xcrypt-ctr.  Provide aliases without hyphens.
 968
 969 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 970
 971         Moved from ../ChangeLog
 972
 973         2005-04-12  Paul Brook  <paul@codesourcery.com>
 974         * m88k.h: Rename psr macros to avoid conflicts.
 975
 976         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 977         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 978         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 979         and ARM_ARCH_V6ZKT2.
 980
 981         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 982         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 983         Remove redundant instruction types.
 984         (struct argument): X_op - new field.
 985         (struct cst4_entry): Remove.
 986         (no_op_insn): Declare.
 987
 988         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 989         * crx.h (enum argtype): Rename types, remove unused types.
 990
 991         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 992         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 993         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 994         (enum operand_type): Rearrange operands, edit comments.
 995         replace us<N> with ui<N> for unsigned immediate.
 996         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 997         displacements (respectively).
 998         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 999         (instruction type): Add NO_TYPE_INS.
1000         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
1001         (operand_entry): New field - 'flags'.
1002         (operand flags): New.
1003
1004         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
1005         * crx.h (operand_type): Remove redundant types i3, i4,
1006         i5, i8, i12.
1007         Add new unsigned immediate types us3, us4, us5, us16.
1008
1009 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
1010
1011         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
1012         adjust them accordingly.
1013
1014 2005-04-01  Jan Beulich  <jbeulich@novell.com>
1015
1016         * i386.h (i386_optab): Add rdtscp.
1017
1018 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
1019
1020         * i386.h (i386_optab): Don't allow the `l' suffix for moving
1021         between memory and segment register. Allow movq for moving between
1022         general-purpose register and segment register.
1023
1024 2005-02-09  Jan Beulich  <jbeulich@novell.com>
1025
1026         PR gas/707
1027         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
1028         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
1029         fnstsw.
1030
1031 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
1032
1033         * m68k.h (m68008, m68ec030, m68882): Remove.
1034         (m68k_mask): New.
1035         (cpu_m68k, cpu_cf): New.
1036         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
1037         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
1038
1039 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
1040
1041         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
1042         * cgen.h (enum cgen_parse_operand_type): Add
1043         CGEN_PARSE_OPERAND_SYMBOLIC.
1044
1045 2005-01-21  Fred Fish  <fnf@specifixinc.com>
1046
1047         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
1048         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
1049         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
1050
1051 2005-01-19  Fred Fish  <fnf@specifixinc.com>
1052
1053         * mips.h (struct mips_opcode): Add new pinfo2 member.
1054         (INSN_ALIAS): New define for opcode table entries that are
1055         specific instances of another entry, such as 'move' for an 'or'
1056         with a zero operand.
1057         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
1058         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
1059
1060 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
1061
1062         * mips.h (CPU_RM9000): Define.
1063         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
1064
1065 2004-11-25 Jan Beulich  <jbeulich@novell.com>
1066
1067         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
1068         to/from test registers are illegal in 64-bit mode. Add missing
1069         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
1070         (previously one had to explicitly encode a rex64 prefix). Re-enable
1071         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
1072         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
1073
1074 2004-11-23 Jan Beulich  <jbeulich@novell.com>
1075
1076         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
1077         available only with SSE2. Change the MMX additions introduced by SSE
1078         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
1079         instructions by their now designated identifier (since combining i686
1080         and 3DNow! does not really imply 3DNow!A).
1081
1082 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
1083
1084         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
1085         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
1086
1087 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
1088             Vineet Sharma      <vineets@noida.hcltech.com>
1089
1090         * maxq.h: New file: Disassembly information for the maxq port.
1091
1092 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
1093
1094         * i386.h (i386_optab): Put back "movzb".
1095
1096 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
1097
1098         * cris.h (enum cris_insn_version_usage): Tweak formatting and
1099         comments.  Remove member cris_ver_sim.  Add members
1100         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
1101         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
1102         (struct cris_support_reg, struct cris_cond15): New types.
1103         (cris_conds15): Declare.
1104         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
1105         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
1106         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
1107         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
1108         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
1109         SIZE_FIELD_UNSIGNED.
1110
1111 2004-11-04 Jan Beulich  <jbeulich@novell.com>
1112
1113         * i386.h (sldx_Suf): Remove.
1114         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
1115         (q_FP): Define, implying no REX64.
1116         (x_FP, sl_FP): Imply FloatMF.
1117         (i386_optab): Split reg and mem forms of moving from segment registers
1118         so that the memory forms can ignore the 16-/32-bit operand size
1119         distinction. Adjust a few others for Intel mode. Remove *FP uses from
1120         all non-floating-point instructions. Unite 32- and 64-bit forms of
1121         movsx, movzx, and movd. Adjust floating point operations for the above
1122         changes to the *FP macros. Add DefaultSize to floating point control
1123         insns operating on larger memory ranges. Remove left over comments
1124         hinting at certain insns being Intel-syntax ones where the ones
1125         actually meant are already gone.
1126
1127 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
1128
1129         * crx.h: Add COPS_REG_INS - Coprocessor Special register
1130         instruction type.
1131
1132 2004-09-30  Paul Brook  <paul@codesourcery.com>
1133
1134         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
1135         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
1136
1137 2004-09-11  Theodore A. Roth  <troth@openavr.org>
1138
1139         * avr.h: Add support for
1140         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
1141
1142 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
1143
1144         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
1145
1146 2004-08-24  Dmitry Diky  <diwil@spec.ru>
1147
1148         * msp430.h (msp430_opc): Add new instructions.
1149         (msp430_rcodes): Declare new instructions.
1150         (msp430_hcodes): Likewise..
1151
1152 2004-08-13  Nick Clifton  <nickc@redhat.com>
1153
1154         PR/301
1155         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
1156         processors.
1157
1158 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
1159
1160         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
1161
1162 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
1163
1164         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
1165
1166 2004-07-21  Jan Beulich  <jbeulich@novell.com>
1167
1168         * i386.h: Adjust instruction descriptions to better match the
1169         specification.
1170
1171 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
1172
1173         * arm.h: Remove all old content.  Replace with architecture defines
1174         from gas/config/tc-arm.c.
1175
1176 2004-07-09  Andreas Schwab  <schwab@suse.de>
1177
1178         * m68k.h: Fix comment.
1179
1180 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
1181
1182         * crx.h: New file.
1183
1184 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
1185
1186         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
1187
1188 2004-05-24  Peter Barada  <peter@the-baradas.com>
1189
1190         * m68k.h: Add 'size' to m68k_opcode.
1191
1192 2004-05-05  Peter Barada  <peter@the-baradas.com>
1193
1194         * m68k.h: Switch from ColdFire chip name to core variant.
1195
1196 2004-04-22  Peter Barada  <peter@the-baradas.com>
1197
1198         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
1199         descriptions for new EMAC cases.
1200         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
1201         handle Motorola MAC syntax.
1202         Allow disassembly of ColdFire V4e object files.
1203
1204 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
1205
1206         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
1207
1208 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
1209
1210         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
1211
1212 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1213
1214         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
1215
1216 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
1217
1218         * i386.h (i386_optab): Added xstore/xcrypt insns.
1219
1220 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1221
1222         * h8300.h (32bit ldc/stc): Add relaxing support.
1223
1224 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
1225
1226         * h8300.h (BITOP): Pass MEMRELAX flag.
1227
1228 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
1229
1230         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
1231         except for the H8S.
1232
1233 For older changes see ChangeLog-9103
1234 \f
1235 Local Variables:
1236 mode: change-log
1237 left-margin: 8
1238 fill-column: 74
1239 version-control: never
1240 End: