include/linux/pci.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /*
   3  *      pci.h
   4  *
   5  *      PCI defines and function prototypes
   6  *      Copyright 1994, Drew Eckhardt
   7  *      Copyright 1997--1999 Martin Mares <mj@ucw.cz>
   8  *
   9  *      PCI Express ASPM defines and function prototypes
  10  *      Copyright (c) 2007 Intel Corp.
  11  *              Zhang Yanmin (yanmin.zhang@intel.com)
  12  *              Shaohua Li (shaohua.li@intel.com)
  13  *
  14  *      For more information, please consult the following manuals (look at
  15  *      http://www.pcisig.com/ for how to get them):
  16  *
  17  *      PCI BIOS Specification
  18  *      PCI Local Bus Specification
  19  *      PCI to PCI Bridge Specification
  20  *      PCI Express Specification
  21  *      PCI System Design Guide
  22  */
  23 #ifndef LINUX_PCI_H
  24 #define LINUX_PCI_H
  25
  26
  27 #include <linux/mod_devicetable.h>
  28
  29 #include <linux/types.h>
  30 #include <linux/init.h>
  31 #include <linux/ioport.h>
  32 #include <linux/list.h>
  33 #include <linux/compiler.h>
  34 #include <linux/errno.h>
  35 #include <linux/kobject.h>
  36 #include <linux/atomic.h>
  37 #include <linux/device.h>
  38 #include <linux/interrupt.h>
  39 #include <linux/io.h>
  40 #include <linux/resource_ext.h>
  41 #include <uapi/linux/pci.h>
  42
  43 #include <linux/pci_ids.h>
  44
  45 #define PCI_STATUS_ERROR_BITS (PCI_STATUS_DETECTED_PARITY  | \
  46                                PCI_STATUS_SIG_SYSTEM_ERROR | \
  47                                PCI_STATUS_REC_MASTER_ABORT | \
  48                                PCI_STATUS_REC_TARGET_ABORT | \
  49                                PCI_STATUS_SIG_TARGET_ABORT | \
  50                                PCI_STATUS_PARITY)
  51
  52 /*
  53  * The PCI interface treats multi-function devices as independent
  54  * devices.  The slot/function address of each device is encoded
  55  * in a single byte as follows:
  56  *
  57  *      7:3 = slot
  58  *      2:0 = function
  59  *
  60  * PCI_DEVFN(), PCI_SLOT(), and PCI_FUNC() are defined in uapi/linux/pci.h.
  61  * In the interest of not exposing interfaces to user-space unnecessarily,
  62  * the following kernel-only defines are being added here.
  63  */
  64 #define PCI_DEVID(bus, devfn)   ((((u16)(bus)) << 8) | (devfn))
  65 /* return bus from PCI devid = ((u16)bus_number) << 8) | devfn */
  66 #define PCI_BUS_NUM(x) (((x) >> 8) & 0xff)
  67
  68 /* pci_slot represents a physical slot */
  69 struct pci_slot {
  70         struct pci_bus          *bus;           /* Bus this slot is on */
  71         struct list_head        list;           /* Node in list of slots */
  72         struct hotplug_slot     *hotplug;       /* Hotplug info (move here) */
  73         unsigned char           number;         /* PCI_SLOT(pci_dev->devfn) */
  74         struct kobject          kobj;
  75 };
  76
  77 static inline const char *pci_slot_name(const struct pci_slot *slot)
  78 {
  79         return kobject_name(&slot->kobj);
  80 }
  81
  82 /* File state for mmap()s on /proc/bus/pci/X/Y */
  83 enum pci_mmap_state {
  84         pci_mmap_io,
  85         pci_mmap_mem
  86 };
  87
  88 /* For PCI devices, the region numbers are assigned this way: */
  89 enum {
  90         /* #0-5: standard PCI resources */
  91         PCI_STD_RESOURCES,
  92         PCI_STD_RESOURCE_END = PCI_STD_RESOURCES + PCI_STD_NUM_BARS - 1,
  93
  94         /* #6: expansion ROM resource */
  95         PCI_ROM_RESOURCE,
  96
  97         /* Device-specific resources */
  98 #ifdef CONFIG_PCI_IOV
  99         PCI_IOV_RESOURCES,
 100         PCI_IOV_RESOURCE_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,
 101 #endif
 102
 103 /* PCI-to-PCI (P2P) bridge windows */
 104 #define PCI_BRIDGE_IO_WINDOW            (PCI_BRIDGE_RESOURCES + 0)
 105 #define PCI_BRIDGE_MEM_WINDOW           (PCI_BRIDGE_RESOURCES + 1)
 106 #define PCI_BRIDGE_PREF_MEM_WINDOW      (PCI_BRIDGE_RESOURCES + 2)
 107
 108 /* CardBus bridge windows */
 109 #define PCI_CB_BRIDGE_IO_0_WINDOW       (PCI_BRIDGE_RESOURCES + 0)
 110 #define PCI_CB_BRIDGE_IO_1_WINDOW       (PCI_BRIDGE_RESOURCES + 1)
 111 #define PCI_CB_BRIDGE_MEM_0_WINDOW      (PCI_BRIDGE_RESOURCES + 2)
 112 #define PCI_CB_BRIDGE_MEM_1_WINDOW      (PCI_BRIDGE_RESOURCES + 3)
 113
 114 /* Total number of bridge resources for P2P and CardBus */
 115 #define PCI_BRIDGE_RESOURCE_NUM 4
 116
 117         /* Resources assigned to buses behind the bridge */
 118         PCI_BRIDGE_RESOURCES,
 119         PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES +
 120                                   PCI_BRIDGE_RESOURCE_NUM - 1,
 121
 122         /* Total resources associated with a PCI device */
 123         PCI_NUM_RESOURCES,
 124
 125         /* Preserve this for compatibility */
 126         DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,
 127 };
 128
 129 /**
 130  * enum pci_interrupt_pin - PCI INTx interrupt values
 131  * @PCI_INTERRUPT_UNKNOWN: Unknown or unassigned interrupt
 132  * @PCI_INTERRUPT_INTA: PCI INTA pin
 133  * @PCI_INTERRUPT_INTB: PCI INTB pin
 134  * @PCI_INTERRUPT_INTC: PCI INTC pin
 135  * @PCI_INTERRUPT_INTD: PCI INTD pin
 136  *
 137  * Corresponds to values for legacy PCI INTx interrupts, as can be found in the
 138  * PCI_INTERRUPT_PIN register.
 139  */
 140 enum pci_interrupt_pin {
 141         PCI_INTERRUPT_UNKNOWN,
 142         PCI_INTERRUPT_INTA,
 143         PCI_INTERRUPT_INTB,
 144         PCI_INTERRUPT_INTC,
 145         PCI_INTERRUPT_INTD,
 146 };
 147
 148 /* The number of legacy PCI INTx interrupts */
 149 #define PCI_NUM_INTX    4
 150
 151 /*
 152  * pci_power_t values must match the bits in the Capabilities PME_Support
 153  * and Control/Status PowerState fields in the Power Management capability.
 154  */
 155 typedef int __bitwise pci_power_t;
 156
 157 #define PCI_D0          ((pci_power_t __force) 0)
 158 #define PCI_D1          ((pci_power_t __force) 1)
 159 #define PCI_D2          ((pci_power_t __force) 2)
 160 #define PCI_D3hot       ((pci_power_t __force) 3)
 161 #define PCI_D3cold      ((pci_power_t __force) 4)
 162 #define PCI_UNKNOWN     ((pci_power_t __force) 5)
 163 #define PCI_POWER_ERROR ((pci_power_t __force) -1)
 164
 165 /* Remember to update this when the list above changes! */
 166 extern const char *pci_power_names[];
 167
 168 static inline const char *pci_power_name(pci_power_t state)
 169 {
 170         return pci_power_names[1 + (__force int) state];
 171 }
 172
 173 /**
 174  * typedef pci_channel_state_t
 175  *
 176  * The pci_channel state describes connectivity between the CPU and
 177  * the PCI device.  If some PCI bus between here and the PCI device
 178  * has crashed or locked up, this info is reflected here.
 179  */
 180 typedef unsigned int __bitwise pci_channel_state_t;
 181
 182 enum {
 183         /* I/O channel is in normal state */
 184         pci_channel_io_normal = (__force pci_channel_state_t) 1,
 185
 186         /* I/O to channel is blocked */
 187         pci_channel_io_frozen = (__force pci_channel_state_t) 2,
 188
 189         /* PCI card is dead */
 190         pci_channel_io_perm_failure = (__force pci_channel_state_t) 3,
 191 };
 192
 193 typedef unsigned int __bitwise pcie_reset_state_t;
 194
 195 enum pcie_reset_state {
 196         /* Reset is NOT asserted (Use to deassert reset) */
 197         pcie_deassert_reset = (__force pcie_reset_state_t) 1,
 198
 199         /* Use #PERST to reset PCIe device */
 200         pcie_warm_reset = (__force pcie_reset_state_t) 2,
 201
 202         /* Use PCIe Hot Reset to reset device */
 203         pcie_hot_reset = (__force pcie_reset_state_t) 3
 204 };
 205
 206 typedef unsigned short __bitwise pci_dev_flags_t;
 207 enum pci_dev_flags {
 208         /* INTX_DISABLE in PCI_COMMAND register disables MSI too */
 209         PCI_DEV_FLAGS_MSI_INTX_DISABLE_BUG = (__force pci_dev_flags_t) (1 << 0),
 210         /* Device configuration is irrevocably lost if disabled into D3 */
 211         PCI_DEV_FLAGS_NO_D3 = (__force pci_dev_flags_t) (1 << 1),
 212         /* Provide indication device is assigned by a Virtual Machine Manager */
 213         PCI_DEV_FLAGS_ASSIGNED = (__force pci_dev_flags_t) (1 << 2),
 214         /* Flag for quirk use to store if quirk-specific ACS is enabled */
 215         PCI_DEV_FLAGS_ACS_ENABLED_QUIRK = (__force pci_dev_flags_t) (1 << 3),
 216         /* Use a PCIe-to-PCI bridge alias even if !pci_is_pcie */
 217         PCI_DEV_FLAG_PCIE_BRIDGE_ALIAS = (__force pci_dev_flags_t) (1 << 5),
 218         /* Do not use bus resets for device */
 219         PCI_DEV_FLAGS_NO_BUS_RESET = (__force pci_dev_flags_t) (1 << 6),
 220         /* Do not use PM reset even if device advertises NoSoftRst- */
 221         PCI_DEV_FLAGS_NO_PM_RESET = (__force pci_dev_flags_t) (1 << 7),
 222         /* Get VPD from function 0 VPD */
 223         PCI_DEV_FLAGS_VPD_REF_F0 = (__force pci_dev_flags_t) (1 << 8),
 224         /* A non-root bridge where translation occurs, stop alias search here */
 225         PCI_DEV_FLAGS_BRIDGE_XLATE_ROOT = (__force pci_dev_flags_t) (1 << 9),
 226         /* Do not use FLR even if device advertises PCI_AF_CAP */
 227         PCI_DEV_FLAGS_NO_FLR_RESET = (__force pci_dev_flags_t) (1 << 10),
 228         /* Don't use Relaxed Ordering for TLPs directed at this device */
 229         PCI_DEV_FLAGS_NO_RELAXED_ORDERING = (__force pci_dev_flags_t) (1 << 11),
 230 };
 231
 232 enum pci_irq_reroute_variant {
 233         INTEL_IRQ_REROUTE_VARIANT = 1,
 234         MAX_IRQ_REROUTE_VARIANTS = 3
 235 };
 236
 237 typedef unsigned short __bitwise pci_bus_flags_t;
 238 enum pci_bus_flags {
 239         PCI_BUS_FLAGS_NO_MSI    = (__force pci_bus_flags_t) 1,
 240         PCI_BUS_FLAGS_NO_MMRBC  = (__force pci_bus_flags_t) 2,
 241         PCI_BUS_FLAGS_NO_AERSID = (__force pci_bus_flags_t) 4,
 242         PCI_BUS_FLAGS_NO_EXTCFG = (__force pci_bus_flags_t) 8,
 243 };
 244
 245 /* Values from Link Status register, PCIe r3.1, sec 7.8.8 */
 246 enum pcie_link_width {
 247         PCIE_LNK_WIDTH_RESRV    = 0x00,
 248         PCIE_LNK_X1             = 0x01,
 249         PCIE_LNK_X2             = 0x02,
 250         PCIE_LNK_X4             = 0x04,
 251         PCIE_LNK_X8             = 0x08,
 252         PCIE_LNK_X12            = 0x0c,
 253         PCIE_LNK_X16            = 0x10,
 254         PCIE_LNK_X32            = 0x20,
 255         PCIE_LNK_WIDTH_UNKNOWN  = 0xff,
 256 };
 257
 258 /* See matching string table in pci_speed_string() */
 259 enum pci_bus_speed {
 260         PCI_SPEED_33MHz                 = 0x00,
 261         PCI_SPEED_66MHz                 = 0x01,
 262         PCI_SPEED_66MHz_PCIX            = 0x02,
 263         PCI_SPEED_100MHz_PCIX           = 0x03,
 264         PCI_SPEED_133MHz_PCIX           = 0x04,
 265         PCI_SPEED_66MHz_PCIX_ECC        = 0x05,
 266         PCI_SPEED_100MHz_PCIX_ECC       = 0x06,
 267         PCI_SPEED_133MHz_PCIX_ECC       = 0x07,
 268         PCI_SPEED_66MHz_PCIX_266        = 0x09,
 269         PCI_SPEED_100MHz_PCIX_266       = 0x0a,
 270         PCI_SPEED_133MHz_PCIX_266       = 0x0b,
 271         AGP_UNKNOWN                     = 0x0c,
 272         AGP_1X                          = 0x0d,
 273         AGP_2X                          = 0x0e,
 274         AGP_4X                          = 0x0f,
 275         AGP_8X                          = 0x10,
 276         PCI_SPEED_66MHz_PCIX_533        = 0x11,
 277         PCI_SPEED_100MHz_PCIX_533       = 0x12,
 278         PCI_SPEED_133MHz_PCIX_533       = 0x13,
 279         PCIE_SPEED_2_5GT                = 0x14,
 280         PCIE_SPEED_5_0GT                = 0x15,
 281         PCIE_SPEED_8_0GT                = 0x16,
 282         PCIE_SPEED_16_0GT               = 0x17,
 283         PCIE_SPEED_32_0GT               = 0x18,
 284         PCIE_SPEED_64_0GT               = 0x19,
 285         PCI_SPEED_UNKNOWN               = 0xff,
 286 };
 287
 288 enum pci_bus_speed pcie_get_speed_cap(struct pci_dev *dev);
 289 enum pcie_link_width pcie_get_width_cap(struct pci_dev *dev);
 290
 291 struct pci_cap_saved_data {
 292         u16             cap_nr;
 293         bool            cap_extended;
 294         unsigned int    size;
 295         u32             data[];
 296 };
 297
 298 struct pci_cap_saved_state {
 299         struct hlist_node               next;
 300         struct pci_cap_saved_data       cap;
 301 };
 302
 303 struct irq_affinity;
 304 struct pcie_link_state;
 305 struct pci_vpd;
 306 struct pci_sriov;
 307 struct pci_p2pdma;
 308 struct rcec_ea;
 309
 310 /* The pci_dev structure describes PCI devices */
 311 struct pci_dev {
 312         struct list_head bus_list;      /* Node in per-bus list */
 313         struct pci_bus  *bus;           /* Bus this device is on */
 314         struct pci_bus  *subordinate;   /* Bus this device bridges to */
 315
 316         void            *sysdata;       /* Hook for sys-specific extension */
 317         struct proc_dir_entry *procent; /* Device entry in /proc/bus/pci */
 318         struct pci_slot *slot;          /* Physical slot this device is in */
 319
 320         unsigned int    devfn;          /* Encoded device & function index */
 321         unsigned short  vendor;
 322         unsigned short  device;
 323         unsigned short  subsystem_vendor;
 324         unsigned short  subsystem_device;
 325         unsigned int    class;          /* 3 bytes: (base,sub,prog-if) */
 326         u8              revision;       /* PCI revision, low byte of class word */
 327         u8              hdr_type;       /* PCI header type (`multi' flag masked out) */
 328 #ifdef CONFIG_PCIEAER
 329         u16             aer_cap;        /* AER capability offset */
 330         struct aer_stats *aer_stats;    /* AER stats for this device */
 331 #endif
 332 #ifdef CONFIG_PCIEPORTBUS
 333         struct rcec_ea  *rcec_ea;       /* RCEC cached endpoint association */
 334         struct pci_dev  *rcec;          /* Associated RCEC device */
 335 #endif
 336         u8              pcie_cap;       /* PCIe capability offset */
 337         u8              msi_cap;        /* MSI capability offset */
 338         u8              msix_cap;       /* MSI-X capability offset */
 339         u8              pcie_mpss:3;    /* PCIe Max Payload Size Supported */
 340         u8              rom_base_reg;   /* Config register controlling ROM */
 341         u8              pin;            /* Interrupt pin this device uses */
 342         u16             pcie_flags_reg; /* Cached PCIe Capabilities Register */
 343         unsigned long   *dma_alias_mask;/* Mask of enabled devfn aliases */
 344
 345         struct pci_driver *driver;      /* Driver bound to this device */
 346         u64             dma_mask;       /* Mask of the bits of bus address this
 347                                            device implements.  Normally this is
 348                                            0xffffffff.  You only need to change
 349                                            this if your device has broken DMA
 350                                            or supports 64-bit transfers.  */
 351
 352         struct device_dma_parameters dma_parms;
 353
 354         pci_power_t     current_state;  /* Current operating state. In ACPI,
 355                                            this is D0-D3, D0 being fully
 356                                            functional, and D3 being off. */
 357         unsigned int    imm_ready:1;    /* Supports Immediate Readiness */
 358         u8              pm_cap;         /* PM capability offset */
 359         unsigned int    pme_support:5;  /* Bitmask of states from which PME#
 360                                            can be generated */
 361         unsigned int    pme_poll:1;     /* Poll device's PME status bit */
 362         unsigned int    d1_support:1;   /* Low power state D1 is supported */
 363         unsigned int    d2_support:1;   /* Low power state D2 is supported */
 364         unsigned int    no_d1d2:1;      /* D1 and D2 are forbidden */
 365         unsigned int    no_d3cold:1;    /* D3cold is forbidden */
 366         unsigned int    bridge_d3:1;    /* Allow D3 for bridge */
 367         unsigned int    d3cold_allowed:1;       /* D3cold is allowed by user */
 368         unsigned int    mmio_always_on:1;       /* Disallow turning off io/mem
 369                                                    decoding during BAR sizing */
 370         unsigned int    wakeup_prepared:1;
 371         unsigned int    runtime_d3cold:1;       /* Whether go through runtime
 372                                                    D3cold, not set for devices
 373                                                    powered on/off by the
 374                                                    corresponding bridge */
 375         unsigned int    skip_bus_pm:1;  /* Internal: Skip bus-level PM */
 376         unsigned int    ignore_hotplug:1;       /* Ignore hotplug events */
 377         unsigned int    hotplug_user_indicators:1; /* SlotCtl indicators
 378                                                       controlled exclusively by
 379                                                       user sysfs */
 380         unsigned int    clear_retrain_link:1;   /* Need to clear Retrain Link
 381                                                    bit manually */
 382         unsigned int    d3hot_delay;    /* D3hot->D0 transition time in ms */
 383         unsigned int    d3cold_delay;   /* D3cold->D0 transition time in ms */
 384
 385 #ifdef CONFIG_PCIEASPM
 386         struct pcie_link_state  *link_state;    /* ASPM link state */
 387         unsigned int    ltr_path:1;     /* Latency Tolerance Reporting
 388                                            supported from root to here */
 389         u16             l1ss;           /* L1SS Capability pointer */
 390 #endif
 391         unsigned int    eetlp_prefix_path:1;    /* End-to-End TLP Prefix */
 392
 393         pci_channel_state_t error_state;        /* Current connectivity state */
 394         struct device   dev;                    /* Generic device interface */
 395
 396         int             cfg_size;               /* Size of config space */
 397
 398         /*
 399          * Instead of touching interrupt line and base address registers
 400          * directly, use the values stored here. They might be different!
 401          */
 402         unsigned int    irq;
 403         struct resource resource[DEVICE_COUNT_RESOURCE]; /* I/O and memory regions + expansion ROMs */
 404
 405         bool            match_driver;           /* Skip attaching driver */
 406
 407         unsigned int    transparent:1;          /* Subtractive decode bridge */
 408         unsigned int    io_window:1;            /* Bridge has I/O window */
 409         unsigned int    pref_window:1;          /* Bridge has pref mem window */
 410         unsigned int    pref_64_window:1;       /* Pref mem window is 64-bit */
 411         unsigned int    multifunction:1;        /* Multi-function device */
 412
 413         unsigned int    is_busmaster:1;         /* Is busmaster */
 414         unsigned int    no_msi:1;               /* May not use MSI */
 415         unsigned int    no_64bit_msi:1;         /* May only use 32-bit MSIs */
 416         unsigned int    block_cfg_access:1;     /* Config space access blocked */
 417         unsigned int    broken_parity_status:1; /* Generates false positive parity */
 418         unsigned int    irq_reroute_variant:2;  /* Needs IRQ rerouting variant */
 419         unsigned int    msi_enabled:1;
 420         unsigned int    msix_enabled:1;
 421         unsigned int    ari_enabled:1;          /* ARI forwarding */
 422         unsigned int    ats_enabled:1;          /* Address Translation Svc */
 423         unsigned int    pasid_enabled:1;        /* Process Address Space ID */
 424         unsigned int    pri_enabled:1;          /* Page Request Interface */
 425         unsigned int    is_managed:1;
 426         unsigned int    needs_freset:1;         /* Requires fundamental reset */
 427         unsigned int    state_saved:1;
 428         unsigned int    is_physfn:1;
 429         unsigned int    is_virtfn:1;
 430         unsigned int    reset_fn:1;
 431         unsigned int    is_hotplug_bridge:1;
 432         unsigned int    shpc_managed:1;         /* SHPC owned by shpchp */
 433         unsigned int    is_thunderbolt:1;       /* Thunderbolt controller */
 434         /*
 435          * Devices marked being untrusted are the ones that can potentially
 436          * execute DMA attacks and similar. They are typically connected
 437          * through external ports such as Thunderbolt but not limited to
 438          * that. When an IOMMU is enabled they should be getting full
 439          * mappings to make sure they cannot access arbitrary memory.
 440          */
 441         unsigned int    untrusted:1;
 442         /*
 443          * Info from the platform, e.g., ACPI or device tree, may mark a
 444          * device as "external-facing".  An external-facing device is
 445          * itself internal but devices downstream from it are external.
 446          */
 447         unsigned int    external_facing:1;
 448         unsigned int    broken_intx_masking:1;  /* INTx masking can't be used */
 449         unsigned int    io_window_1k:1;         /* Intel bridge 1K I/O windows */
 450         unsigned int    irq_managed:1;
 451         unsigned int    non_compliant_bars:1;   /* Broken BARs; ignore them */
 452         unsigned int    is_probed:1;            /* Device probing in progress */
 453         unsigned int    link_active_reporting:1;/* Device capable of reporting link active */
 454         unsigned int    no_vf_scan:1;           /* Don't scan for VFs after IOV enablement */
 455         unsigned int    no_command_memory:1;    /* No PCI_COMMAND_MEMORY */
 456         pci_dev_flags_t dev_flags;
 457         atomic_t        enable_cnt;     /* pci_enable_device has been called */
 458
 459         u32             saved_config_space[16]; /* Config space saved at suspend time */
 460         struct hlist_head saved_cap_space;
 461         int             rom_attr_enabled;       /* Display of ROM attribute enabled? */
 462         struct bin_attribute *res_attr[DEVICE_COUNT_RESOURCE]; /* sysfs file for resources */
 463         struct bin_attribute *res_attr_wc[DEVICE_COUNT_RESOURCE]; /* sysfs file for WC mapping of resources */
 464
 465 #ifdef CONFIG_HOTPLUG_PCI_PCIE
 466         unsigned int    broken_cmd_compl:1;     /* No compl for some cmds */
 467 #endif
 468 #ifdef CONFIG_PCIE_PTM
 469         unsigned int    ptm_root:1;
 470         unsigned int    ptm_enabled:1;
 471         u8              ptm_granularity;
 472 #endif
 473 #ifdef CONFIG_PCI_MSI
 474         const struct attribute_group **msi_irq_groups;
 475 #endif
 476         struct pci_vpd *vpd;
 477 #ifdef CONFIG_PCIE_DPC
 478         u16             dpc_cap;
 479         unsigned int    dpc_rp_extensions:1;
 480         u8              dpc_rp_log_size;
 481 #endif
 482 #ifdef CONFIG_PCI_ATS
 483         union {
 484                 struct pci_sriov        *sriov;         /* PF: SR-IOV info */
 485                 struct pci_dev          *physfn;        /* VF: related PF */
 486         };
 487         u16             ats_cap;        /* ATS Capability offset */
 488         u8              ats_stu;        /* ATS Smallest Translation Unit */
 489 #endif
 490 #ifdef CONFIG_PCI_PRI
 491         u16             pri_cap;        /* PRI Capability offset */
 492         u32             pri_reqs_alloc; /* Number of PRI requests allocated */
 493         unsigned int    pasid_required:1; /* PRG Response PASID Required */
 494 #endif
 495 #ifdef CONFIG_PCI_PASID
 496         u16             pasid_cap;      /* PASID Capability offset */
 497         u16             pasid_features;
 498 #endif
 499 #ifdef CONFIG_PCI_P2PDMA
 500         struct pci_p2pdma __rcu *p2pdma;
 501 #endif
 502         u16             acs_cap;        /* ACS Capability offset */
 503         phys_addr_t     rom;            /* Physical address if not from BAR */
 504         size_t          romlen;         /* Length if not from BAR */
 505         char            *driver_override; /* Driver name to force a match */
 506
 507         unsigned long   priv_flags;     /* Private flags for the PCI driver */
 508 };
 509
 510 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 511 {
 512 #ifdef CONFIG_PCI_IOV
 513         if (dev->is_virtfn)
 514                 dev = dev->physfn;
 515 #endif
 516         return dev;
 517 }
 518
 519 struct pci_dev *pci_alloc_dev(struct pci_bus *bus);
 520
 521 #define to_pci_dev(n) container_of(n, struct pci_dev, dev)
 522 #define for_each_pci_dev(d) while ((d = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, d)) != NULL)
 523
 524 static inline int pci_channel_offline(struct pci_dev *pdev)
 525 {
 526         return (pdev->error_state != pci_channel_io_normal);
 527 }
 528
 529 /*
 530  * Currently in ACPI spec, for each PCI host bridge, PCI Segment
 531  * Group number is limited to a 16-bit value, therefore (int)-1 is
 532  * not a valid PCI domain number, and can be used as a sentinel
 533  * value indicating ->domain_nr is not set by the driver (and
 534  * CONFIG_PCI_DOMAINS_GENERIC=y archs will set it with
 535  * pci_bus_find_domain_nr()).
 536  */
 537 #define PCI_DOMAIN_NR_NOT_SET (-1)
 538
 539 struct pci_host_bridge {
 540         struct device   dev;
 541         struct pci_bus  *bus;           /* Root bus */
 542         struct pci_ops  *ops;
 543         struct pci_ops  *child_ops;
 544         void            *sysdata;
 545         int             busnr;
 546         int             domain_nr;
 547         struct list_head windows;       /* resource_entry */
 548         struct list_head dma_ranges;    /* dma ranges resource list */
 549         u8 (*swizzle_irq)(struct pci_dev *, u8 *); /* Platform IRQ swizzler */
 550         int (*map_irq)(const struct pci_dev *, u8, u8);
 551         void (*release_fn)(struct pci_host_bridge *);
 552         void            *release_data;
 553         unsigned int    ignore_reset_delay:1;   /* For entire hierarchy */
 554         unsigned int    no_ext_tags:1;          /* No Extended Tags */
 555         unsigned int    native_aer:1;           /* OS may use PCIe AER */
 556         unsigned int    native_pcie_hotplug:1;  /* OS may use PCIe hotplug */
 557         unsigned int    native_shpc_hotplug:1;  /* OS may use SHPC hotplug */
 558         unsigned int    native_pme:1;           /* OS may use PCIe PME */
 559         unsigned int    native_ltr:1;           /* OS may use PCIe LTR */
 560         unsigned int    native_dpc:1;           /* OS may use PCIe DPC */
 561         unsigned int    preserve_config:1;      /* Preserve FW resource setup */
 562         unsigned int    size_windows:1;         /* Enable root bus sizing */
 563         unsigned int    msi_domain:1;           /* Bridge wants MSI domain */
 564
 565         /* Resource alignment requirements */
 566         resource_size_t (*align_resource)(struct pci_dev *dev,
 567                         const struct resource *res,
 568                         resource_size_t start,
 569                         resource_size_t size,
 570                         resource_size_t align);
 571         unsigned long   private[] ____cacheline_aligned;
 572 };
 573
 574 #define to_pci_host_bridge(n) container_of(n, struct pci_host_bridge, dev)
 575
 576 static inline void *pci_host_bridge_priv(struct pci_host_bridge *bridge)
 577 {
 578         return (void *)bridge->private;
 579 }
 580
 581 static inline struct pci_host_bridge *pci_host_bridge_from_priv(void *priv)
 582 {
 583         return container_of(priv, struct pci_host_bridge, private);
 584 }
 585
 586 struct pci_host_bridge *pci_alloc_host_bridge(size_t priv);
 587 struct pci_host_bridge *devm_pci_alloc_host_bridge(struct device *dev,
 588                                                    size_t priv);
 589 void pci_free_host_bridge(struct pci_host_bridge *bridge);
 590 struct pci_host_bridge *pci_find_host_bridge(struct pci_bus *bus);
 591
 592 void pci_set_host_bridge_release(struct pci_host_bridge *bridge,
 593                                  void (*release_fn)(struct pci_host_bridge *),
 594                                  void *release_data);
 595
 596 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge);
 597
 598 /*
 599  * The first PCI_BRIDGE_RESOURCE_NUM PCI bus resources (those that correspond
 600  * to P2P or CardBus bridge windows) go in a table.  Additional ones (for
 601  * buses below host bridges or subtractive decode bridges) go in the list.
 602  * Use pci_bus_for_each_resource() to iterate through all the resources.
 603  */
 604
 605 /*
 606  * PCI_SUBTRACTIVE_DECODE means the bridge forwards the window implicitly
 607  * and there's no way to program the bridge with the details of the window.
 608  * This does not apply to ACPI _CRS windows, even with the _DEC subtractive-
 609  * decode bit set, because they are explicit and can be programmed with _SRS.
 610  */
 611 #define PCI_SUBTRACTIVE_DECODE  0x1
 612
 613 struct pci_bus_resource {
 614         struct list_head        list;
 615         struct resource         *res;
 616         unsigned int            flags;
 617 };
 618
 619 #define PCI_REGION_FLAG_MASK    0x0fU   /* These bits of resource flags tell us the PCI region flags */
 620
 621 struct pci_bus {
 622         struct list_head node;          /* Node in list of buses */
 623         struct pci_bus  *parent;        /* Parent bus this bridge is on */
 624         struct list_head children;      /* List of child buses */
 625         struct list_head devices;       /* List of devices on this bus */
 626         struct pci_dev  *self;          /* Bridge device as seen by parent */
 627         struct list_head slots;         /* List of slots on this bus;
 628                                            protected by pci_slot_mutex */
 629         struct resource *resource[PCI_BRIDGE_RESOURCE_NUM];
 630         struct list_head resources;     /* Address space routed to this bus */
 631         struct resource busn_res;       /* Bus numbers routed to this bus */
 632
 633         struct pci_ops  *ops;           /* Configuration access functions */
 634         void            *sysdata;       /* Hook for sys-specific extension */
 635         struct proc_dir_entry *procdir; /* Directory entry in /proc/bus/pci */
 636
 637         unsigned char   number;         /* Bus number */
 638         unsigned char   primary;        /* Number of primary bridge */
 639         unsigned char   max_bus_speed;  /* enum pci_bus_speed */
 640         unsigned char   cur_bus_speed;  /* enum pci_bus_speed */
 641 #ifdef CONFIG_PCI_DOMAINS_GENERIC
 642         int             domain_nr;
 643 #endif
 644
 645         char            name[48];
 646
 647         unsigned short  bridge_ctl;     /* Manage NO_ISA/FBB/et al behaviors */
 648         pci_bus_flags_t bus_flags;      /* Inherited by child buses */
 649         struct device           *bridge;
 650         struct device           dev;
 651         struct bin_attribute    *legacy_io;     /* Legacy I/O for this bus */
 652         struct bin_attribute    *legacy_mem;    /* Legacy mem */
 653         unsigned int            is_added:1;
 654 };
 655
 656 #define to_pci_bus(n)   container_of(n, struct pci_bus, dev)
 657
 658 static inline u16 pci_dev_id(struct pci_dev *dev)
 659 {
 660         return PCI_DEVID(dev->bus->number, dev->devfn);
 661 }
 662
 663 /*
 664  * Returns true if the PCI bus is root (behind host-PCI bridge),
 665  * false otherwise
 666  *
 667  * Some code assumes that "bus->self == NULL" means that bus is a root bus.
 668  * This is incorrect because "virtual" buses added for SR-IOV (via
 669  * virtfn_add_bus()) have "bus->self == NULL" but are not root buses.
 670  */
 671 static inline bool pci_is_root_bus(struct pci_bus *pbus)
 672 {
 673         return !(pbus->parent);
 674 }
 675
 676 /**
 677  * pci_is_bridge - check if the PCI device is a bridge
 678  * @dev: PCI device
 679  *
 680  * Return true if the PCI device is bridge whether it has subordinate
 681  * or not.
 682  */
 683 static inline bool pci_is_bridge(struct pci_dev *dev)
 684 {
 685         return dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 686                 dev->hdr_type == PCI_HEADER_TYPE_CARDBUS;
 687 }
 688
 689 #define for_each_pci_bridge(dev, bus)                           \
 690         list_for_each_entry(dev, &bus->devices, bus_list)       \
 691                 if (!pci_is_bridge(dev)) {} else
 692
 693 static inline struct pci_dev *pci_upstream_bridge(struct pci_dev *dev)
 694 {
 695         dev = pci_physfn(dev);
 696         if (pci_is_root_bus(dev->bus))
 697                 return NULL;
 698
 699         return dev->bus->self;
 700 }
 701
 702 #ifdef CONFIG_PCI_MSI
 703 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev)
 704 {
 705         return pci_dev->msi_enabled || pci_dev->msix_enabled;
 706 }
 707 #else
 708 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev) { return false; }
 709 #endif
 710
 711 /* Error values that may be returned by PCI functions */
 712 #define PCIBIOS_SUCCESSFUL              0x00
 713 #define PCIBIOS_FUNC_NOT_SUPPORTED      0x81
 714 #define PCIBIOS_BAD_VENDOR_ID           0x83
 715 #define PCIBIOS_DEVICE_NOT_FOUND        0x86
 716 #define PCIBIOS_BAD_REGISTER_NUMBER     0x87
 717 #define PCIBIOS_SET_FAILED              0x88
 718 #define PCIBIOS_BUFFER_TOO_SMALL        0x89
 719
 720 /* Translate above to generic errno for passing back through non-PCI code */
 721 static inline int pcibios_err_to_errno(int err)
 722 {
 723         if (err <= PCIBIOS_SUCCESSFUL)
 724                 return err; /* Assume already errno */
 725
 726         switch (err) {
 727         case PCIBIOS_FUNC_NOT_SUPPORTED:
 728                 return -ENOENT;
 729         case PCIBIOS_BAD_VENDOR_ID:
 730                 return -ENOTTY;
 731         case PCIBIOS_DEVICE_NOT_FOUND:
 732                 return -ENODEV;
 733         case PCIBIOS_BAD_REGISTER_NUMBER:
 734                 return -EFAULT;
 735         case PCIBIOS_SET_FAILED:
 736                 return -EIO;
 737         case PCIBIOS_BUFFER_TOO_SMALL:
 738                 return -ENOSPC;
 739         }
 740
 741         return -ERANGE;
 742 }
 743
 744 /* Low-level architecture-dependent routines */
 745
 746 struct pci_ops {
 747         int (*add_bus)(struct pci_bus *bus);
 748         void (*remove_bus)(struct pci_bus *bus);
 749         void __iomem *(*map_bus)(struct pci_bus *bus, unsigned int devfn, int where);
 750         int (*read)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *val);
 751         int (*write)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 val);
 752 };
 753
 754 /*
 755  * ACPI needs to be able to access PCI config space before we've done a
 756  * PCI bus scan and created pci_bus structures.
 757  */
 758 int raw_pci_read(unsigned int domain, unsigned int bus, unsigned int devfn,
 759                  int reg, int len, u32 *val);
 760 int raw_pci_write(unsigned int domain, unsigned int bus, unsigned int devfn,
 761                   int reg, int len, u32 val);
 762
 763 #ifdef CONFIG_ARCH_DMA_ADDR_T_64BIT
 764 typedef u64 pci_bus_addr_t;
 765 #else
 766 typedef u32 pci_bus_addr_t;
 767 #endif
 768
 769 struct pci_bus_region {
 770         pci_bus_addr_t  start;
 771         pci_bus_addr_t  end;
 772 };
 773
 774 struct pci_dynids {
 775         spinlock_t              lock;   /* Protects list, index */
 776         struct list_head        list;   /* For IDs added at runtime */
 777 };
 778
 779
 780 /*
 781  * PCI Error Recovery System (PCI-ERS).  If a PCI device driver provides
 782  * a set of callbacks in struct pci_error_handlers, that device driver
 783  * will be notified of PCI bus errors, and will be driven to recovery
 784  * when an error occurs.
 785  */
 786
 787 typedef unsigned int __bitwise pci_ers_result_t;
 788
 789 enum pci_ers_result {
 790         /* No result/none/not supported in device driver */
 791         PCI_ERS_RESULT_NONE = (__force pci_ers_result_t) 1,
 792
 793         /* Device driver can recover without slot reset */
 794         PCI_ERS_RESULT_CAN_RECOVER = (__force pci_ers_result_t) 2,
 795
 796         /* Device driver wants slot to be reset */
 797         PCI_ERS_RESULT_NEED_RESET = (__force pci_ers_result_t) 3,
 798
 799         /* Device has completely failed, is unrecoverable */
 800         PCI_ERS_RESULT_DISCONNECT = (__force pci_ers_result_t) 4,
 801
 802         /* Device driver is fully recovered and operational */
 803         PCI_ERS_RESULT_RECOVERED = (__force pci_ers_result_t) 5,
 804
 805         /* No AER capabilities registered for the driver */
 806         PCI_ERS_RESULT_NO_AER_DRIVER = (__force pci_ers_result_t) 6,
 807 };
 808
 809 /* PCI bus error event callbacks */
 810 struct pci_error_handlers {
 811         /* PCI bus error detected on this device */
 812         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 813                                            pci_channel_state_t error);
 814
 815         /* MMIO has been re-enabled, but not DMA */
 816         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 817
 818         /* PCI slot has been reset */
 819         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 820
 821         /* PCI function reset prepare or completed */
 822         void (*reset_prepare)(struct pci_dev *dev);
 823         void (*reset_done)(struct pci_dev *dev);
 824
 825         /* Device driver may resume normal operations */
 826         void (*resume)(struct pci_dev *dev);
 827 };
 828
 829
 830 struct module;
 831
 832 /**
 833  * struct pci_driver - PCI driver structure
 834  * @node:       List of driver structures.
 835  * @name:       Driver name.
 836  * @id_table:   Pointer to table of device IDs the driver is
 837  *              interested in.  Most drivers should export this
 838  *              table using MODULE_DEVICE_TABLE(pci,...).
 839  * @probe:      This probing function gets called (during execution
 840  *              of pci_register_driver() for already existing
 841  *              devices or later if a new device gets inserted) for
 842  *              all PCI devices which match the ID table and are not
 843  *              "owned" by the other drivers yet. This function gets
 844  *              passed a "struct pci_dev \*" for each device whose
 845  *              entry in the ID table matches the device. The probe
 846  *              function returns zero when the driver chooses to
 847  *              take "ownership" of the device or an error code
 848  *              (negative number) otherwise.
 849  *              The probe function always gets called from process
 850  *              context, so it can sleep.
 851  * @remove:     The remove() function gets called whenever a device
 852  *              being handled by this driver is removed (either during
 853  *              deregistration of the driver or when it's manually
 854  *              pulled out of a hot-pluggable slot).
 855  *              The remove function always gets called from process
 856  *              context, so it can sleep.
 857  * @suspend:    Put device into low power state.
 858  * @resume:     Wake device from low power state.
 859  *              (Please see Documentation/power/pci.rst for descriptions
 860  *              of PCI Power Management and the related functions.)
 861  * @shutdown:   Hook into reboot_notifier_list (kernel/sys.c).
 862  *              Intended to stop any idling DMA operations.
 863  *              Useful for enabling wake-on-lan (NIC) or changing
 864  *              the power state of a device before reboot.
 865  *              e.g. drivers/net/e100.c.
 866  * @sriov_configure: Optional driver callback to allow configuration of
 867  *              number of VFs to enable via sysfs "sriov_numvfs" file.
 868  * @sriov_set_msix_vec_count: PF Driver callback to change number of MSI-X
 869  *              vectors on a VF. Triggered via sysfs "sriov_vf_msix_count".
 870  *              This will change MSI-X Table Size in the VF Message Control
 871  *              registers.
 872  * @sriov_get_vf_total_msix: PF driver callback to get the total number of
 873  *              MSI-X vectors available for distribution to the VFs.
 874  * @err_handler: See Documentation/PCI/pci-error-recovery.rst
 875  * @groups:     Sysfs attribute groups.
 876  * @dev_groups: Attributes attached to the device that will be
 877  *              created once it is bound to the driver.
 878  * @driver:     Driver model structure.
 879  * @dynids:     List of dynamically added device IDs.
 880  */
 881 struct pci_driver {
 882         struct list_head        node;
 883         const char              *name;
 884         const struct pci_device_id *id_table;   /* Must be non-NULL for probe to be called */
 885         int  (*probe)(struct pci_dev *dev, const struct pci_device_id *id);     /* New device inserted */
 886         void (*remove)(struct pci_dev *dev);    /* Device removed (NULL if not a hot-plug capable driver) */
 887         int  (*suspend)(struct pci_dev *dev, pm_message_t state);       /* Device suspended */
 888         int  (*resume)(struct pci_dev *dev);    /* Device woken up */
 889         void (*shutdown)(struct pci_dev *dev);
 890         int  (*sriov_configure)(struct pci_dev *dev, int num_vfs); /* On PF */
 891         int  (*sriov_set_msix_vec_count)(struct pci_dev *vf, int msix_vec_count); /* On PF */
 892         u32  (*sriov_get_vf_total_msix)(struct pci_dev *pf);
 893         const struct pci_error_handlers *err_handler;
 894         const struct attribute_group **groups;
 895         const struct attribute_group **dev_groups;
 896         struct device_driver    driver;
 897         struct pci_dynids       dynids;
 898 };
 899
 900 #define to_pci_driver(drv) container_of(drv, struct pci_driver, driver)
 901
 902 /**
 903  * PCI_DEVICE - macro used to describe a specific PCI device
 904  * @vend: the 16 bit PCI Vendor ID
 905  * @dev: the 16 bit PCI Device ID
 906  *
 907  * This macro is used to create a struct pci_device_id that matches a
 908  * specific device.  The subvendor and subdevice fields will be set to
 909  * PCI_ANY_ID.
 910  */
 911 #define PCI_DEVICE(vend,dev) \
 912         .vendor = (vend), .device = (dev), \
 913         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 914
 915 /**
 916  * PCI_DEVICE_SUB - macro used to describe a specific PCI device with subsystem
 917  * @vend: the 16 bit PCI Vendor ID
 918  * @dev: the 16 bit PCI Device ID
 919  * @subvend: the 16 bit PCI Subvendor ID
 920  * @subdev: the 16 bit PCI Subdevice ID
 921  *
 922  * This macro is used to create a struct pci_device_id that matches a
 923  * specific device with subsystem information.
 924  */
 925 #define PCI_DEVICE_SUB(vend, dev, subvend, subdev) \
 926         .vendor = (vend), .device = (dev), \
 927         .subvendor = (subvend), .subdevice = (subdev)
 928
 929 /**
 930  * PCI_DEVICE_CLASS - macro used to describe a specific PCI device class
 931  * @dev_class: the class, subclass, prog-if triple for this device
 932  * @dev_class_mask: the class mask for this device
 933  *
 934  * This macro is used to create a struct pci_device_id that matches a
 935  * specific PCI class.  The vendor, device, subvendor, and subdevice
 936  * fields will be set to PCI_ANY_ID.
 937  */
 938 #define PCI_DEVICE_CLASS(dev_class,dev_class_mask) \
 939         .class = (dev_class), .class_mask = (dev_class_mask), \
 940         .vendor = PCI_ANY_ID, .device = PCI_ANY_ID, \
 941         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 942
 943 /**
 944  * PCI_VDEVICE - macro used to describe a specific PCI device in short form
 945  * @vend: the vendor name
 946  * @dev: the 16 bit PCI Device ID
 947  *
 948  * This macro is used to create a struct pci_device_id that matches a
 949  * specific PCI device.  The subvendor, and subdevice fields will be set
 950  * to PCI_ANY_ID. The macro allows the next field to follow as the device
 951  * private data.
 952  */
 953 #define PCI_VDEVICE(vend, dev) \
 954         .vendor = PCI_VENDOR_ID_##vend, .device = (dev), \
 955         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0
 956
 957 /**
 958  * PCI_DEVICE_DATA - macro used to describe a specific PCI device in very short form
 959  * @vend: the vendor name (without PCI_VENDOR_ID_ prefix)
 960  * @dev: the device name (without PCI_DEVICE_ID_<vend>_ prefix)
 961  * @data: the driver data to be filled
 962  *
 963  * This macro is used to create a struct pci_device_id that matches a
 964  * specific PCI device.  The subvendor, and subdevice fields will be set
 965  * to PCI_ANY_ID.
 966  */
 967 #define PCI_DEVICE_DATA(vend, dev, data) \
 968         .vendor = PCI_VENDOR_ID_##vend, .device = PCI_DEVICE_ID_##vend##_##dev, \
 969         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0, \
 970         .driver_data = (kernel_ulong_t)(data)
 971
 972 enum {
 973         PCI_REASSIGN_ALL_RSRC   = 0x00000001,   /* Ignore firmware setup */
 974         PCI_REASSIGN_ALL_BUS    = 0x00000002,   /* Reassign all bus numbers */
 975         PCI_PROBE_ONLY          = 0x00000004,   /* Use existing setup */
 976         PCI_CAN_SKIP_ISA_ALIGN  = 0x00000008,   /* Don't do ISA alignment */
 977         PCI_ENABLE_PROC_DOMAINS = 0x00000010,   /* Enable domains in /proc */
 978         PCI_COMPAT_DOMAIN_0     = 0x00000020,   /* ... except domain 0 */
 979         PCI_SCAN_ALL_PCIE_DEVS  = 0x00000040,   /* Scan all, not just dev 0 */
 980 };
 981
 982 #define PCI_IRQ_LEGACY          (1 << 0) /* Allow legacy interrupts */
 983 #define PCI_IRQ_MSI             (1 << 1) /* Allow MSI interrupts */
 984 #define PCI_IRQ_MSIX            (1 << 2) /* Allow MSI-X interrupts */
 985 #define PCI_IRQ_AFFINITY        (1 << 3) /* Auto-assign affinity */
 986
 987 /* These external functions are only available when PCI support is enabled */
 988 #ifdef CONFIG_PCI
 989
 990 extern unsigned int pci_flags;
 991
 992 static inline void pci_set_flags(int flags) { pci_flags = flags; }
 993 static inline void pci_add_flags(int flags) { pci_flags |= flags; }
 994 static inline void pci_clear_flags(int flags) { pci_flags &= ~flags; }
 995 static inline int pci_has_flag(int flag) { return pci_flags & flag; }
 996
 997 void pcie_bus_configure_settings(struct pci_bus *bus);
 998
 999 enum pcie_bus_config_types {
1000         PCIE_BUS_TUNE_OFF,      /* Don't touch MPS at all */
1001         PCIE_BUS_DEFAULT,       /* Ensure MPS matches upstream bridge */
1002         PCIE_BUS_SAFE,          /* Use largest MPS boot-time devices support */
1003         PCIE_BUS_PERFORMANCE,   /* Use MPS and MRRS for best performance */
1004         PCIE_BUS_PEER2PEER,     /* Set MPS = 128 for all devices */
1005 };
1006
1007 extern enum pcie_bus_config_types pcie_bus_config;
1008
1009 extern struct bus_type pci_bus_type;
1010
1011 /* Do NOT directly access these two variables, unless you are arch-specific PCI
1012  * code, or PCI core code. */
1013 extern struct list_head pci_root_buses; /* List of all known PCI buses */
1014 /* Some device drivers need know if PCI is initiated */
1015 int no_pci_devices(void);
1016
1017 void pcibios_resource_survey_bus(struct pci_bus *bus);
1018 void pcibios_bus_add_device(struct pci_dev *pdev);
1019 void pcibios_add_bus(struct pci_bus *bus);
1020 void pcibios_remove_bus(struct pci_bus *bus);
1021 void pcibios_fixup_bus(struct pci_bus *);
1022 int __must_check pcibios_enable_device(struct pci_dev *, int mask);
1023 /* Architecture-specific versions may override this (weak) */
1024 char *pcibios_setup(char *str);
1025
1026 /* Used only when drivers/pci/setup.c is used */
1027 resource_size_t pcibios_align_resource(void *, const struct resource *,
1028                                 resource_size_t,
1029                                 resource_size_t);
1030
1031 /* Weak but can be overridden by arch */
1032 void pci_fixup_cardbus(struct pci_bus *);
1033
1034 /* Generic PCI functions used internally */
1035
1036 void pcibios_resource_to_bus(struct pci_bus *bus, struct pci_bus_region *region,
1037                              struct resource *res);
1038 void pcibios_bus_to_resource(struct pci_bus *bus, struct resource *res,
1039                              struct pci_bus_region *region);
1040 void pcibios_scan_specific_bus(int busn);
1041 struct pci_bus *pci_find_bus(int domain, int busnr);
1042 void pci_bus_add_devices(const struct pci_bus *bus);
1043 struct pci_bus *pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata);
1044 struct pci_bus *pci_create_root_bus(struct device *parent, int bus,
1045                                     struct pci_ops *ops, void *sysdata,
1046                                     struct list_head *resources);
1047 int pci_host_probe(struct pci_host_bridge *bridge);
1048 int pci_bus_insert_busn_res(struct pci_bus *b, int bus, int busmax);
1049 int pci_bus_update_busn_res_end(struct pci_bus *b, int busmax);
1050 void pci_bus_release_busn_res(struct pci_bus *b);
1051 struct pci_bus *pci_scan_root_bus(struct device *parent, int bus,
1052                                   struct pci_ops *ops, void *sysdata,
1053                                   struct list_head *resources);
1054 int pci_scan_root_bus_bridge(struct pci_host_bridge *bridge);
1055 struct pci_bus *pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev,
1056                                 int busnr);
1057 struct pci_slot *pci_create_slot(struct pci_bus *parent, int slot_nr,
1058                                  const char *name,
1059                                  struct hotplug_slot *hotplug);
1060 void pci_destroy_slot(struct pci_slot *slot);
1061 #ifdef CONFIG_SYSFS
1062 void pci_dev_assign_slot(struct pci_dev *dev);
1063 #else
1064 static inline void pci_dev_assign_slot(struct pci_dev *dev) { }
1065 #endif
1066 int pci_scan_slot(struct pci_bus *bus, int devfn);
1067 struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn);
1068 void pci_device_add(struct pci_dev *dev, struct pci_bus *bus);
1069 unsigned int pci_scan_child_bus(struct pci_bus *bus);
1070 void pci_bus_add_device(struct pci_dev *dev);
1071 void pci_read_bridge_bases(struct pci_bus *child);
1072 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
1073                                           struct resource *res);
1074 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin);
1075 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge);
1076 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp);
1077 struct pci_dev *pci_dev_get(struct pci_dev *dev);
1078 void pci_dev_put(struct pci_dev *dev);
1079 void pci_remove_bus(struct pci_bus *b);
1080 void pci_stop_and_remove_bus_device(struct pci_dev *dev);
1081 void pci_stop_and_remove_bus_device_locked(struct pci_dev *dev);
1082 void pci_stop_root_bus(struct pci_bus *bus);
1083 void pci_remove_root_bus(struct pci_bus *bus);
1084 void pci_setup_cardbus(struct pci_bus *bus);
1085 void pcibios_setup_bridge(struct pci_bus *bus, unsigned long type);
1086 void pci_sort_breadthfirst(void);
1087 #define dev_is_pci(d) ((d)->bus == &pci_bus_type)
1088 #define dev_is_pf(d) ((dev_is_pci(d) ? to_pci_dev(d)->is_physfn : false))
1089
1090 /* Generic PCI functions exported to card drivers */
1091
1092 u8 pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap);
1093 u8 pci_find_capability(struct pci_dev *dev, int cap);
1094 u8 pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap);
1095 u8 pci_find_ht_capability(struct pci_dev *dev, int ht_cap);
1096 u8 pci_find_next_ht_capability(struct pci_dev *dev, u8 pos, int ht_cap);
1097 u16 pci_find_ext_capability(struct pci_dev *dev, int cap);
1098 u16 pci_find_next_ext_capability(struct pci_dev *dev, u16 pos, int cap);
1099 struct pci_bus *pci_find_next_bus(const struct pci_bus *from);
1100 u16 pci_find_vsec_capability(struct pci_dev *dev, u16 vendor, int cap);
1101
1102 u64 pci_get_dsn(struct pci_dev *dev);
1103
1104 struct pci_dev *pci_get_device(unsigned int vendor, unsigned int device,
1105                                struct pci_dev *from);
1106 struct pci_dev *pci_get_subsys(unsigned int vendor, unsigned int device,
1107                                unsigned int ss_vendor, unsigned int ss_device,
1108                                struct pci_dev *from);
1109 struct pci_dev *pci_get_slot(struct pci_bus *bus, unsigned int devfn);
1110 struct pci_dev *pci_get_domain_bus_and_slot(int domain, unsigned int bus,
1111                                             unsigned int devfn);
1112 struct pci_dev *pci_get_class(unsigned int class, struct pci_dev *from);
1113 int pci_dev_present(const struct pci_device_id *ids);
1114
1115 int pci_bus_read_config_byte(struct pci_bus *bus, unsigned int devfn,
1116                              int where, u8 *val);
1117 int pci_bus_read_config_word(struct pci_bus *bus, unsigned int devfn,
1118                              int where, u16 *val);
1119 int pci_bus_read_config_dword(struct pci_bus *bus, unsigned int devfn,
1120                               int where, u32 *val);
1121 int pci_bus_write_config_byte(struct pci_bus *bus, unsigned int devfn,
1122                               int where, u8 val);
1123 int pci_bus_write_config_word(struct pci_bus *bus, unsigned int devfn,
1124                               int where, u16 val);
1125 int pci_bus_write_config_dword(struct pci_bus *bus, unsigned int devfn,
1126                                int where, u32 val);
1127
1128 int pci_generic_config_read(struct pci_bus *bus, unsigned int devfn,
1129                             int where, int size, u32 *val);
1130 int pci_generic_config_write(struct pci_bus *bus, unsigned int devfn,
1131                             int where, int size, u32 val);
1132 int pci_generic_config_read32(struct pci_bus *bus, unsigned int devfn,
1133                               int where, int size, u32 *val);
1134 int pci_generic_config_write32(struct pci_bus *bus, unsigned int devfn,
1135                                int where, int size, u32 val);
1136
1137 struct pci_ops *pci_bus_set_ops(struct pci_bus *bus, struct pci_ops *ops);
1138
1139 int pci_read_config_byte(const struct pci_dev *dev, int where, u8 *val);
1140 int pci_read_config_word(const struct pci_dev *dev, int where, u16 *val);
1141 int pci_read_config_dword(const struct pci_dev *dev, int where, u32 *val);
1142 int pci_write_config_byte(const struct pci_dev *dev, int where, u8 val);
1143 int pci_write_config_word(const struct pci_dev *dev, int where, u16 val);
1144 int pci_write_config_dword(const struct pci_dev *dev, int where, u32 val);
1145
1146 int pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *val);
1147 int pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *val);
1148 int pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val);
1149 int pcie_capability_write_dword(struct pci_dev *dev, int pos, u32 val);
1150 int pcie_capability_clear_and_set_word(struct pci_dev *dev, int pos,
1151                                        u16 clear, u16 set);
1152 int pcie_capability_clear_and_set_dword(struct pci_dev *dev, int pos,
1153                                         u32 clear, u32 set);
1154
1155 static inline int pcie_capability_set_word(struct pci_dev *dev, int pos,
1156                                            u16 set)
1157 {
1158         return pcie_capability_clear_and_set_word(dev, pos, 0, set);
1159 }
1160
1161 static inline int pcie_capability_set_dword(struct pci_dev *dev, int pos,
1162                                             u32 set)
1163 {
1164         return pcie_capability_clear_and_set_dword(dev, pos, 0, set);
1165 }
1166
1167 static inline int pcie_capability_clear_word(struct pci_dev *dev, int pos,
1168                                              u16 clear)
1169 {
1170         return pcie_capability_clear_and_set_word(dev, pos, clear, 0);
1171 }
1172
1173 static inline int pcie_capability_clear_dword(struct pci_dev *dev, int pos,
1174                                               u32 clear)
1175 {
1176         return pcie_capability_clear_and_set_dword(dev, pos, clear, 0);
1177 }
1178
1179 /* User-space driven config access */
1180 int pci_user_read_config_byte(struct pci_dev *dev, int where, u8 *val);
1181 int pci_user_read_config_word(struct pci_dev *dev, int where, u16 *val);
1182 int pci_user_read_config_dword(struct pci_dev *dev, int where, u32 *val);
1183 int pci_user_write_config_byte(struct pci_dev *dev, int where, u8 val);
1184 int pci_user_write_config_word(struct pci_dev *dev, int where, u16 val);
1185 int pci_user_write_config_dword(struct pci_dev *dev, int where, u32 val);
1186
1187 int __must_check pci_enable_device(struct pci_dev *dev);
1188 int __must_check pci_enable_device_io(struct pci_dev *dev);
1189 int __must_check pci_enable_device_mem(struct pci_dev *dev);
1190 int __must_check pci_reenable_device(struct pci_dev *);
1191 int __must_check pcim_enable_device(struct pci_dev *pdev);
1192 void pcim_pin_device(struct pci_dev *pdev);
1193
1194 static inline bool pci_intx_mask_supported(struct pci_dev *pdev)
1195 {
1196         /*
1197          * INTx masking is supported if PCI_COMMAND_INTX_DISABLE is
1198          * writable and no quirk has marked the feature broken.
1199          */
1200         return !pdev->broken_intx_masking;
1201 }
1202
1203 static inline int pci_is_enabled(struct pci_dev *pdev)
1204 {
1205         return (atomic_read(&pdev->enable_cnt) > 0);
1206 }
1207
1208 static inline int pci_is_managed(struct pci_dev *pdev)
1209 {
1210         return pdev->is_managed;
1211 }
1212
1213 void pci_disable_device(struct pci_dev *dev);
1214
1215 extern unsigned int pcibios_max_latency;
1216 void pci_set_master(struct pci_dev *dev);
1217 void pci_clear_master(struct pci_dev *dev);
1218
1219 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state);
1220 int pci_set_cacheline_size(struct pci_dev *dev);
1221 int __must_check pci_set_mwi(struct pci_dev *dev);
1222 int __must_check pcim_set_mwi(struct pci_dev *dev);
1223 int pci_try_set_mwi(struct pci_dev *dev);
1224 void pci_clear_mwi(struct pci_dev *dev);
1225 void pci_disable_parity(struct pci_dev *dev);
1226 void pci_intx(struct pci_dev *dev, int enable);
1227 bool pci_check_and_mask_intx(struct pci_dev *dev);
1228 bool pci_check_and_unmask_intx(struct pci_dev *dev);
1229 int pci_wait_for_pending(struct pci_dev *dev, int pos, u16 mask);
1230 int pci_wait_for_pending_transaction(struct pci_dev *dev);
1231 int pcix_get_max_mmrbc(struct pci_dev *dev);
1232 int pcix_get_mmrbc(struct pci_dev *dev);
1233 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc);
1234 int pcie_get_readrq(struct pci_dev *dev);
1235 int pcie_set_readrq(struct pci_dev *dev, int rq);
1236 int pcie_get_mps(struct pci_dev *dev);
1237 int pcie_set_mps(struct pci_dev *dev, int mps);
1238 u32 pcie_bandwidth_available(struct pci_dev *dev, struct pci_dev **limiting_dev,
1239                              enum pci_bus_speed *speed,
1240                              enum pcie_link_width *width);
1241 void pcie_print_link_status(struct pci_dev *dev);
1242 bool pcie_has_flr(struct pci_dev *dev);
1243 int pcie_flr(struct pci_dev *dev);
1244 int __pci_reset_function_locked(struct pci_dev *dev);
1245 int pci_reset_function(struct pci_dev *dev);
1246 int pci_reset_function_locked(struct pci_dev *dev);
1247 int pci_try_reset_function(struct pci_dev *dev);
1248 int pci_probe_reset_slot(struct pci_slot *slot);
1249 int pci_probe_reset_bus(struct pci_bus *bus);
1250 int pci_reset_bus(struct pci_dev *dev);
1251 void pci_reset_secondary_bus(struct pci_dev *dev);
1252 void pcibios_reset_secondary_bus(struct pci_dev *dev);
1253 void pci_update_resource(struct pci_dev *dev, int resno);
1254 int __must_check pci_assign_resource(struct pci_dev *dev, int i);
1255 int __must_check pci_reassign_resource(struct pci_dev *dev, int i, resource_size_t add_size, resource_size_t align);
1256 void pci_release_resource(struct pci_dev *dev, int resno);
1257 static inline int pci_rebar_bytes_to_size(u64 bytes)
1258 {
1259         bytes = roundup_pow_of_two(bytes);
1260
1261         /* Return BAR size as defined in the resizable BAR specification */
1262         return max(ilog2(bytes), 20) - 20;
1263 }
1264
1265 u32 pci_rebar_get_possible_sizes(struct pci_dev *pdev, int bar);
1266 int __must_check pci_resize_resource(struct pci_dev *dev, int i, int size);
1267 int pci_select_bars(struct pci_dev *dev, unsigned long flags);
1268 bool pci_device_is_present(struct pci_dev *pdev);
1269 void pci_ignore_hotplug(struct pci_dev *dev);
1270 struct pci_dev *pci_real_dma_dev(struct pci_dev *dev);
1271 int pci_status_get_and_clear_errors(struct pci_dev *pdev);
1272
1273 int __printf(6, 7) pci_request_irq(struct pci_dev *dev, unsigned int nr,
1274                 irq_handler_t handler, irq_handler_t thread_fn, void *dev_id,
1275                 const char *fmt, ...);
1276 void pci_free_irq(struct pci_dev *dev, unsigned int nr, void *dev_id);
1277
1278 /* ROM control related routines */
1279 int pci_enable_rom(struct pci_dev *pdev);
1280 void pci_disable_rom(struct pci_dev *pdev);
1281 void __iomem __must_check *pci_map_rom(struct pci_dev *pdev, size_t *size);
1282 void pci_unmap_rom(struct pci_dev *pdev, void __iomem *rom);
1283
1284 /* Power management related routines */
1285 int pci_save_state(struct pci_dev *dev);
1286 void pci_restore_state(struct pci_dev *dev);
1287 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev);
1288 int pci_load_saved_state(struct pci_dev *dev,
1289                          struct pci_saved_state *state);
1290 int pci_load_and_free_saved_state(struct pci_dev *dev,
1291                                   struct pci_saved_state **state);
1292 struct pci_cap_saved_state *pci_find_saved_cap(struct pci_dev *dev, char cap);
1293 struct pci_cap_saved_state *pci_find_saved_ext_cap(struct pci_dev *dev,
1294                                                    u16 cap);
1295 int pci_add_cap_save_buffer(struct pci_dev *dev, char cap, unsigned int size);
1296 int pci_add_ext_cap_save_buffer(struct pci_dev *dev,
1297                                 u16 cap, unsigned int size);
1298 int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state);
1299 int pci_set_power_state(struct pci_dev *dev, pci_power_t state);
1300 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state);
1301 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state);
1302 void pci_pme_active(struct pci_dev *dev, bool enable);
1303 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, bool enable);
1304 int pci_wake_from_d3(struct pci_dev *dev, bool enable);
1305 int pci_prepare_to_sleep(struct pci_dev *dev);
1306 int pci_back_from_sleep(struct pci_dev *dev);
1307 bool pci_dev_run_wake(struct pci_dev *dev);
1308 void pci_d3cold_enable(struct pci_dev *dev);
1309 void pci_d3cold_disable(struct pci_dev *dev);
1310 bool pcie_relaxed_ordering_enabled(struct pci_dev *dev);
1311 void pci_resume_bus(struct pci_bus *bus);
1312 void pci_bus_set_current_state(struct pci_bus *bus, pci_power_t state);
1313
1314 /* For use by arch with custom probe code */
1315 void set_pcie_port_type(struct pci_dev *pdev);
1316 void set_pcie_hotplug_bridge(struct pci_dev *pdev);
1317
1318 /* Functions for PCI Hotplug drivers to use */
1319 unsigned int pci_rescan_bus_bridge_resize(struct pci_dev *bridge);
1320 unsigned int pci_rescan_bus(struct pci_bus *bus);
1321 void pci_lock_rescan_remove(void);
1322 void pci_unlock_rescan_remove(void);
1323
1324 /* Vital Product Data routines */
1325 ssize_t pci_read_vpd(struct pci_dev *dev, loff_t pos, size_t count, void *buf);
1326 ssize_t pci_write_vpd(struct pci_dev *dev, loff_t pos, size_t count, const void *buf);
1327
1328 /* Helper functions for low-level code (drivers/pci/setup-[bus,res].c) */
1329 resource_size_t pcibios_retrieve_fw_addr(struct pci_dev *dev, int idx);
1330 void pci_bus_assign_resources(const struct pci_bus *bus);
1331 void pci_bus_claim_resources(struct pci_bus *bus);
1332 void pci_bus_size_bridges(struct pci_bus *bus);
1333 int pci_claim_resource(struct pci_dev *, int);
1334 int pci_claim_bridge_resource(struct pci_dev *bridge, int i);
1335 void pci_assign_unassigned_resources(void);
1336 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge);
1337 void pci_assign_unassigned_bus_resources(struct pci_bus *bus);
1338 void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus);
1339 int pci_reassign_bridge_resources(struct pci_dev *bridge, unsigned long type);
1340 void pdev_enable_device(struct pci_dev *);
1341 int pci_enable_resources(struct pci_dev *, int mask);
1342 void pci_assign_irq(struct pci_dev *dev);
1343 struct resource *pci_find_resource(struct pci_dev *dev, struct resource *res);
1344 #define HAVE_PCI_REQ_REGIONS    2
1345 int __must_check pci_request_regions(struct pci_dev *, const char *);
1346 int __must_check pci_request_regions_exclusive(struct pci_dev *, const char *);
1347 void pci_release_regions(struct pci_dev *);
1348 int __must_check pci_request_region(struct pci_dev *, int, const char *);
1349 void pci_release_region(struct pci_dev *, int);
1350 int pci_request_selected_regions(struct pci_dev *, int, const char *);
1351 int pci_request_selected_regions_exclusive(struct pci_dev *, int, const char *);
1352 void pci_release_selected_regions(struct pci_dev *, int);
1353
1354 /* drivers/pci/bus.c */
1355 void pci_add_resource(struct list_head *resources, struct resource *res);
1356 void pci_add_resource_offset(struct list_head *resources, struct resource *res,
1357                              resource_size_t offset);
1358 void pci_free_resource_list(struct list_head *resources);
1359 void pci_bus_add_resource(struct pci_bus *bus, struct resource *res,
1360                           unsigned int flags);
1361 struct resource *pci_bus_resource_n(const struct pci_bus *bus, int n);
1362 void pci_bus_remove_resources(struct pci_bus *bus);
1363 int devm_request_pci_bus_resources(struct device *dev,
1364                                    struct list_head *resources);
1365
1366 /* Temporary until new and working PCI SBR API in place */
1367 int pci_bridge_secondary_bus_reset(struct pci_dev *dev);
1368
1369 #define pci_bus_for_each_resource(bus, res, i)                          \
1370         for (i = 0;                                                     \
1371             (res = pci_bus_resource_n(bus, i)) || i < PCI_BRIDGE_RESOURCE_NUM; \
1372              i++)
1373
1374 int __must_check pci_bus_alloc_resource(struct pci_bus *bus,
1375                         struct resource *res, resource_size_t size,
1376                         resource_size_t align, resource_size_t min,
1377                         unsigned long type_mask,
1378                         resource_size_t (*alignf)(void *,
1379                                                   const struct resource *,
1380                                                   resource_size_t,
1381                                                   resource_size_t),
1382                         void *alignf_data);
1383
1384
1385 int pci_register_io_range(struct fwnode_handle *fwnode, phys_addr_t addr,
1386                         resource_size_t size);
1387 unsigned long pci_address_to_pio(phys_addr_t addr);
1388 phys_addr_t pci_pio_to_address(unsigned long pio);
1389 int pci_remap_iospace(const struct resource *res, phys_addr_t phys_addr);
1390 int devm_pci_remap_iospace(struct device *dev, const struct resource *res,
1391                            phys_addr_t phys_addr);
1392 void pci_unmap_iospace(struct resource *res);
1393 void __iomem *devm_pci_remap_cfgspace(struct device *dev,
1394                                       resource_size_t offset,
1395                                       resource_size_t size);
1396 void __iomem *devm_pci_remap_cfg_resource(struct device *dev,
1397                                           struct resource *res);
1398
1399 static inline pci_bus_addr_t pci_bus_address(struct pci_dev *pdev, int bar)
1400 {
1401         struct pci_bus_region region;
1402
1403         pcibios_resource_to_bus(pdev->bus, &region, &pdev->resource[bar]);
1404         return region.start;
1405 }
1406
1407 /* Proper probing supporting hot-pluggable devices */
1408 int __must_check __pci_register_driver(struct pci_driver *, struct module *,
1409                                        const char *mod_name);
1410
1411 /* pci_register_driver() must be a macro so KBUILD_MODNAME can be expanded */
1412 #define pci_register_driver(driver)             \
1413         __pci_register_driver(driver, THIS_MODULE, KBUILD_MODNAME)
1414
1415 void pci_unregister_driver(struct pci_driver *dev);
1416
1417 /**
1418  * module_pci_driver() - Helper macro for registering a PCI driver
1419  * @__pci_driver: pci_driver struct
1420  *
1421  * Helper macro for PCI drivers which do not do anything special in module
1422  * init/exit. This eliminates a lot of boilerplate. Each module may only
1423  * use this macro once, and calling it replaces module_init() and module_exit()
1424  */
1425 #define module_pci_driver(__pci_driver) \
1426         module_driver(__pci_driver, pci_register_driver, pci_unregister_driver)
1427
1428 /**
1429  * builtin_pci_driver() - Helper macro for registering a PCI driver
1430  * @__pci_driver: pci_driver struct
1431  *
1432  * Helper macro for PCI drivers which do not do anything special in their
1433  * init code. This eliminates a lot of boilerplate. Each driver may only
1434  * use this macro once, and calling it replaces device_initcall(...)
1435  */
1436 #define builtin_pci_driver(__pci_driver) \
1437         builtin_driver(__pci_driver, pci_register_driver)
1438
1439 struct pci_driver *pci_dev_driver(const struct pci_dev *dev);
1440 int pci_add_dynid(struct pci_driver *drv,
1441                   unsigned int vendor, unsigned int device,
1442                   unsigned int subvendor, unsigned int subdevice,
1443                   unsigned int class, unsigned int class_mask,
1444                   unsigned long driver_data);
1445 const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1446                                          struct pci_dev *dev);
1447 int pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max,
1448                     int pass);
1449
1450 void pci_walk_bus(struct pci_bus *top, int (*cb)(struct pci_dev *, void *),
1451                   void *userdata);
1452 int pci_cfg_space_size(struct pci_dev *dev);
1453 unsigned char pci_bus_max_busnr(struct pci_bus *bus);
1454 void pci_setup_bridge(struct pci_bus *bus);
1455 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
1456                                          unsigned long type);
1457
1458 #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
1459 #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
1460
1461 int pci_set_vga_state(struct pci_dev *pdev, bool decode,
1462                       unsigned int command_bits, u32 flags);
1463
1464 /*
1465  * Virtual interrupts allow for more interrupts to be allocated
1466  * than the device has interrupts for. These are not programmed
1467  * into the device's MSI-X table and must be handled by some
1468  * other driver means.
1469  */
1470 #define PCI_IRQ_VIRTUAL         (1 << 4)
1471
1472 #define PCI_IRQ_ALL_TYPES \
1473         (PCI_IRQ_LEGACY | PCI_IRQ_MSI | PCI_IRQ_MSIX)
1474
1475 /* kmem_cache style wrapper around pci_alloc_consistent() */
1476
1477 #include <linux/dmapool.h>
1478
1479 #define pci_pool dma_pool
1480 #define pci_pool_create(name, pdev, size, align, allocation) \
1481                 dma_pool_create(name, &pdev->dev, size, align, allocation)
1482 #define pci_pool_destroy(pool) dma_pool_destroy(pool)
1483 #define pci_pool_alloc(pool, flags, handle) dma_pool_alloc(pool, flags, handle)
1484 #define pci_pool_zalloc(pool, flags, handle) \
1485                 dma_pool_zalloc(pool, flags, handle)
1486 #define pci_pool_free(pool, vaddr, addr) dma_pool_free(pool, vaddr, addr)
1487
1488 struct msix_entry {
1489         u32     vector; /* Kernel uses to write allocated vector */
1490         u16     entry;  /* Driver uses to specify entry, OS writes */
1491 };
1492
1493 #ifdef CONFIG_PCI_MSI
1494 int pci_msi_vec_count(struct pci_dev *dev);
1495 void pci_disable_msi(struct pci_dev *dev);
1496 int pci_msix_vec_count(struct pci_dev *dev);
1497 void pci_disable_msix(struct pci_dev *dev);
1498 void pci_restore_msi_state(struct pci_dev *dev);
1499 int pci_msi_enabled(void);
1500 int pci_enable_msi(struct pci_dev *dev);
1501 int pci_enable_msix_range(struct pci_dev *dev, struct msix_entry *entries,
1502                           int minvec, int maxvec);
1503 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1504                                         struct msix_entry *entries, int nvec)
1505 {
1506         int rc = pci_enable_msix_range(dev, entries, nvec, nvec);
1507         if (rc < 0)
1508                 return rc;
1509         return 0;
1510 }
1511 int pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1512                                    unsigned int max_vecs, unsigned int flags,
1513                                    struct irq_affinity *affd);
1514
1515 void pci_free_irq_vectors(struct pci_dev *dev);
1516 int pci_irq_vector(struct pci_dev *dev, unsigned int nr);
1517 const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev, int vec);
1518
1519 #else
1520 static inline int pci_msi_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1521 static inline void pci_disable_msi(struct pci_dev *dev) { }
1522 static inline int pci_msix_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1523 static inline void pci_disable_msix(struct pci_dev *dev) { }
1524 static inline void pci_restore_msi_state(struct pci_dev *dev) { }
1525 static inline int pci_msi_enabled(void) { return 0; }
1526 static inline int pci_enable_msi(struct pci_dev *dev)
1527 { return -ENOSYS; }
1528 static inline int pci_enable_msix_range(struct pci_dev *dev,
1529                         struct msix_entry *entries, int minvec, int maxvec)
1530 { return -ENOSYS; }
1531 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1532                         struct msix_entry *entries, int nvec)
1533 { return -ENOSYS; }
1534
1535 static inline int
1536 pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1537                                unsigned int max_vecs, unsigned int flags,
1538                                struct irq_affinity *aff_desc)
1539 {
1540         if ((flags & PCI_IRQ_LEGACY) && min_vecs == 1 && dev->irq)
1541                 return 1;
1542         return -ENOSPC;
1543 }
1544
1545 static inline void pci_free_irq_vectors(struct pci_dev *dev)
1546 {
1547 }
1548
1549 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1550 {
1551         if (WARN_ON_ONCE(nr > 0))
1552                 return -EINVAL;
1553         return dev->irq;
1554 }
1555 static inline const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev,
1556                 int vec)
1557 {
1558         return cpu_possible_mask;
1559 }
1560 #endif
1561
1562 /**
1563  * pci_irqd_intx_xlate() - Translate PCI INTx value to an IRQ domain hwirq
1564  * @d: the INTx IRQ domain
1565  * @node: the DT node for the device whose interrupt we're translating
1566  * @intspec: the interrupt specifier data from the DT
1567  * @intsize: the number of entries in @intspec
1568  * @out_hwirq: pointer at which to write the hwirq number
1569  * @out_type: pointer at which to write the interrupt type
1570  *
1571  * Translate a PCI INTx interrupt number from device tree in the range 1-4, as
1572  * stored in the standard PCI_INTERRUPT_PIN register, to a value in the range
1573  * 0-3 suitable for use in a 4 entry IRQ domain. That is, subtract one from the
1574  * INTx value to obtain the hwirq number.
1575  *
1576  * Returns 0 on success, or -EINVAL if the interrupt specifier is out of range.
1577  */
1578 static inline int pci_irqd_intx_xlate(struct irq_domain *d,
1579                                       struct device_node *node,
1580                                       const u32 *intspec,
1581                                       unsigned int intsize,
1582                                       unsigned long *out_hwirq,
1583                                       unsigned int *out_type)
1584 {
1585         const u32 intx = intspec[0];
1586
1587         if (intx < PCI_INTERRUPT_INTA || intx > PCI_INTERRUPT_INTD)
1588                 return -EINVAL;
1589
1590         *out_hwirq = intx - PCI_INTERRUPT_INTA;
1591         return 0;
1592 }
1593
1594 #ifdef CONFIG_PCIEPORTBUS
1595 extern bool pcie_ports_disabled;
1596 extern bool pcie_ports_native;
1597 #else
1598 #define pcie_ports_disabled     true
1599 #define pcie_ports_native       false
1600 #endif
1601
1602 #define PCIE_LINK_STATE_L0S             BIT(0)
1603 #define PCIE_LINK_STATE_L1              BIT(1)
1604 #define PCIE_LINK_STATE_CLKPM           BIT(2)
1605 #define PCIE_LINK_STATE_L1_1            BIT(3)
1606 #define PCIE_LINK_STATE_L1_2            BIT(4)
1607 #define PCIE_LINK_STATE_L1_1_PCIPM      BIT(5)
1608 #define PCIE_LINK_STATE_L1_2_PCIPM      BIT(6)
1609
1610 #ifdef CONFIG_PCIEASPM
1611 int pci_disable_link_state(struct pci_dev *pdev, int state);
1612 int pci_disable_link_state_locked(struct pci_dev *pdev, int state);
1613 void pcie_no_aspm(void);
1614 bool pcie_aspm_support_enabled(void);
1615 bool pcie_aspm_enabled(struct pci_dev *pdev);
1616 #else
1617 static inline int pci_disable_link_state(struct pci_dev *pdev, int state)
1618 { return 0; }
1619 static inline int pci_disable_link_state_locked(struct pci_dev *pdev, int state)
1620 { return 0; }
1621 static inline void pcie_no_aspm(void) { }
1622 static inline bool pcie_aspm_support_enabled(void) { return false; }
1623 static inline bool pcie_aspm_enabled(struct pci_dev *pdev) { return false; }
1624 #endif
1625
1626 #ifdef CONFIG_PCIEAER
1627 bool pci_aer_available(void);
1628 #else
1629 static inline bool pci_aer_available(void) { return false; }
1630 #endif
1631
1632 bool pci_ats_disabled(void);
1633
1634 void pci_cfg_access_lock(struct pci_dev *dev);
1635 bool pci_cfg_access_trylock(struct pci_dev *dev);
1636 void pci_cfg_access_unlock(struct pci_dev *dev);
1637
1638 int pci_dev_trylock(struct pci_dev *dev);
1639 void pci_dev_unlock(struct pci_dev *dev);
1640
1641 /*
1642  * PCI domain support.  Sometimes called PCI segment (eg by ACPI),
1643  * a PCI domain is defined to be a set of PCI buses which share
1644  * configuration space.
1645  */
1646 #ifdef CONFIG_PCI_DOMAINS
1647 extern int pci_domains_supported;
1648 #else
1649 enum { pci_domains_supported = 0 };
1650 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1651 static inline int pci_proc_domain(struct pci_bus *bus) { return 0; }
1652 #endif /* CONFIG_PCI_DOMAINS */
1653
1654 /*
1655  * Generic implementation for PCI domain support. If your
1656  * architecture does not need custom management of PCI
1657  * domains then this implementation will be used
1658  */
1659 #ifdef CONFIG_PCI_DOMAINS_GENERIC
1660 static inline int pci_domain_nr(struct pci_bus *bus)
1661 {
1662         return bus->domain_nr;
1663 }
1664 #ifdef CONFIG_ACPI
1665 int acpi_pci_bus_find_domain_nr(struct pci_bus *bus);
1666 #else
1667 static inline int acpi_pci_bus_find_domain_nr(struct pci_bus *bus)
1668 { return 0; }
1669 #endif
1670 int pci_bus_find_domain_nr(struct pci_bus *bus, struct device *parent);
1671 #endif
1672
1673 /* Some architectures require additional setup to direct VGA traffic */
1674 typedef int (*arch_set_vga_state_t)(struct pci_dev *pdev, bool decode,
1675                                     unsigned int command_bits, u32 flags);
1676 void pci_register_set_vga_state(arch_set_vga_state_t func);
1677
1678 static inline int
1679 pci_request_io_regions(struct pci_dev *pdev, const char *name)
1680 {
1681         return pci_request_selected_regions(pdev,
1682                             pci_select_bars(pdev, IORESOURCE_IO), name);
1683 }
1684
1685 static inline void
1686 pci_release_io_regions(struct pci_dev *pdev)
1687 {
1688         return pci_release_selected_regions(pdev,
1689                             pci_select_bars(pdev, IORESOURCE_IO));
1690 }
1691
1692 static inline int
1693 pci_request_mem_regions(struct pci_dev *pdev, const char *name)
1694 {
1695         return pci_request_selected_regions(pdev,
1696                             pci_select_bars(pdev, IORESOURCE_MEM), name);
1697 }
1698
1699 static inline void
1700 pci_release_mem_regions(struct pci_dev *pdev)
1701 {
1702         return pci_release_selected_regions(pdev,
1703                             pci_select_bars(pdev, IORESOURCE_MEM));
1704 }
1705
1706 #else /* CONFIG_PCI is not enabled */
1707
1708 static inline void pci_set_flags(int flags) { }
1709 static inline void pci_add_flags(int flags) { }
1710 static inline void pci_clear_flags(int flags) { }
1711 static inline int pci_has_flag(int flag) { return 0; }
1712
1713 /*
1714  * If the system does not have PCI, clearly these return errors.  Define
1715  * these as simple inline functions to avoid hair in drivers.
1716  */
1717 #define _PCI_NOP(o, s, t) \
1718         static inline int pci_##o##_config_##s(struct pci_dev *dev, \
1719                                                 int where, t val) \
1720                 { return PCIBIOS_FUNC_NOT_SUPPORTED; }
1721
1722 #define _PCI_NOP_ALL(o, x)      _PCI_NOP(o, byte, u8 x) \
1723                                 _PCI_NOP(o, word, u16 x) \
1724                                 _PCI_NOP(o, dword, u32 x)
1725 _PCI_NOP_ALL(read, *)
1726 _PCI_NOP_ALL(write,)
1727
1728 static inline struct pci_dev *pci_get_device(unsigned int vendor,
1729                                              unsigned int device,
1730                                              struct pci_dev *from)
1731 { return NULL; }
1732
1733 static inline struct pci_dev *pci_get_subsys(unsigned int vendor,
1734                                              unsigned int device,
1735                                              unsigned int ss_vendor,
1736                                              unsigned int ss_device,
1737                                              struct pci_dev *from)
1738 { return NULL; }
1739
1740 static inline struct pci_dev *pci_get_class(unsigned int class,
1741                                             struct pci_dev *from)
1742 { return NULL; }
1743
1744 #define pci_dev_present(ids)    (0)
1745 #define no_pci_devices()        (1)
1746 #define pci_dev_put(dev)        do { } while (0)
1747
1748 static inline void pci_set_master(struct pci_dev *dev) { }
1749 static inline int pci_enable_device(struct pci_dev *dev) { return -EIO; }
1750 static inline void pci_disable_device(struct pci_dev *dev) { }
1751 static inline int pcim_enable_device(struct pci_dev *pdev) { return -EIO; }
1752 static inline int pci_assign_resource(struct pci_dev *dev, int i)
1753 { return -EBUSY; }
1754 static inline int __pci_register_driver(struct pci_driver *drv,
1755                                         struct module *owner)
1756 { return 0; }
1757 static inline int pci_register_driver(struct pci_driver *drv)
1758 { return 0; }
1759 static inline void pci_unregister_driver(struct pci_driver *drv) { }
1760 static inline u8 pci_find_capability(struct pci_dev *dev, int cap)
1761 { return 0; }
1762 static inline int pci_find_next_capability(struct pci_dev *dev, u8 post,
1763                                            int cap)
1764 { return 0; }
1765 static inline int pci_find_ext_capability(struct pci_dev *dev, int cap)
1766 { return 0; }
1767
1768 static inline u64 pci_get_dsn(struct pci_dev *dev)
1769 { return 0; }
1770
1771 /* Power management related routines */
1772 static inline int pci_save_state(struct pci_dev *dev) { return 0; }
1773 static inline void pci_restore_state(struct pci_dev *dev) { }
1774 static inline int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
1775 { return 0; }
1776 static inline int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1777 { return 0; }
1778 static inline pci_power_t pci_choose_state(struct pci_dev *dev,
1779                                            pm_message_t state)
1780 { return PCI_D0; }
1781 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1782                                   int enable)
1783 { return 0; }
1784
1785 static inline struct resource *pci_find_resource(struct pci_dev *dev,
1786                                                  struct resource *res)
1787 { return NULL; }
1788 static inline int pci_request_regions(struct pci_dev *dev, const char *res_name)
1789 { return -EIO; }
1790 static inline void pci_release_regions(struct pci_dev *dev) { }
1791
1792 static inline int pci_register_io_range(struct fwnode_handle *fwnode,
1793                                         phys_addr_t addr, resource_size_t size)
1794 { return -EINVAL; }
1795
1796 static inline unsigned long pci_address_to_pio(phys_addr_t addr) { return -1; }
1797
1798 static inline struct pci_bus *pci_find_next_bus(const struct pci_bus *from)
1799 { return NULL; }
1800 static inline struct pci_dev *pci_get_slot(struct pci_bus *bus,
1801                                                 unsigned int devfn)
1802 { return NULL; }
1803 static inline struct pci_dev *pci_get_domain_bus_and_slot(int domain,
1804                                         unsigned int bus, unsigned int devfn)
1805 { return NULL; }
1806
1807 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1808 static inline struct pci_dev *pci_dev_get(struct pci_dev *dev) { return NULL; }
1809
1810 #define dev_is_pci(d) (false)
1811 #define dev_is_pf(d) (false)
1812 static inline bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags)
1813 { return false; }
1814 static inline int pci_irqd_intx_xlate(struct irq_domain *d,
1815                                       struct device_node *node,
1816                                       const u32 *intspec,
1817                                       unsigned int intsize,
1818                                       unsigned long *out_hwirq,
1819                                       unsigned int *out_type)
1820 { return -EINVAL; }
1821
1822 static inline const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1823                                                          struct pci_dev *dev)
1824 { return NULL; }
1825 static inline bool pci_ats_disabled(void) { return true; }
1826
1827 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1828 {
1829         return -EINVAL;
1830 }
1831
1832 static inline int
1833 pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1834                                unsigned int max_vecs, unsigned int flags,
1835                                struct irq_affinity *aff_desc)
1836 {
1837         return -ENOSPC;
1838 }
1839 #endif /* CONFIG_PCI */
1840
1841 static inline int
1842 pci_alloc_irq_vectors(struct pci_dev *dev, unsigned int min_vecs,
1843                       unsigned int max_vecs, unsigned int flags)
1844 {
1845         return pci_alloc_irq_vectors_affinity(dev, min_vecs, max_vecs, flags,
1846                                               NULL);
1847 }
1848
1849 /* Include architecture-dependent settings and functions */
1850
1851 #include <asm/pci.h>
1852
1853 /* These two functions provide almost identical functionality. Depending
1854  * on the architecture, one will be implemented as a wrapper around the
1855  * other (in drivers/pci/mmap.c).
1856  *
1857  * pci_mmap_resource_range() maps a specific BAR, and vm->vm_pgoff
1858  * is expected to be an offset within that region.
1859  *
1860  * pci_mmap_page_range() is the legacy architecture-specific interface,
1861  * which accepts a "user visible" resource address converted by
1862  * pci_resource_to_user(), as used in the legacy mmap() interface in
1863  * /proc/bus/pci/.
1864  */
1865 int pci_mmap_resource_range(struct pci_dev *dev, int bar,
1866                             struct vm_area_struct *vma,
1867                             enum pci_mmap_state mmap_state, int write_combine);
1868 int pci_mmap_page_range(struct pci_dev *pdev, int bar,
1869                         struct vm_area_struct *vma,
1870                         enum pci_mmap_state mmap_state, int write_combine);
1871
1872 #ifndef arch_can_pci_mmap_wc
1873 #define arch_can_pci_mmap_wc()          0
1874 #endif
1875
1876 #ifndef arch_can_pci_mmap_io
1877 #define arch_can_pci_mmap_io()          0
1878 #define pci_iobar_pfn(pdev, bar, vma) (-EINVAL)
1879 #else
1880 int pci_iobar_pfn(struct pci_dev *pdev, int bar, struct vm_area_struct *vma);
1881 #endif
1882
1883 #ifndef pci_root_bus_fwnode
1884 #define pci_root_bus_fwnode(bus)        NULL
1885 #endif
1886
1887 /*
1888  * These helpers provide future and backwards compatibility
1889  * for accessing popular PCI BAR info
1890  */
1891 #define pci_resource_start(dev, bar)    ((dev)->resource[(bar)].start)
1892 #define pci_resource_end(dev, bar)      ((dev)->resource[(bar)].end)
1893 #define pci_resource_flags(dev, bar)    ((dev)->resource[(bar)].flags)
1894 #define pci_resource_len(dev,bar) \
1895         ((pci_resource_start((dev), (bar)) == 0 &&      \
1896           pci_resource_end((dev), (bar)) ==             \
1897           pci_resource_start((dev), (bar))) ? 0 :       \
1898                                                         \
1899          (pci_resource_end((dev), (bar)) -              \
1900           pci_resource_start((dev), (bar)) + 1))
1901
1902 /*
1903  * Similar to the helpers above, these manipulate per-pci_dev
1904  * driver-specific data.  They are really just a wrapper around
1905  * the generic device structure functions of these calls.
1906  */
1907 static inline void *pci_get_drvdata(struct pci_dev *pdev)
1908 {
1909         return dev_get_drvdata(&pdev->dev);
1910 }
1911
1912 static inline void pci_set_drvdata(struct pci_dev *pdev, void *data)
1913 {
1914         dev_set_drvdata(&pdev->dev, data);
1915 }
1916
1917 static inline const char *pci_name(const struct pci_dev *pdev)
1918 {
1919         return dev_name(&pdev->dev);
1920 }
1921
1922 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1923                           const struct resource *rsrc,
1924                           resource_size_t *start, resource_size_t *end);
1925
1926 /*
1927  * The world is not perfect and supplies us with broken PCI devices.
1928  * For at least a part of these bugs we need a work-around, so both
1929  * generic (drivers/pci/quirks.c) and per-architecture code can define
1930  * fixup hooks to be called for particular buggy devices.
1931  */
1932
1933 struct pci_fixup {
1934         u16 vendor;                     /* Or PCI_ANY_ID */
1935         u16 device;                     /* Or PCI_ANY_ID */
1936         u32 class;                      /* Or PCI_ANY_ID */
1937         unsigned int class_shift;       /* should be 0, 8, 16 */
1938 #ifdef CONFIG_HAVE_ARCH_PREL32_RELOCATIONS
1939         int hook_offset;
1940 #else
1941         void (*hook)(struct pci_dev *dev);
1942 #endif
1943 };
1944
1945 enum pci_fixup_pass {
1946         pci_fixup_early,        /* Before probing BARs */
1947         pci_fixup_header,       /* After reading configuration header */
1948         pci_fixup_final,        /* Final phase of device fixups */
1949         pci_fixup_enable,       /* pci_enable_device() time */
1950         pci_fixup_resume,       /* pci_device_resume() */
1951         pci_fixup_suspend,      /* pci_device_suspend() */
1952         pci_fixup_resume_early, /* pci_device_resume_early() */
1953         pci_fixup_suspend_late, /* pci_device_suspend_late() */
1954 };
1955
1956 #ifdef CONFIG_HAVE_ARCH_PREL32_RELOCATIONS
1957 #define ___DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,  \
1958                                     class_shift, hook)                  \
1959         __ADDRESSABLE(hook)                                             \
1960         asm(".section " #sec ", \"a\"                           \n"     \
1961             ".balign    16                                      \n"     \
1962             ".short "   #vendor ", " #device "                  \n"     \
1963             ".long "    #class ", " #class_shift "              \n"     \
1964             ".long "    #hook " - .                             \n"     \
1965             ".previous                                          \n");
1966
1967 /*
1968  * Clang's LTO may rename static functions in C, but has no way to
1969  * handle such renamings when referenced from inline asm. To work
1970  * around this, create global C stubs for these cases.
1971  */
1972 #ifdef CONFIG_LTO_CLANG
1973 #define __DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,   \
1974                                   class_shift, hook, stub)              \
1975         void __cficanonical stub(struct pci_dev *dev);                  \
1976         void __cficanonical stub(struct pci_dev *dev)                   \
1977         {                                                               \
1978                 hook(dev);                                              \
1979         }                                                               \
1980         ___DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,  \
1981                                   class_shift, stub)
1982 #else
1983 #define __DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,   \
1984                                   class_shift, hook, stub)              \
1985         ___DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,  \
1986                                   class_shift, hook)
1987 #endif
1988
1989 #define DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,     \
1990                                   class_shift, hook)                    \
1991         __DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,   \
1992                                   class_shift, hook, __UNIQUE_ID(hook))
1993 #else
1994 /* Anonymous variables would be nice... */
1995 #define DECLARE_PCI_FIXUP_SECTION(section, name, vendor, device, class, \
1996                                   class_shift, hook)                    \
1997         static const struct pci_fixup __PASTE(__pci_fixup_##name,__LINE__) __used       \
1998         __attribute__((__section__(#section), aligned((sizeof(void *)))))    \
1999                 = { vendor, device, class, class_shift, hook };
2000 #endif
2001
2002 #define DECLARE_PCI_FIXUP_CLASS_EARLY(vendor, device, class,            \
2003                                          class_shift, hook)             \
2004         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
2005                 hook, vendor, device, class, class_shift, hook)
2006 #define DECLARE_PCI_FIXUP_CLASS_HEADER(vendor, device, class,           \
2007                                          class_shift, hook)             \
2008         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
2009                 hook, vendor, device, class, class_shift, hook)
2010 #define DECLARE_PCI_FIXUP_CLASS_FINAL(vendor, device, class,            \
2011                                          class_shift, hook)             \
2012         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
2013                 hook, vendor, device, class, class_shift, hook)
2014 #define DECLARE_PCI_FIXUP_CLASS_ENABLE(vendor, device, class,           \
2015                                          class_shift, hook)             \
2016         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
2017                 hook, vendor, device, class, class_shift, hook)
2018 #define DECLARE_PCI_FIXUP_CLASS_RESUME(vendor, device, class,           \
2019                                          class_shift, hook)             \
2020         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
2021                 resume##hook, vendor, device, class, class_shift, hook)
2022 #define DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(vendor, device, class,     \
2023                                          class_shift, hook)             \
2024         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
2025                 resume_early##hook, vendor, device, class, class_shift, hook)
2026 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND(vendor, device, class,          \
2027                                          class_shift, hook)             \
2028         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
2029                 suspend##hook, vendor, device, class, class_shift, hook)
2030 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND_LATE(vendor, device, class,     \
2031                                          class_shift, hook)             \
2032         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
2033                 suspend_late##hook, vendor, device, class, class_shift, hook)
2034
2035 #define DECLARE_PCI_FIXUP_EARLY(vendor, device, hook)                   \
2036         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
2037                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2038 #define DECLARE_PCI_FIXUP_HEADER(vendor, device, hook)                  \
2039         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
2040                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2041 #define DECLARE_PCI_FIXUP_FINAL(vendor, device, hook)                   \
2042         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
2043                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2044 #define DECLARE_PCI_FIXUP_ENABLE(vendor, device, hook)                  \
2045         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
2046                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2047 #define DECLARE_PCI_FIXUP_RESUME(vendor, device, hook)                  \
2048         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
2049                 resume##hook, vendor, device, PCI_ANY_ID, 0, hook)
2050 #define DECLARE_PCI_FIXUP_RESUME_EARLY(vendor, device, hook)            \
2051         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
2052                 resume_early##hook, vendor, device, PCI_ANY_ID, 0, hook)
2053 #define DECLARE_PCI_FIXUP_SUSPEND(vendor, device, hook)                 \
2054         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
2055                 suspend##hook, vendor, device, PCI_ANY_ID, 0, hook)
2056 #define DECLARE_PCI_FIXUP_SUSPEND_LATE(vendor, device, hook)            \
2057         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
2058                 suspend_late##hook, vendor, device, PCI_ANY_ID, 0, hook)
2059
2060 #ifdef CONFIG_PCI_QUIRKS
2061 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev);
2062 #else
2063 static inline void pci_fixup_device(enum pci_fixup_pass pass,
2064                                     struct pci_dev *dev) { }
2065 #endif
2066
2067 void __iomem *pcim_iomap(struct pci_dev *pdev, int bar, unsigned long maxlen);
2068 void pcim_iounmap(struct pci_dev *pdev, void __iomem *addr);
2069 void __iomem * const *pcim_iomap_table(struct pci_dev *pdev);
2070 int pcim_iomap_regions(struct pci_dev *pdev, int mask, const char *name);
2071 int pcim_iomap_regions_request_all(struct pci_dev *pdev, int mask,
2072                                    const char *name);
2073 void pcim_iounmap_regions(struct pci_dev *pdev, int mask);
2074
2075 extern int pci_pci_problems;
2076 #define PCIPCI_FAIL             1       /* No PCI PCI DMA */
2077 #define PCIPCI_TRITON           2
2078 #define PCIPCI_NATOMA           4
2079 #define PCIPCI_VIAETBF          8
2080 #define PCIPCI_VSFX             16
2081 #define PCIPCI_ALIMAGIK         32      /* Need low latency setting */
2082 #define PCIAGP_FAIL             64      /* No PCI to AGP DMA */
2083
2084 extern unsigned long pci_cardbus_io_size;
2085 extern unsigned long pci_cardbus_mem_size;
2086 extern u8 pci_dfl_cache_line_size;
2087 extern u8 pci_cache_line_size;
2088
2089 /* Architecture-specific versions may override these (weak) */
2090 void pcibios_disable_device(struct pci_dev *dev);
2091 void pcibios_set_master(struct pci_dev *dev);
2092 int pcibios_set_pcie_reset_state(struct pci_dev *dev,
2093                                  enum pcie_reset_state state);
2094 int pcibios_add_device(struct pci_dev *dev);
2095 void pcibios_release_device(struct pci_dev *dev);
2096 #ifdef CONFIG_PCI
2097 void pcibios_penalize_isa_irq(int irq, int active);
2098 #else
2099 static inline void pcibios_penalize_isa_irq(int irq, int active) {}
2100 #endif
2101 int pcibios_alloc_irq(struct pci_dev *dev);
2102 void pcibios_free_irq(struct pci_dev *dev);
2103 resource_size_t pcibios_default_alignment(void);
2104
2105 #if defined(CONFIG_PCI_MMCONFIG) || defined(CONFIG_ACPI_MCFG)
2106 void __init pci_mmcfg_early_init(void);
2107 void __init pci_mmcfg_late_init(void);
2108 #else
2109 static inline void pci_mmcfg_early_init(void) { }
2110 static inline void pci_mmcfg_late_init(void) { }
2111 #endif
2112
2113 int pci_ext_cfg_avail(void);
2114
2115 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar);
2116 void __iomem *pci_ioremap_wc_bar(struct pci_dev *pdev, int bar);
2117
2118 #ifdef CONFIG_PCI_IOV
2119 int pci_iov_virtfn_bus(struct pci_dev *dev, int id);
2120 int pci_iov_virtfn_devfn(struct pci_dev *dev, int id);
2121
2122 int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn);
2123 void pci_disable_sriov(struct pci_dev *dev);
2124
2125 int pci_iov_sysfs_link(struct pci_dev *dev, struct pci_dev *virtfn, int id);
2126 int pci_iov_add_virtfn(struct pci_dev *dev, int id);
2127 void pci_iov_remove_virtfn(struct pci_dev *dev, int id);
2128 int pci_num_vf(struct pci_dev *dev);
2129 int pci_vfs_assigned(struct pci_dev *dev);
2130 int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs);
2131 int pci_sriov_get_totalvfs(struct pci_dev *dev);
2132 int pci_sriov_configure_simple(struct pci_dev *dev, int nr_virtfn);
2133 resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno);
2134 void pci_vf_drivers_autoprobe(struct pci_dev *dev, bool probe);
2135
2136 /* Arch may override these (weak) */
2137 int pcibios_sriov_enable(struct pci_dev *pdev, u16 num_vfs);
2138 int pcibios_sriov_disable(struct pci_dev *pdev);
2139 resource_size_t pcibios_iov_resource_alignment(struct pci_dev *dev, int resno);
2140 #else
2141 static inline int pci_iov_virtfn_bus(struct pci_dev *dev, int id)
2142 {
2143         return -ENOSYS;
2144 }
2145 static inline int pci_iov_virtfn_devfn(struct pci_dev *dev, int id)
2146 {
2147         return -ENOSYS;
2148 }
2149 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
2150 { return -ENODEV; }
2151
2152 static inline int pci_iov_sysfs_link(struct pci_dev *dev,
2153                                      struct pci_dev *virtfn, int id)
2154 {
2155         return -ENODEV;
2156 }
2157 static inline int pci_iov_add_virtfn(struct pci_dev *dev, int id)
2158 {
2159         return -ENOSYS;
2160 }
2161 static inline void pci_iov_remove_virtfn(struct pci_dev *dev,
2162                                          int id) { }
2163 static inline void pci_disable_sriov(struct pci_dev *dev) { }
2164 static inline int pci_num_vf(struct pci_dev *dev) { return 0; }
2165 static inline int pci_vfs_assigned(struct pci_dev *dev)
2166 { return 0; }
2167 static inline int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs)
2168 { return 0; }
2169 static inline int pci_sriov_get_totalvfs(struct pci_dev *dev)
2170 { return 0; }
2171 #define pci_sriov_configure_simple      NULL
2172 static inline resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno)
2173 { return 0; }
2174 static inline void pci_vf_drivers_autoprobe(struct pci_dev *dev, bool probe) { }
2175 #endif
2176
2177 #if defined(CONFIG_HOTPLUG_PCI) || defined(CONFIG_HOTPLUG_PCI_MODULE)
2178 void pci_hp_create_module_link(struct pci_slot *pci_slot);
2179 void pci_hp_remove_module_link(struct pci_slot *pci_slot);
2180 #endif
2181
2182 /**
2183  * pci_pcie_cap - get the saved PCIe capability offset
2184  * @dev: PCI device
2185  *
2186  * PCIe capability offset is calculated at PCI device initialization
2187  * time and saved in the data structure. This function returns saved
2188  * PCIe capability offset. Using this instead of pci_find_capability()
2189  * reduces unnecessary search in the PCI configuration space. If you
2190  * need to calculate PCIe capability offset from raw device for some
2191  * reasons, please use pci_find_capability() instead.
2192  */
2193 static inline int pci_pcie_cap(struct pci_dev *dev)
2194 {
2195         return dev->pcie_cap;
2196 }
2197
2198 /**
2199  * pci_is_pcie - check if the PCI device is PCI Express capable
2200  * @dev: PCI device
2201  *
2202  * Returns: true if the PCI device is PCI Express capable, false otherwise.
2203  */
2204 static inline bool pci_is_pcie(struct pci_dev *dev)
2205 {
2206         return pci_pcie_cap(dev);
2207 }
2208
2209 /**
2210  * pcie_caps_reg - get the PCIe Capabilities Register
2211  * @dev: PCI device
2212  */
2213 static inline u16 pcie_caps_reg(const struct pci_dev *dev)
2214 {
2215         return dev->pcie_flags_reg;
2216 }
2217
2218 /**
2219  * pci_pcie_type - get the PCIe device/port type
2220  * @dev: PCI device
2221  */
2222 static inline int pci_pcie_type(const struct pci_dev *dev)
2223 {
2224         return (pcie_caps_reg(dev) & PCI_EXP_FLAGS_TYPE) >> 4;
2225 }
2226
2227 /**
2228  * pcie_find_root_port - Get the PCIe root port device
2229  * @dev: PCI device
2230  *
2231  * Traverse up the parent chain and return the PCIe Root Port PCI Device
2232  * for a given PCI/PCIe Device.
2233  */
2234 static inline struct pci_dev *pcie_find_root_port(struct pci_dev *dev)
2235 {
2236         while (dev) {
2237                 if (pci_is_pcie(dev) &&
2238                     pci_pcie_type(dev) == PCI_EXP_TYPE_ROOT_PORT)
2239                         return dev;
2240                 dev = pci_upstream_bridge(dev);
2241         }
2242
2243         return NULL;
2244 }
2245
2246 void pci_request_acs(void);
2247 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags);
2248 bool pci_acs_path_enabled(struct pci_dev *start,
2249                           struct pci_dev *end, u16 acs_flags);
2250 int pci_enable_atomic_ops_to_root(struct pci_dev *dev, u32 cap_mask);
2251
2252 #define PCI_VPD_LRDT                    0x80    /* Large Resource Data Type */
2253 #define PCI_VPD_LRDT_ID(x)              ((x) | PCI_VPD_LRDT)
2254
2255 /* Large Resource Data Type Tag Item Names */
2256 #define PCI_VPD_LTIN_ID_STRING          0x02    /* Identifier String */
2257 #define PCI_VPD_LTIN_RO_DATA            0x10    /* Read-Only Data */
2258 #define PCI_VPD_LTIN_RW_DATA            0x11    /* Read-Write Data */
2259
2260 #define PCI_VPD_LRDT_ID_STRING          PCI_VPD_LRDT_ID(PCI_VPD_LTIN_ID_STRING)
2261 #define PCI_VPD_LRDT_RO_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RO_DATA)
2262 #define PCI_VPD_LRDT_RW_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RW_DATA)
2263
2264 /* Small Resource Data Type Tag Item Names */
2265 #define PCI_VPD_STIN_END                0x0f    /* End */
2266
2267 #define PCI_VPD_SRDT_END                (PCI_VPD_STIN_END << 3)
2268
2269 #define PCI_VPD_SRDT_TIN_MASK           0x78
2270 #define PCI_VPD_SRDT_LEN_MASK           0x07
2271 #define PCI_VPD_LRDT_TIN_MASK           0x7f
2272
2273 #define PCI_VPD_LRDT_TAG_SIZE           3
2274 #define PCI_VPD_SRDT_TAG_SIZE           1
2275
2276 #define PCI_VPD_INFO_FLD_HDR_SIZE       3
2277
2278 #define PCI_VPD_RO_KEYWORD_PARTNO       "PN"
2279 #define PCI_VPD_RO_KEYWORD_SERIALNO     "SN"
2280 #define PCI_VPD_RO_KEYWORD_MFR_ID       "MN"
2281 #define PCI_VPD_RO_KEYWORD_VENDOR0      "V0"
2282 #define PCI_VPD_RO_KEYWORD_CHKSUM       "RV"
2283
2284 /**
2285  * pci_vpd_lrdt_size - Extracts the Large Resource Data Type length
2286  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2287  *
2288  * Returns the extracted Large Resource Data Type length.
2289  */
2290 static inline u16 pci_vpd_lrdt_size(const u8 *lrdt)
2291 {
2292         return (u16)lrdt[1] + ((u16)lrdt[2] << 8);
2293 }
2294
2295 /**
2296  * pci_vpd_lrdt_tag - Extracts the Large Resource Data Type Tag Item
2297  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2298  *
2299  * Returns the extracted Large Resource Data Type Tag item.
2300  */
2301 static inline u16 pci_vpd_lrdt_tag(const u8 *lrdt)
2302 {
2303         return (u16)(lrdt[0] & PCI_VPD_LRDT_TIN_MASK);
2304 }
2305
2306 /**
2307  * pci_vpd_srdt_size - Extracts the Small Resource Data Type length
2308  * @srdt: Pointer to the beginning of the Small Resource Data Type tag
2309  *
2310  * Returns the extracted Small Resource Data Type length.
2311  */
2312 static inline u8 pci_vpd_srdt_size(const u8 *srdt)
2313 {
2314         return (*srdt) & PCI_VPD_SRDT_LEN_MASK;
2315 }
2316
2317 /**
2318  * pci_vpd_srdt_tag - Extracts the Small Resource Data Type Tag Item
2319  * @srdt: Pointer to the beginning of the Small Resource Data Type tag
2320  *
2321  * Returns the extracted Small Resource Data Type Tag Item.
2322  */
2323 static inline u8 pci_vpd_srdt_tag(const u8 *srdt)
2324 {
2325         return ((*srdt) & PCI_VPD_SRDT_TIN_MASK) >> 3;
2326 }
2327
2328 /**
2329  * pci_vpd_info_field_size - Extracts the information field length
2330  * @info_field: Pointer to the beginning of an information field header
2331  *
2332  * Returns the extracted information field length.
2333  */
2334 static inline u8 pci_vpd_info_field_size(const u8 *info_field)
2335 {
2336         return info_field[2];
2337 }
2338
2339 /**
2340  * pci_vpd_find_tag - Locates the Resource Data Type tag provided
2341  * @buf: Pointer to buffered vpd data
2342  * @len: The length of the vpd buffer
2343  * @rdt: The Resource Data Type to search for
2344  *
2345  * Returns the index where the Resource Data Type was found or
2346  * -ENOENT otherwise.
2347  */
2348 int pci_vpd_find_tag(const u8 *buf, unsigned int len, u8 rdt);
2349
2350 /**
2351  * pci_vpd_find_info_keyword - Locates an information field keyword in the VPD
2352  * @buf: Pointer to buffered vpd data
2353  * @off: The offset into the buffer at which to begin the search
2354  * @len: The length of the buffer area, relative to off, in which to search
2355  * @kw: The keyword to search for
2356  *
2357  * Returns the index where the information field keyword was found or
2358  * -ENOENT otherwise.
2359  */
2360 int pci_vpd_find_info_keyword(const u8 *buf, unsigned int off,
2361                               unsigned int len, const char *kw);
2362
2363 /* PCI <-> OF binding helpers */
2364 #ifdef CONFIG_OF
2365 struct device_node;
2366 struct irq_domain;
2367 struct irq_domain *pci_host_bridge_of_msi_domain(struct pci_bus *bus);
2368 bool pci_host_of_has_msi_map(struct device *dev);
2369
2370 /* Arch may override this (weak) */
2371 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus);
2372
2373 #else   /* CONFIG_OF */
2374 static inline struct irq_domain *
2375 pci_host_bridge_of_msi_domain(struct pci_bus *bus) { return NULL; }
2376 static inline bool pci_host_of_has_msi_map(struct device *dev) { return false; }
2377 #endif  /* CONFIG_OF */
2378
2379 static inline struct device_node *
2380 pci_device_to_OF_node(const struct pci_dev *pdev)
2381 {
2382         return pdev ? pdev->dev.of_node : NULL;
2383 }
2384
2385 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
2386 {
2387         return bus ? bus->dev.of_node : NULL;
2388 }
2389
2390 #ifdef CONFIG_ACPI
2391 struct irq_domain *pci_host_bridge_acpi_msi_domain(struct pci_bus *bus);
2392
2393 void
2394 pci_msi_register_fwnode_provider(struct fwnode_handle *(*fn)(struct device *));
2395 bool pci_pr3_present(struct pci_dev *pdev);
2396 #else
2397 static inline struct irq_domain *
2398 pci_host_bridge_acpi_msi_domain(struct pci_bus *bus) { return NULL; }
2399 static inline bool pci_pr3_present(struct pci_dev *pdev) { return false; }
2400 #endif
2401
2402 #ifdef CONFIG_EEH
2403 static inline struct eeh_dev *pci_dev_to_eeh_dev(struct pci_dev *pdev)
2404 {
2405         return pdev->dev.archdata.edev;
2406 }
2407 #endif
2408
2409 void pci_add_dma_alias(struct pci_dev *dev, u8 devfn_from, unsigned nr_devfns);
2410 bool pci_devs_are_dma_aliases(struct pci_dev *dev1, struct pci_dev *dev2);
2411 int pci_for_each_dma_alias(struct pci_dev *pdev,
2412                            int (*fn)(struct pci_dev *pdev,
2413                                      u16 alias, void *data), void *data);
2414
2415 /* Helper functions for operation of device flag */
2416 static inline void pci_set_dev_assigned(struct pci_dev *pdev)
2417 {
2418         pdev->dev_flags |= PCI_DEV_FLAGS_ASSIGNED;
2419 }
2420 static inline void pci_clear_dev_assigned(struct pci_dev *pdev)
2421 {
2422         pdev->dev_flags &= ~PCI_DEV_FLAGS_ASSIGNED;
2423 }
2424 static inline bool pci_is_dev_assigned(struct pci_dev *pdev)
2425 {
2426         return (pdev->dev_flags & PCI_DEV_FLAGS_ASSIGNED) == PCI_DEV_FLAGS_ASSIGNED;
2427 }
2428
2429 /**
2430  * pci_ari_enabled - query ARI forwarding status
2431  * @bus: the PCI bus
2432  *
2433  * Returns true if ARI forwarding is enabled.
2434  */
2435 static inline bool pci_ari_enabled(struct pci_bus *bus)
2436 {
2437         return bus->self && bus->self->ari_enabled;
2438 }
2439
2440 /**
2441  * pci_is_thunderbolt_attached - whether device is on a Thunderbolt daisy chain
2442  * @pdev: PCI device to check
2443  *
2444  * Walk upwards from @pdev and check for each encountered bridge if it's part
2445  * of a Thunderbolt controller.  Reaching the host bridge means @pdev is not
2446  * Thunderbolt-attached.  (But rather soldered to the mainboard usually.)
2447  */
2448 static inline bool pci_is_thunderbolt_attached(struct pci_dev *pdev)
2449 {
2450         struct pci_dev *parent = pdev;
2451
2452         if (pdev->is_thunderbolt)
2453                 return true;
2454
2455         while ((parent = pci_upstream_bridge(parent)))
2456                 if (parent->is_thunderbolt)
2457                         return true;
2458
2459         return false;
2460 }
2461
2462 #if defined(CONFIG_PCIEPORTBUS) || defined(CONFIG_EEH)
2463 void pci_uevent_ers(struct pci_dev *pdev, enum  pci_ers_result err_type);
2464 #endif
2465
2466 /* Provide the legacy pci_dma_* API */
2467 #include <linux/pci-dma-compat.h>
2468
2469 #define pci_printk(level, pdev, fmt, arg...) \
2470         dev_printk(level, &(pdev)->dev, fmt, ##arg)
2471
2472 #define pci_emerg(pdev, fmt, arg...)    dev_emerg(&(pdev)->dev, fmt, ##arg)
2473 #define pci_alert(pdev, fmt, arg...)    dev_alert(&(pdev)->dev, fmt, ##arg)
2474 #define pci_crit(pdev, fmt, arg...)     dev_crit(&(pdev)->dev, fmt, ##arg)
2475 #define pci_err(pdev, fmt, arg...)      dev_err(&(pdev)->dev, fmt, ##arg)
2476 #define pci_warn(pdev, fmt, arg...)     dev_warn(&(pdev)->dev, fmt, ##arg)
2477 #define pci_notice(pdev, fmt, arg...)   dev_notice(&(pdev)->dev, fmt, ##arg)
2478 #define pci_info(pdev, fmt, arg...)     dev_info(&(pdev)->dev, fmt, ##arg)
2479 #define pci_dbg(pdev, fmt, arg...)      dev_dbg(&(pdev)->dev, fmt, ##arg)
2480
2481 #define pci_notice_ratelimited(pdev, fmt, arg...) \
2482         dev_notice_ratelimited(&(pdev)->dev, fmt, ##arg)
2483
2484 #define pci_info_ratelimited(pdev, fmt, arg...) \
2485         dev_info_ratelimited(&(pdev)->dev, fmt, ##arg)
2486
2487 #define pci_WARN(pdev, condition, fmt, arg...) \
2488         WARN(condition, "%s %s: " fmt, \
2489              dev_driver_string(&(pdev)->dev), pci_name(pdev), ##arg)
2490
2491 #define pci_WARN_ONCE(pdev, condition, fmt, arg...) \
2492         WARN_ONCE(condition, "%s %s: " fmt, \
2493                   dev_driver_string(&(pdev)->dev), pci_name(pdev), ##arg)
2494
2495 #endif /* LINUX_PCI_H */