include/linux/pci.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 /*
   3  *      pci.h
   4  *
   5  *      PCI defines and function prototypes
   6  *      Copyright 1994, Drew Eckhardt
   7  *      Copyright 1997--1999 Martin Mares <mj@ucw.cz>
   8  *
   9  *      PCI Express ASPM defines and function prototypes
  10  *      Copyright (c) 2007 Intel Corp.
  11  *              Zhang Yanmin (yanmin.zhang@intel.com)
  12  *              Shaohua Li (shaohua.li@intel.com)
  13  *
  14  *      For more information, please consult the following manuals (look at
  15  *      http://www.pcisig.com/ for how to get them):
  16  *
  17  *      PCI BIOS Specification
  18  *      PCI Local Bus Specification
  19  *      PCI to PCI Bridge Specification
  20  *      PCI Express Specification
  21  *      PCI System Design Guide
  22  */
  23 #ifndef LINUX_PCI_H
  24 #define LINUX_PCI_H
  25
  26
  27 #include <linux/mod_devicetable.h>
  28
  29 #include <linux/types.h>
  30 #include <linux/init.h>
  31 #include <linux/ioport.h>
  32 #include <linux/list.h>
  33 #include <linux/compiler.h>
  34 #include <linux/errno.h>
  35 #include <linux/kobject.h>
  36 #include <linux/atomic.h>
  37 #include <linux/device.h>
  38 #include <linux/interrupt.h>
  39 #include <linux/io.h>
  40 #include <linux/resource_ext.h>
  41 #include <uapi/linux/pci.h>
  42
  43 #include <linux/pci_ids.h>
  44
  45 #define PCI_STATUS_ERROR_BITS (PCI_STATUS_DETECTED_PARITY  | \
  46                                PCI_STATUS_SIG_SYSTEM_ERROR | \
  47                                PCI_STATUS_REC_MASTER_ABORT | \
  48                                PCI_STATUS_REC_TARGET_ABORT | \
  49                                PCI_STATUS_SIG_TARGET_ABORT | \
  50                                PCI_STATUS_PARITY)
  51
  52 /* Number of reset methods used in pci_reset_fn_methods array in pci.c */
  53 #define PCI_NUM_RESET_METHODS 7
  54
  55 #define PCI_RESET_PROBE         true
  56 #define PCI_RESET_DO_RESET      false
  57
  58 /*
  59  * The PCI interface treats multi-function devices as independent
  60  * devices.  The slot/function address of each device is encoded
  61  * in a single byte as follows:
  62  *
  63  *      7:3 = slot
  64  *      2:0 = function
  65  *
  66  * PCI_DEVFN(), PCI_SLOT(), and PCI_FUNC() are defined in uapi/linux/pci.h.
  67  * In the interest of not exposing interfaces to user-space unnecessarily,
  68  * the following kernel-only defines are being added here.
  69  */
  70 #define PCI_DEVID(bus, devfn)   ((((u16)(bus)) << 8) | (devfn))
  71 /* return bus from PCI devid = ((u16)bus_number) << 8) | devfn */
  72 #define PCI_BUS_NUM(x) (((x) >> 8) & 0xff)
  73
  74 /* pci_slot represents a physical slot */
  75 struct pci_slot {
  76         struct pci_bus          *bus;           /* Bus this slot is on */
  77         struct list_head        list;           /* Node in list of slots */
  78         struct hotplug_slot     *hotplug;       /* Hotplug info (move here) */
  79         unsigned char           number;         /* PCI_SLOT(pci_dev->devfn) */
  80         struct kobject          kobj;
  81 };
  82
  83 static inline const char *pci_slot_name(const struct pci_slot *slot)
  84 {
  85         return kobject_name(&slot->kobj);
  86 }
  87
  88 /* File state for mmap()s on /proc/bus/pci/X/Y */
  89 enum pci_mmap_state {
  90         pci_mmap_io,
  91         pci_mmap_mem
  92 };
  93
  94 /* For PCI devices, the region numbers are assigned this way: */
  95 enum {
  96         /* #0-5: standard PCI resources */
  97         PCI_STD_RESOURCES,
  98         PCI_STD_RESOURCE_END = PCI_STD_RESOURCES + PCI_STD_NUM_BARS - 1,
  99
 100         /* #6: expansion ROM resource */
 101         PCI_ROM_RESOURCE,
 102
 103         /* Device-specific resources */
 104 #ifdef CONFIG_PCI_IOV
 105         PCI_IOV_RESOURCES,
 106         PCI_IOV_RESOURCE_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,
 107 #endif
 108
 109 /* PCI-to-PCI (P2P) bridge windows */
 110 #define PCI_BRIDGE_IO_WINDOW            (PCI_BRIDGE_RESOURCES + 0)
 111 #define PCI_BRIDGE_MEM_WINDOW           (PCI_BRIDGE_RESOURCES + 1)
 112 #define PCI_BRIDGE_PREF_MEM_WINDOW      (PCI_BRIDGE_RESOURCES + 2)
 113
 114 /* CardBus bridge windows */
 115 #define PCI_CB_BRIDGE_IO_0_WINDOW       (PCI_BRIDGE_RESOURCES + 0)
 116 #define PCI_CB_BRIDGE_IO_1_WINDOW       (PCI_BRIDGE_RESOURCES + 1)
 117 #define PCI_CB_BRIDGE_MEM_0_WINDOW      (PCI_BRIDGE_RESOURCES + 2)
 118 #define PCI_CB_BRIDGE_MEM_1_WINDOW      (PCI_BRIDGE_RESOURCES + 3)
 119
 120 /* Total number of bridge resources for P2P and CardBus */
 121 #define PCI_BRIDGE_RESOURCE_NUM 4
 122
 123         /* Resources assigned to buses behind the bridge */
 124         PCI_BRIDGE_RESOURCES,
 125         PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES +
 126                                   PCI_BRIDGE_RESOURCE_NUM - 1,
 127
 128         /* Total resources associated with a PCI device */
 129         PCI_NUM_RESOURCES,
 130
 131         /* Preserve this for compatibility */
 132         DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,
 133 };
 134
 135 /**
 136  * enum pci_interrupt_pin - PCI INTx interrupt values
 137  * @PCI_INTERRUPT_UNKNOWN: Unknown or unassigned interrupt
 138  * @PCI_INTERRUPT_INTA: PCI INTA pin
 139  * @PCI_INTERRUPT_INTB: PCI INTB pin
 140  * @PCI_INTERRUPT_INTC: PCI INTC pin
 141  * @PCI_INTERRUPT_INTD: PCI INTD pin
 142  *
 143  * Corresponds to values for legacy PCI INTx interrupts, as can be found in the
 144  * PCI_INTERRUPT_PIN register.
 145  */
 146 enum pci_interrupt_pin {
 147         PCI_INTERRUPT_UNKNOWN,
 148         PCI_INTERRUPT_INTA,
 149         PCI_INTERRUPT_INTB,
 150         PCI_INTERRUPT_INTC,
 151         PCI_INTERRUPT_INTD,
 152 };
 153
 154 /* The number of legacy PCI INTx interrupts */
 155 #define PCI_NUM_INTX    4
 156
 157 /*
 158  * pci_power_t values must match the bits in the Capabilities PME_Support
 159  * and Control/Status PowerState fields in the Power Management capability.
 160  */
 161 typedef int __bitwise pci_power_t;
 162
 163 #define PCI_D0          ((pci_power_t __force) 0)
 164 #define PCI_D1          ((pci_power_t __force) 1)
 165 #define PCI_D2          ((pci_power_t __force) 2)
 166 #define PCI_D3hot       ((pci_power_t __force) 3)
 167 #define PCI_D3cold      ((pci_power_t __force) 4)
 168 #define PCI_UNKNOWN     ((pci_power_t __force) 5)
 169 #define PCI_POWER_ERROR ((pci_power_t __force) -1)
 170
 171 /* Remember to update this when the list above changes! */
 172 extern const char *pci_power_names[];
 173
 174 static inline const char *pci_power_name(pci_power_t state)
 175 {
 176         return pci_power_names[1 + (__force int) state];
 177 }
 178
 179 /**
 180  * typedef pci_channel_state_t
 181  *
 182  * The pci_channel state describes connectivity between the CPU and
 183  * the PCI device.  If some PCI bus between here and the PCI device
 184  * has crashed or locked up, this info is reflected here.
 185  */
 186 typedef unsigned int __bitwise pci_channel_state_t;
 187
 188 enum {
 189         /* I/O channel is in normal state */
 190         pci_channel_io_normal = (__force pci_channel_state_t) 1,
 191
 192         /* I/O to channel is blocked */
 193         pci_channel_io_frozen = (__force pci_channel_state_t) 2,
 194
 195         /* PCI card is dead */
 196         pci_channel_io_perm_failure = (__force pci_channel_state_t) 3,
 197 };
 198
 199 typedef unsigned int __bitwise pcie_reset_state_t;
 200
 201 enum pcie_reset_state {
 202         /* Reset is NOT asserted (Use to deassert reset) */
 203         pcie_deassert_reset = (__force pcie_reset_state_t) 1,
 204
 205         /* Use #PERST to reset PCIe device */
 206         pcie_warm_reset = (__force pcie_reset_state_t) 2,
 207
 208         /* Use PCIe Hot Reset to reset device */
 209         pcie_hot_reset = (__force pcie_reset_state_t) 3
 210 };
 211
 212 typedef unsigned short __bitwise pci_dev_flags_t;
 213 enum pci_dev_flags {
 214         /* INTX_DISABLE in PCI_COMMAND register disables MSI too */
 215         PCI_DEV_FLAGS_MSI_INTX_DISABLE_BUG = (__force pci_dev_flags_t) (1 << 0),
 216         /* Device configuration is irrevocably lost if disabled into D3 */
 217         PCI_DEV_FLAGS_NO_D3 = (__force pci_dev_flags_t) (1 << 1),
 218         /* Provide indication device is assigned by a Virtual Machine Manager */
 219         PCI_DEV_FLAGS_ASSIGNED = (__force pci_dev_flags_t) (1 << 2),
 220         /* Flag for quirk use to store if quirk-specific ACS is enabled */
 221         PCI_DEV_FLAGS_ACS_ENABLED_QUIRK = (__force pci_dev_flags_t) (1 << 3),
 222         /* Use a PCIe-to-PCI bridge alias even if !pci_is_pcie */
 223         PCI_DEV_FLAG_PCIE_BRIDGE_ALIAS = (__force pci_dev_flags_t) (1 << 5),
 224         /* Do not use bus resets for device */
 225         PCI_DEV_FLAGS_NO_BUS_RESET = (__force pci_dev_flags_t) (1 << 6),
 226         /* Do not use PM reset even if device advertises NoSoftRst- */
 227         PCI_DEV_FLAGS_NO_PM_RESET = (__force pci_dev_flags_t) (1 << 7),
 228         /* Get VPD from function 0 VPD */
 229         PCI_DEV_FLAGS_VPD_REF_F0 = (__force pci_dev_flags_t) (1 << 8),
 230         /* A non-root bridge where translation occurs, stop alias search here */
 231         PCI_DEV_FLAGS_BRIDGE_XLATE_ROOT = (__force pci_dev_flags_t) (1 << 9),
 232         /* Do not use FLR even if device advertises PCI_AF_CAP */
 233         PCI_DEV_FLAGS_NO_FLR_RESET = (__force pci_dev_flags_t) (1 << 10),
 234         /* Don't use Relaxed Ordering for TLPs directed at this device */
 235         PCI_DEV_FLAGS_NO_RELAXED_ORDERING = (__force pci_dev_flags_t) (1 << 11),
 236 };
 237
 238 enum pci_irq_reroute_variant {
 239         INTEL_IRQ_REROUTE_VARIANT = 1,
 240         MAX_IRQ_REROUTE_VARIANTS = 3
 241 };
 242
 243 typedef unsigned short __bitwise pci_bus_flags_t;
 244 enum pci_bus_flags {
 245         PCI_BUS_FLAGS_NO_MSI    = (__force pci_bus_flags_t) 1,
 246         PCI_BUS_FLAGS_NO_MMRBC  = (__force pci_bus_flags_t) 2,
 247         PCI_BUS_FLAGS_NO_AERSID = (__force pci_bus_flags_t) 4,
 248         PCI_BUS_FLAGS_NO_EXTCFG = (__force pci_bus_flags_t) 8,
 249 };
 250
 251 /* Values from Link Status register, PCIe r3.1, sec 7.8.8 */
 252 enum pcie_link_width {
 253         PCIE_LNK_WIDTH_RESRV    = 0x00,
 254         PCIE_LNK_X1             = 0x01,
 255         PCIE_LNK_X2             = 0x02,
 256         PCIE_LNK_X4             = 0x04,
 257         PCIE_LNK_X8             = 0x08,
 258         PCIE_LNK_X12            = 0x0c,
 259         PCIE_LNK_X16            = 0x10,
 260         PCIE_LNK_X32            = 0x20,
 261         PCIE_LNK_WIDTH_UNKNOWN  = 0xff,
 262 };
 263
 264 /* See matching string table in pci_speed_string() */
 265 enum pci_bus_speed {
 266         PCI_SPEED_33MHz                 = 0x00,
 267         PCI_SPEED_66MHz                 = 0x01,
 268         PCI_SPEED_66MHz_PCIX            = 0x02,
 269         PCI_SPEED_100MHz_PCIX           = 0x03,
 270         PCI_SPEED_133MHz_PCIX           = 0x04,
 271         PCI_SPEED_66MHz_PCIX_ECC        = 0x05,
 272         PCI_SPEED_100MHz_PCIX_ECC       = 0x06,
 273         PCI_SPEED_133MHz_PCIX_ECC       = 0x07,
 274         PCI_SPEED_66MHz_PCIX_266        = 0x09,
 275         PCI_SPEED_100MHz_PCIX_266       = 0x0a,
 276         PCI_SPEED_133MHz_PCIX_266       = 0x0b,
 277         AGP_UNKNOWN                     = 0x0c,
 278         AGP_1X                          = 0x0d,
 279         AGP_2X                          = 0x0e,
 280         AGP_4X                          = 0x0f,
 281         AGP_8X                          = 0x10,
 282         PCI_SPEED_66MHz_PCIX_533        = 0x11,
 283         PCI_SPEED_100MHz_PCIX_533       = 0x12,
 284         PCI_SPEED_133MHz_PCIX_533       = 0x13,
 285         PCIE_SPEED_2_5GT                = 0x14,
 286         PCIE_SPEED_5_0GT                = 0x15,
 287         PCIE_SPEED_8_0GT                = 0x16,
 288         PCIE_SPEED_16_0GT               = 0x17,
 289         PCIE_SPEED_32_0GT               = 0x18,
 290         PCIE_SPEED_64_0GT               = 0x19,
 291         PCI_SPEED_UNKNOWN               = 0xff,
 292 };
 293
 294 enum pci_bus_speed pcie_get_speed_cap(struct pci_dev *dev);
 295 enum pcie_link_width pcie_get_width_cap(struct pci_dev *dev);
 296
 297 struct pci_cap_saved_data {
 298         u16             cap_nr;
 299         bool            cap_extended;
 300         unsigned int    size;
 301         u32             data[];
 302 };
 303
 304 struct pci_cap_saved_state {
 305         struct hlist_node               next;
 306         struct pci_cap_saved_data       cap;
 307 };
 308
 309 struct irq_affinity;
 310 struct pcie_link_state;
 311 struct pci_vpd;
 312 struct pci_sriov;
 313 struct pci_p2pdma;
 314 struct rcec_ea;
 315
 316 /* The pci_dev structure describes PCI devices */
 317 struct pci_dev {
 318         struct list_head bus_list;      /* Node in per-bus list */
 319         struct pci_bus  *bus;           /* Bus this device is on */
 320         struct pci_bus  *subordinate;   /* Bus this device bridges to */
 321
 322         void            *sysdata;       /* Hook for sys-specific extension */
 323         struct proc_dir_entry *procent; /* Device entry in /proc/bus/pci */
 324         struct pci_slot *slot;          /* Physical slot this device is in */
 325
 326         unsigned int    devfn;          /* Encoded device & function index */
 327         unsigned short  vendor;
 328         unsigned short  device;
 329         unsigned short  subsystem_vendor;
 330         unsigned short  subsystem_device;
 331         unsigned int    class;          /* 3 bytes: (base,sub,prog-if) */
 332         u8              revision;       /* PCI revision, low byte of class word */
 333         u8              hdr_type;       /* PCI header type (`multi' flag masked out) */
 334 #ifdef CONFIG_PCIEAER
 335         u16             aer_cap;        /* AER capability offset */
 336         struct aer_stats *aer_stats;    /* AER stats for this device */
 337 #endif
 338 #ifdef CONFIG_PCIEPORTBUS
 339         struct rcec_ea  *rcec_ea;       /* RCEC cached endpoint association */
 340         struct pci_dev  *rcec;          /* Associated RCEC device */
 341 #endif
 342         u32             devcap;         /* PCIe Device Capabilities */
 343         u8              pcie_cap;       /* PCIe capability offset */
 344         u8              msi_cap;        /* MSI capability offset */
 345         u8              msix_cap;       /* MSI-X capability offset */
 346         u8              pcie_mpss:3;    /* PCIe Max Payload Size Supported */
 347         u8              rom_base_reg;   /* Config register controlling ROM */
 348         u8              pin;            /* Interrupt pin this device uses */
 349         u16             pcie_flags_reg; /* Cached PCIe Capabilities Register */
 350         unsigned long   *dma_alias_mask;/* Mask of enabled devfn aliases */
 351
 352         struct pci_driver *driver;      /* Driver bound to this device */
 353         u64             dma_mask;       /* Mask of the bits of bus address this
 354                                            device implements.  Normally this is
 355                                            0xffffffff.  You only need to change
 356                                            this if your device has broken DMA
 357                                            or supports 64-bit transfers.  */
 358
 359         struct device_dma_parameters dma_parms;
 360
 361         pci_power_t     current_state;  /* Current operating state. In ACPI,
 362                                            this is D0-D3, D0 being fully
 363                                            functional, and D3 being off. */
 364         unsigned int    imm_ready:1;    /* Supports Immediate Readiness */
 365         u8              pm_cap;         /* PM capability offset */
 366         unsigned int    pme_support:5;  /* Bitmask of states from which PME#
 367                                            can be generated */
 368         unsigned int    pme_poll:1;     /* Poll device's PME status bit */
 369         unsigned int    d1_support:1;   /* Low power state D1 is supported */
 370         unsigned int    d2_support:1;   /* Low power state D2 is supported */
 371         unsigned int    no_d1d2:1;      /* D1 and D2 are forbidden */
 372         unsigned int    no_d3cold:1;    /* D3cold is forbidden */
 373         unsigned int    bridge_d3:1;    /* Allow D3 for bridge */
 374         unsigned int    d3cold_allowed:1;       /* D3cold is allowed by user */
 375         unsigned int    mmio_always_on:1;       /* Disallow turning off io/mem
 376                                                    decoding during BAR sizing */
 377         unsigned int    wakeup_prepared:1;
 378         unsigned int    runtime_d3cold:1;       /* Whether go through runtime
 379                                                    D3cold, not set for devices
 380                                                    powered on/off by the
 381                                                    corresponding bridge */
 382         unsigned int    skip_bus_pm:1;  /* Internal: Skip bus-level PM */
 383         unsigned int    ignore_hotplug:1;       /* Ignore hotplug events */
 384         unsigned int    hotplug_user_indicators:1; /* SlotCtl indicators
 385                                                       controlled exclusively by
 386                                                       user sysfs */
 387         unsigned int    clear_retrain_link:1;   /* Need to clear Retrain Link
 388                                                    bit manually */
 389         unsigned int    d3hot_delay;    /* D3hot->D0 transition time in ms */
 390         unsigned int    d3cold_delay;   /* D3cold->D0 transition time in ms */
 391
 392 #ifdef CONFIG_PCIEASPM
 393         struct pcie_link_state  *link_state;    /* ASPM link state */
 394         unsigned int    ltr_path:1;     /* Latency Tolerance Reporting
 395                                            supported from root to here */
 396         u16             l1ss;           /* L1SS Capability pointer */
 397 #endif
 398         unsigned int    pasid_no_tlp:1;         /* PASID works without TLP Prefix */
 399         unsigned int    eetlp_prefix_path:1;    /* End-to-End TLP Prefix */
 400
 401         pci_channel_state_t error_state;        /* Current connectivity state */
 402         struct device   dev;                    /* Generic device interface */
 403
 404         int             cfg_size;               /* Size of config space */
 405
 406         /*
 407          * Instead of touching interrupt line and base address registers
 408          * directly, use the values stored here. They might be different!
 409          */
 410         unsigned int    irq;
 411         struct resource resource[DEVICE_COUNT_RESOURCE]; /* I/O and memory regions + expansion ROMs */
 412
 413         bool            match_driver;           /* Skip attaching driver */
 414
 415         unsigned int    transparent:1;          /* Subtractive decode bridge */
 416         unsigned int    io_window:1;            /* Bridge has I/O window */
 417         unsigned int    pref_window:1;          /* Bridge has pref mem window */
 418         unsigned int    pref_64_window:1;       /* Pref mem window is 64-bit */
 419         unsigned int    multifunction:1;        /* Multi-function device */
 420
 421         unsigned int    is_busmaster:1;         /* Is busmaster */
 422         unsigned int    no_msi:1;               /* May not use MSI */
 423         unsigned int    no_64bit_msi:1;         /* May only use 32-bit MSIs */
 424         unsigned int    block_cfg_access:1;     /* Config space access blocked */
 425         unsigned int    broken_parity_status:1; /* Generates false positive parity */
 426         unsigned int    irq_reroute_variant:2;  /* Needs IRQ rerouting variant */
 427         unsigned int    msi_enabled:1;
 428         unsigned int    msix_enabled:1;
 429         unsigned int    ari_enabled:1;          /* ARI forwarding */
 430         unsigned int    ats_enabled:1;          /* Address Translation Svc */
 431         unsigned int    pasid_enabled:1;        /* Process Address Space ID */
 432         unsigned int    pri_enabled:1;          /* Page Request Interface */
 433         unsigned int    is_managed:1;
 434         unsigned int    needs_freset:1;         /* Requires fundamental reset */
 435         unsigned int    state_saved:1;
 436         unsigned int    is_physfn:1;
 437         unsigned int    is_virtfn:1;
 438         unsigned int    is_hotplug_bridge:1;
 439         unsigned int    shpc_managed:1;         /* SHPC owned by shpchp */
 440         unsigned int    is_thunderbolt:1;       /* Thunderbolt controller */
 441         /*
 442          * Devices marked being untrusted are the ones that can potentially
 443          * execute DMA attacks and similar. They are typically connected
 444          * through external ports such as Thunderbolt but not limited to
 445          * that. When an IOMMU is enabled they should be getting full
 446          * mappings to make sure they cannot access arbitrary memory.
 447          */
 448         unsigned int    untrusted:1;
 449         /*
 450          * Info from the platform, e.g., ACPI or device tree, may mark a
 451          * device as "external-facing".  An external-facing device is
 452          * itself internal but devices downstream from it are external.
 453          */
 454         unsigned int    external_facing:1;
 455         unsigned int    broken_intx_masking:1;  /* INTx masking can't be used */
 456         unsigned int    io_window_1k:1;         /* Intel bridge 1K I/O windows */
 457         unsigned int    irq_managed:1;
 458         unsigned int    non_compliant_bars:1;   /* Broken BARs; ignore them */
 459         unsigned int    is_probed:1;            /* Device probing in progress */
 460         unsigned int    link_active_reporting:1;/* Device capable of reporting link active */
 461         unsigned int    no_vf_scan:1;           /* Don't scan for VFs after IOV enablement */
 462         unsigned int    no_command_memory:1;    /* No PCI_COMMAND_MEMORY */
 463         pci_dev_flags_t dev_flags;
 464         atomic_t        enable_cnt;     /* pci_enable_device has been called */
 465
 466         u32             saved_config_space[16]; /* Config space saved at suspend time */
 467         struct hlist_head saved_cap_space;
 468         int             rom_attr_enabled;       /* Display of ROM attribute enabled? */
 469         struct bin_attribute *res_attr[DEVICE_COUNT_RESOURCE]; /* sysfs file for resources */
 470         struct bin_attribute *res_attr_wc[DEVICE_COUNT_RESOURCE]; /* sysfs file for WC mapping of resources */
 471
 472 #ifdef CONFIG_HOTPLUG_PCI_PCIE
 473         unsigned int    broken_cmd_compl:1;     /* No compl for some cmds */
 474 #endif
 475 #ifdef CONFIG_PCIE_PTM
 476         unsigned int    ptm_root:1;
 477         unsigned int    ptm_enabled:1;
 478         u8              ptm_granularity;
 479 #endif
 480 #ifdef CONFIG_PCI_MSI
 481         const struct attribute_group **msi_irq_groups;
 482 #endif
 483         struct pci_vpd *vpd;
 484 #ifdef CONFIG_PCIE_DPC
 485         u16             dpc_cap;
 486         unsigned int    dpc_rp_extensions:1;
 487         u8              dpc_rp_log_size;
 488 #endif
 489 #ifdef CONFIG_PCI_ATS
 490         union {
 491                 struct pci_sriov        *sriov;         /* PF: SR-IOV info */
 492                 struct pci_dev          *physfn;        /* VF: related PF */
 493         };
 494         u16             ats_cap;        /* ATS Capability offset */
 495         u8              ats_stu;        /* ATS Smallest Translation Unit */
 496 #endif
 497 #ifdef CONFIG_PCI_PRI
 498         u16             pri_cap;        /* PRI Capability offset */
 499         u32             pri_reqs_alloc; /* Number of PRI requests allocated */
 500         unsigned int    pasid_required:1; /* PRG Response PASID Required */
 501 #endif
 502 #ifdef CONFIG_PCI_PASID
 503         u16             pasid_cap;      /* PASID Capability offset */
 504         u16             pasid_features;
 505 #endif
 506 #ifdef CONFIG_PCI_P2PDMA
 507         struct pci_p2pdma __rcu *p2pdma;
 508 #endif
 509         u16             acs_cap;        /* ACS Capability offset */
 510         phys_addr_t     rom;            /* Physical address if not from BAR */
 511         size_t          romlen;         /* Length if not from BAR */
 512         char            *driver_override; /* Driver name to force a match */
 513
 514         unsigned long   priv_flags;     /* Private flags for the PCI driver */
 515
 516         /* These methods index pci_reset_fn_methods[] */
 517         u8 reset_methods[PCI_NUM_RESET_METHODS]; /* In priority order */
 518 };
 519
 520 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 521 {
 522 #ifdef CONFIG_PCI_IOV
 523         if (dev->is_virtfn)
 524                 dev = dev->physfn;
 525 #endif
 526         return dev;
 527 }
 528
 529 struct pci_dev *pci_alloc_dev(struct pci_bus *bus);
 530
 531 #define to_pci_dev(n) container_of(n, struct pci_dev, dev)
 532 #define for_each_pci_dev(d) while ((d = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, d)) != NULL)
 533
 534 static inline int pci_channel_offline(struct pci_dev *pdev)
 535 {
 536         return (pdev->error_state != pci_channel_io_normal);
 537 }
 538
 539 struct pci_host_bridge {
 540         struct device   dev;
 541         struct pci_bus  *bus;           /* Root bus */
 542         struct pci_ops  *ops;
 543         struct pci_ops  *child_ops;
 544         void            *sysdata;
 545         int             busnr;
 546         struct list_head windows;       /* resource_entry */
 547         struct list_head dma_ranges;    /* dma ranges resource list */
 548         u8 (*swizzle_irq)(struct pci_dev *, u8 *); /* Platform IRQ swizzler */
 549         int (*map_irq)(const struct pci_dev *, u8, u8);
 550         void (*release_fn)(struct pci_host_bridge *);
 551         void            *release_data;
 552         unsigned int    ignore_reset_delay:1;   /* For entire hierarchy */
 553         unsigned int    no_ext_tags:1;          /* No Extended Tags */
 554         unsigned int    native_aer:1;           /* OS may use PCIe AER */
 555         unsigned int    native_pcie_hotplug:1;  /* OS may use PCIe hotplug */
 556         unsigned int    native_shpc_hotplug:1;  /* OS may use SHPC hotplug */
 557         unsigned int    native_pme:1;           /* OS may use PCIe PME */
 558         unsigned int    native_ltr:1;           /* OS may use PCIe LTR */
 559         unsigned int    native_dpc:1;           /* OS may use PCIe DPC */
 560         unsigned int    preserve_config:1;      /* Preserve FW resource setup */
 561         unsigned int    size_windows:1;         /* Enable root bus sizing */
 562         unsigned int    msi_domain:1;           /* Bridge wants MSI domain */
 563
 564         /* Resource alignment requirements */
 565         resource_size_t (*align_resource)(struct pci_dev *dev,
 566                         const struct resource *res,
 567                         resource_size_t start,
 568                         resource_size_t size,
 569                         resource_size_t align);
 570         unsigned long   private[] ____cacheline_aligned;
 571 };
 572
 573 #define to_pci_host_bridge(n) container_of(n, struct pci_host_bridge, dev)
 574
 575 static inline void *pci_host_bridge_priv(struct pci_host_bridge *bridge)
 576 {
 577         return (void *)bridge->private;
 578 }
 579
 580 static inline struct pci_host_bridge *pci_host_bridge_from_priv(void *priv)
 581 {
 582         return container_of(priv, struct pci_host_bridge, private);
 583 }
 584
 585 struct pci_host_bridge *pci_alloc_host_bridge(size_t priv);
 586 struct pci_host_bridge *devm_pci_alloc_host_bridge(struct device *dev,
 587                                                    size_t priv);
 588 void pci_free_host_bridge(struct pci_host_bridge *bridge);
 589 struct pci_host_bridge *pci_find_host_bridge(struct pci_bus *bus);
 590
 591 void pci_set_host_bridge_release(struct pci_host_bridge *bridge,
 592                                  void (*release_fn)(struct pci_host_bridge *),
 593                                  void *release_data);
 594
 595 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge);
 596
 597 /*
 598  * The first PCI_BRIDGE_RESOURCE_NUM PCI bus resources (those that correspond
 599  * to P2P or CardBus bridge windows) go in a table.  Additional ones (for
 600  * buses below host bridges or subtractive decode bridges) go in the list.
 601  * Use pci_bus_for_each_resource() to iterate through all the resources.
 602  */
 603
 604 /*
 605  * PCI_SUBTRACTIVE_DECODE means the bridge forwards the window implicitly
 606  * and there's no way to program the bridge with the details of the window.
 607  * This does not apply to ACPI _CRS windows, even with the _DEC subtractive-
 608  * decode bit set, because they are explicit and can be programmed with _SRS.
 609  */
 610 #define PCI_SUBTRACTIVE_DECODE  0x1
 611
 612 struct pci_bus_resource {
 613         struct list_head        list;
 614         struct resource         *res;
 615         unsigned int            flags;
 616 };
 617
 618 #define PCI_REGION_FLAG_MASK    0x0fU   /* These bits of resource flags tell us the PCI region flags */
 619
 620 struct pci_bus {
 621         struct list_head node;          /* Node in list of buses */
 622         struct pci_bus  *parent;        /* Parent bus this bridge is on */
 623         struct list_head children;      /* List of child buses */
 624         struct list_head devices;       /* List of devices on this bus */
 625         struct pci_dev  *self;          /* Bridge device as seen by parent */
 626         struct list_head slots;         /* List of slots on this bus;
 627                                            protected by pci_slot_mutex */
 628         struct resource *resource[PCI_BRIDGE_RESOURCE_NUM];
 629         struct list_head resources;     /* Address space routed to this bus */
 630         struct resource busn_res;       /* Bus numbers routed to this bus */
 631
 632         struct pci_ops  *ops;           /* Configuration access functions */
 633         void            *sysdata;       /* Hook for sys-specific extension */
 634         struct proc_dir_entry *procdir; /* Directory entry in /proc/bus/pci */
 635
 636         unsigned char   number;         /* Bus number */
 637         unsigned char   primary;        /* Number of primary bridge */
 638         unsigned char   max_bus_speed;  /* enum pci_bus_speed */
 639         unsigned char   cur_bus_speed;  /* enum pci_bus_speed */
 640 #ifdef CONFIG_PCI_DOMAINS_GENERIC
 641         int             domain_nr;
 642 #endif
 643
 644         char            name[48];
 645
 646         unsigned short  bridge_ctl;     /* Manage NO_ISA/FBB/et al behaviors */
 647         pci_bus_flags_t bus_flags;      /* Inherited by child buses */
 648         struct device           *bridge;
 649         struct device           dev;
 650         struct bin_attribute    *legacy_io;     /* Legacy I/O for this bus */
 651         struct bin_attribute    *legacy_mem;    /* Legacy mem */
 652         unsigned int            is_added:1;
 653 };
 654
 655 #define to_pci_bus(n)   container_of(n, struct pci_bus, dev)
 656
 657 static inline u16 pci_dev_id(struct pci_dev *dev)
 658 {
 659         return PCI_DEVID(dev->bus->number, dev->devfn);
 660 }
 661
 662 /*
 663  * Returns true if the PCI bus is root (behind host-PCI bridge),
 664  * false otherwise
 665  *
 666  * Some code assumes that "bus->self == NULL" means that bus is a root bus.
 667  * This is incorrect because "virtual" buses added for SR-IOV (via
 668  * virtfn_add_bus()) have "bus->self == NULL" but are not root buses.
 669  */
 670 static inline bool pci_is_root_bus(struct pci_bus *pbus)
 671 {
 672         return !(pbus->parent);
 673 }
 674
 675 /**
 676  * pci_is_bridge - check if the PCI device is a bridge
 677  * @dev: PCI device
 678  *
 679  * Return true if the PCI device is bridge whether it has subordinate
 680  * or not.
 681  */
 682 static inline bool pci_is_bridge(struct pci_dev *dev)
 683 {
 684         return dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 685                 dev->hdr_type == PCI_HEADER_TYPE_CARDBUS;
 686 }
 687
 688 #define for_each_pci_bridge(dev, bus)                           \
 689         list_for_each_entry(dev, &bus->devices, bus_list)       \
 690                 if (!pci_is_bridge(dev)) {} else
 691
 692 static inline struct pci_dev *pci_upstream_bridge(struct pci_dev *dev)
 693 {
 694         dev = pci_physfn(dev);
 695         if (pci_is_root_bus(dev->bus))
 696                 return NULL;
 697
 698         return dev->bus->self;
 699 }
 700
 701 #ifdef CONFIG_PCI_MSI
 702 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev)
 703 {
 704         return pci_dev->msi_enabled || pci_dev->msix_enabled;
 705 }
 706 #else
 707 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev) { return false; }
 708 #endif
 709
 710 /* Error values that may be returned by PCI functions */
 711 #define PCIBIOS_SUCCESSFUL              0x00
 712 #define PCIBIOS_FUNC_NOT_SUPPORTED      0x81
 713 #define PCIBIOS_BAD_VENDOR_ID           0x83
 714 #define PCIBIOS_DEVICE_NOT_FOUND        0x86
 715 #define PCIBIOS_BAD_REGISTER_NUMBER     0x87
 716 #define PCIBIOS_SET_FAILED              0x88
 717 #define PCIBIOS_BUFFER_TOO_SMALL        0x89
 718
 719 /* Translate above to generic errno for passing back through non-PCI code */
 720 static inline int pcibios_err_to_errno(int err)
 721 {
 722         if (err <= PCIBIOS_SUCCESSFUL)
 723                 return err; /* Assume already errno */
 724
 725         switch (err) {
 726         case PCIBIOS_FUNC_NOT_SUPPORTED:
 727                 return -ENOENT;
 728         case PCIBIOS_BAD_VENDOR_ID:
 729                 return -ENOTTY;
 730         case PCIBIOS_DEVICE_NOT_FOUND:
 731                 return -ENODEV;
 732         case PCIBIOS_BAD_REGISTER_NUMBER:
 733                 return -EFAULT;
 734         case PCIBIOS_SET_FAILED:
 735                 return -EIO;
 736         case PCIBIOS_BUFFER_TOO_SMALL:
 737                 return -ENOSPC;
 738         }
 739
 740         return -ERANGE;
 741 }
 742
 743 /* Low-level architecture-dependent routines */
 744
 745 struct pci_ops {
 746         int (*add_bus)(struct pci_bus *bus);
 747         void (*remove_bus)(struct pci_bus *bus);
 748         void __iomem *(*map_bus)(struct pci_bus *bus, unsigned int devfn, int where);
 749         int (*read)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *val);
 750         int (*write)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 val);
 751 };
 752
 753 /*
 754  * ACPI needs to be able to access PCI config space before we've done a
 755  * PCI bus scan and created pci_bus structures.
 756  */
 757 int raw_pci_read(unsigned int domain, unsigned int bus, unsigned int devfn,
 758                  int reg, int len, u32 *val);
 759 int raw_pci_write(unsigned int domain, unsigned int bus, unsigned int devfn,
 760                   int reg, int len, u32 val);
 761
 762 #ifdef CONFIG_ARCH_DMA_ADDR_T_64BIT
 763 typedef u64 pci_bus_addr_t;
 764 #else
 765 typedef u32 pci_bus_addr_t;
 766 #endif
 767
 768 struct pci_bus_region {
 769         pci_bus_addr_t  start;
 770         pci_bus_addr_t  end;
 771 };
 772
 773 struct pci_dynids {
 774         spinlock_t              lock;   /* Protects list, index */
 775         struct list_head        list;   /* For IDs added at runtime */
 776 };
 777
 778
 779 /*
 780  * PCI Error Recovery System (PCI-ERS).  If a PCI device driver provides
 781  * a set of callbacks in struct pci_error_handlers, that device driver
 782  * will be notified of PCI bus errors, and will be driven to recovery
 783  * when an error occurs.
 784  */
 785
 786 typedef unsigned int __bitwise pci_ers_result_t;
 787
 788 enum pci_ers_result {
 789         /* No result/none/not supported in device driver */
 790         PCI_ERS_RESULT_NONE = (__force pci_ers_result_t) 1,
 791
 792         /* Device driver can recover without slot reset */
 793         PCI_ERS_RESULT_CAN_RECOVER = (__force pci_ers_result_t) 2,
 794
 795         /* Device driver wants slot to be reset */
 796         PCI_ERS_RESULT_NEED_RESET = (__force pci_ers_result_t) 3,
 797
 798         /* Device has completely failed, is unrecoverable */
 799         PCI_ERS_RESULT_DISCONNECT = (__force pci_ers_result_t) 4,
 800
 801         /* Device driver is fully recovered and operational */
 802         PCI_ERS_RESULT_RECOVERED = (__force pci_ers_result_t) 5,
 803
 804         /* No AER capabilities registered for the driver */
 805         PCI_ERS_RESULT_NO_AER_DRIVER = (__force pci_ers_result_t) 6,
 806 };
 807
 808 /* PCI bus error event callbacks */
 809 struct pci_error_handlers {
 810         /* PCI bus error detected on this device */
 811         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 812                                            pci_channel_state_t error);
 813
 814         /* MMIO has been re-enabled, but not DMA */
 815         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 816
 817         /* PCI slot has been reset */
 818         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 819
 820         /* PCI function reset prepare or completed */
 821         void (*reset_prepare)(struct pci_dev *dev);
 822         void (*reset_done)(struct pci_dev *dev);
 823
 824         /* Device driver may resume normal operations */
 825         void (*resume)(struct pci_dev *dev);
 826 };
 827
 828
 829 struct module;
 830
 831 /**
 832  * struct pci_driver - PCI driver structure
 833  * @node:       List of driver structures.
 834  * @name:       Driver name.
 835  * @id_table:   Pointer to table of device IDs the driver is
 836  *              interested in.  Most drivers should export this
 837  *              table using MODULE_DEVICE_TABLE(pci,...).
 838  * @probe:      This probing function gets called (during execution
 839  *              of pci_register_driver() for already existing
 840  *              devices or later if a new device gets inserted) for
 841  *              all PCI devices which match the ID table and are not
 842  *              "owned" by the other drivers yet. This function gets
 843  *              passed a "struct pci_dev \*" for each device whose
 844  *              entry in the ID table matches the device. The probe
 845  *              function returns zero when the driver chooses to
 846  *              take "ownership" of the device or an error code
 847  *              (negative number) otherwise.
 848  *              The probe function always gets called from process
 849  *              context, so it can sleep.
 850  * @remove:     The remove() function gets called whenever a device
 851  *              being handled by this driver is removed (either during
 852  *              deregistration of the driver or when it's manually
 853  *              pulled out of a hot-pluggable slot).
 854  *              The remove function always gets called from process
 855  *              context, so it can sleep.
 856  * @suspend:    Put device into low power state.
 857  * @resume:     Wake device from low power state.
 858  *              (Please see Documentation/power/pci.rst for descriptions
 859  *              of PCI Power Management and the related functions.)
 860  * @shutdown:   Hook into reboot_notifier_list (kernel/sys.c).
 861  *              Intended to stop any idling DMA operations.
 862  *              Useful for enabling wake-on-lan (NIC) or changing
 863  *              the power state of a device before reboot.
 864  *              e.g. drivers/net/e100.c.
 865  * @sriov_configure: Optional driver callback to allow configuration of
 866  *              number of VFs to enable via sysfs "sriov_numvfs" file.
 867  * @sriov_set_msix_vec_count: PF Driver callback to change number of MSI-X
 868  *              vectors on a VF. Triggered via sysfs "sriov_vf_msix_count".
 869  *              This will change MSI-X Table Size in the VF Message Control
 870  *              registers.
 871  * @sriov_get_vf_total_msix: PF driver callback to get the total number of
 872  *              MSI-X vectors available for distribution to the VFs.
 873  * @err_handler: See Documentation/PCI/pci-error-recovery.rst
 874  * @groups:     Sysfs attribute groups.
 875  * @dev_groups: Attributes attached to the device that will be
 876  *              created once it is bound to the driver.
 877  * @driver:     Driver model structure.
 878  * @dynids:     List of dynamically added device IDs.
 879  */
 880 struct pci_driver {
 881         struct list_head        node;
 882         const char              *name;
 883         const struct pci_device_id *id_table;   /* Must be non-NULL for probe to be called */
 884         int  (*probe)(struct pci_dev *dev, const struct pci_device_id *id);     /* New device inserted */
 885         void (*remove)(struct pci_dev *dev);    /* Device removed (NULL if not a hot-plug capable driver) */
 886         int  (*suspend)(struct pci_dev *dev, pm_message_t state);       /* Device suspended */
 887         int  (*resume)(struct pci_dev *dev);    /* Device woken up */
 888         void (*shutdown)(struct pci_dev *dev);
 889         int  (*sriov_configure)(struct pci_dev *dev, int num_vfs); /* On PF */
 890         int  (*sriov_set_msix_vec_count)(struct pci_dev *vf, int msix_vec_count); /* On PF */
 891         u32  (*sriov_get_vf_total_msix)(struct pci_dev *pf);
 892         const struct pci_error_handlers *err_handler;
 893         const struct attribute_group **groups;
 894         const struct attribute_group **dev_groups;
 895         struct device_driver    driver;
 896         struct pci_dynids       dynids;
 897 };
 898
 899 #define to_pci_driver(drv) container_of(drv, struct pci_driver, driver)
 900
 901 /**
 902  * PCI_DEVICE - macro used to describe a specific PCI device
 903  * @vend: the 16 bit PCI Vendor ID
 904  * @dev: the 16 bit PCI Device ID
 905  *
 906  * This macro is used to create a struct pci_device_id that matches a
 907  * specific device.  The subvendor and subdevice fields will be set to
 908  * PCI_ANY_ID.
 909  */
 910 #define PCI_DEVICE(vend,dev) \
 911         .vendor = (vend), .device = (dev), \
 912         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 913
 914 /**
 915  * PCI_DEVICE_SUB - macro used to describe a specific PCI device with subsystem
 916  * @vend: the 16 bit PCI Vendor ID
 917  * @dev: the 16 bit PCI Device ID
 918  * @subvend: the 16 bit PCI Subvendor ID
 919  * @subdev: the 16 bit PCI Subdevice ID
 920  *
 921  * This macro is used to create a struct pci_device_id that matches a
 922  * specific device with subsystem information.
 923  */
 924 #define PCI_DEVICE_SUB(vend, dev, subvend, subdev) \
 925         .vendor = (vend), .device = (dev), \
 926         .subvendor = (subvend), .subdevice = (subdev)
 927
 928 /**
 929  * PCI_DEVICE_CLASS - macro used to describe a specific PCI device class
 930  * @dev_class: the class, subclass, prog-if triple for this device
 931  * @dev_class_mask: the class mask for this device
 932  *
 933  * This macro is used to create a struct pci_device_id that matches a
 934  * specific PCI class.  The vendor, device, subvendor, and subdevice
 935  * fields will be set to PCI_ANY_ID.
 936  */
 937 #define PCI_DEVICE_CLASS(dev_class,dev_class_mask) \
 938         .class = (dev_class), .class_mask = (dev_class_mask), \
 939         .vendor = PCI_ANY_ID, .device = PCI_ANY_ID, \
 940         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 941
 942 /**
 943  * PCI_VDEVICE - macro used to describe a specific PCI device in short form
 944  * @vend: the vendor name
 945  * @dev: the 16 bit PCI Device ID
 946  *
 947  * This macro is used to create a struct pci_device_id that matches a
 948  * specific PCI device.  The subvendor, and subdevice fields will be set
 949  * to PCI_ANY_ID. The macro allows the next field to follow as the device
 950  * private data.
 951  */
 952 #define PCI_VDEVICE(vend, dev) \
 953         .vendor = PCI_VENDOR_ID_##vend, .device = (dev), \
 954         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0
 955
 956 /**
 957  * PCI_DEVICE_DATA - macro used to describe a specific PCI device in very short form
 958  * @vend: the vendor name (without PCI_VENDOR_ID_ prefix)
 959  * @dev: the device name (without PCI_DEVICE_ID_<vend>_ prefix)
 960  * @data: the driver data to be filled
 961  *
 962  * This macro is used to create a struct pci_device_id that matches a
 963  * specific PCI device.  The subvendor, and subdevice fields will be set
 964  * to PCI_ANY_ID.
 965  */
 966 #define PCI_DEVICE_DATA(vend, dev, data) \
 967         .vendor = PCI_VENDOR_ID_##vend, .device = PCI_DEVICE_ID_##vend##_##dev, \
 968         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0, \
 969         .driver_data = (kernel_ulong_t)(data)
 970
 971 enum {
 972         PCI_REASSIGN_ALL_RSRC   = 0x00000001,   /* Ignore firmware setup */
 973         PCI_REASSIGN_ALL_BUS    = 0x00000002,   /* Reassign all bus numbers */
 974         PCI_PROBE_ONLY          = 0x00000004,   /* Use existing setup */
 975         PCI_CAN_SKIP_ISA_ALIGN  = 0x00000008,   /* Don't do ISA alignment */
 976         PCI_ENABLE_PROC_DOMAINS = 0x00000010,   /* Enable domains in /proc */
 977         PCI_COMPAT_DOMAIN_0     = 0x00000020,   /* ... except domain 0 */
 978         PCI_SCAN_ALL_PCIE_DEVS  = 0x00000040,   /* Scan all, not just dev 0 */
 979 };
 980
 981 #define PCI_IRQ_LEGACY          (1 << 0) /* Allow legacy interrupts */
 982 #define PCI_IRQ_MSI             (1 << 1) /* Allow MSI interrupts */
 983 #define PCI_IRQ_MSIX            (1 << 2) /* Allow MSI-X interrupts */
 984 #define PCI_IRQ_AFFINITY        (1 << 3) /* Auto-assign affinity */
 985
 986 /* These external functions are only available when PCI support is enabled */
 987 #ifdef CONFIG_PCI
 988
 989 extern unsigned int pci_flags;
 990
 991 static inline void pci_set_flags(int flags) { pci_flags = flags; }
 992 static inline void pci_add_flags(int flags) { pci_flags |= flags; }
 993 static inline void pci_clear_flags(int flags) { pci_flags &= ~flags; }
 994 static inline int pci_has_flag(int flag) { return pci_flags & flag; }
 995
 996 void pcie_bus_configure_settings(struct pci_bus *bus);
 997
 998 enum pcie_bus_config_types {
 999         PCIE_BUS_TUNE_OFF,      /* Don't touch MPS at all */
1000         PCIE_BUS_DEFAULT,       /* Ensure MPS matches upstream bridge */
1001         PCIE_BUS_SAFE,          /* Use largest MPS boot-time devices support */
1002         PCIE_BUS_PERFORMANCE,   /* Use MPS and MRRS for best performance */
1003         PCIE_BUS_PEER2PEER,     /* Set MPS = 128 for all devices */
1004 };
1005
1006 extern enum pcie_bus_config_types pcie_bus_config;
1007
1008 extern struct bus_type pci_bus_type;
1009
1010 /* Do NOT directly access these two variables, unless you are arch-specific PCI
1011  * code, or PCI core code. */
1012 extern struct list_head pci_root_buses; /* List of all known PCI buses */
1013 /* Some device drivers need know if PCI is initiated */
1014 int no_pci_devices(void);
1015
1016 void pcibios_resource_survey_bus(struct pci_bus *bus);
1017 void pcibios_bus_add_device(struct pci_dev *pdev);
1018 void pcibios_add_bus(struct pci_bus *bus);
1019 void pcibios_remove_bus(struct pci_bus *bus);
1020 void pcibios_fixup_bus(struct pci_bus *);
1021 int __must_check pcibios_enable_device(struct pci_dev *, int mask);
1022 /* Architecture-specific versions may override this (weak) */
1023 char *pcibios_setup(char *str);
1024
1025 /* Used only when drivers/pci/setup.c is used */
1026 resource_size_t pcibios_align_resource(void *, const struct resource *,
1027                                 resource_size_t,
1028                                 resource_size_t);
1029
1030 /* Weak but can be overridden by arch */
1031 void pci_fixup_cardbus(struct pci_bus *);
1032
1033 /* Generic PCI functions used internally */
1034
1035 void pcibios_resource_to_bus(struct pci_bus *bus, struct pci_bus_region *region,
1036                              struct resource *res);
1037 void pcibios_bus_to_resource(struct pci_bus *bus, struct resource *res,
1038                              struct pci_bus_region *region);
1039 void pcibios_scan_specific_bus(int busn);
1040 struct pci_bus *pci_find_bus(int domain, int busnr);
1041 void pci_bus_add_devices(const struct pci_bus *bus);
1042 struct pci_bus *pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata);
1043 struct pci_bus *pci_create_root_bus(struct device *parent, int bus,
1044                                     struct pci_ops *ops, void *sysdata,
1045                                     struct list_head *resources);
1046 int pci_host_probe(struct pci_host_bridge *bridge);
1047 int pci_bus_insert_busn_res(struct pci_bus *b, int bus, int busmax);
1048 int pci_bus_update_busn_res_end(struct pci_bus *b, int busmax);
1049 void pci_bus_release_busn_res(struct pci_bus *b);
1050 struct pci_bus *pci_scan_root_bus(struct device *parent, int bus,
1051                                   struct pci_ops *ops, void *sysdata,
1052                                   struct list_head *resources);
1053 int pci_scan_root_bus_bridge(struct pci_host_bridge *bridge);
1054 struct pci_bus *pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev,
1055                                 int busnr);
1056 struct pci_slot *pci_create_slot(struct pci_bus *parent, int slot_nr,
1057                                  const char *name,
1058                                  struct hotplug_slot *hotplug);
1059 void pci_destroy_slot(struct pci_slot *slot);
1060 #ifdef CONFIG_SYSFS
1061 void pci_dev_assign_slot(struct pci_dev *dev);
1062 #else
1063 static inline void pci_dev_assign_slot(struct pci_dev *dev) { }
1064 #endif
1065 int pci_scan_slot(struct pci_bus *bus, int devfn);
1066 struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn);
1067 void pci_device_add(struct pci_dev *dev, struct pci_bus *bus);
1068 unsigned int pci_scan_child_bus(struct pci_bus *bus);
1069 void pci_bus_add_device(struct pci_dev *dev);
1070 void pci_read_bridge_bases(struct pci_bus *child);
1071 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
1072                                           struct resource *res);
1073 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin);
1074 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge);
1075 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp);
1076 struct pci_dev *pci_dev_get(struct pci_dev *dev);
1077 void pci_dev_put(struct pci_dev *dev);
1078 void pci_remove_bus(struct pci_bus *b);
1079 void pci_stop_and_remove_bus_device(struct pci_dev *dev);
1080 void pci_stop_and_remove_bus_device_locked(struct pci_dev *dev);
1081 void pci_stop_root_bus(struct pci_bus *bus);
1082 void pci_remove_root_bus(struct pci_bus *bus);
1083 void pci_setup_cardbus(struct pci_bus *bus);
1084 void pcibios_setup_bridge(struct pci_bus *bus, unsigned long type);
1085 void pci_sort_breadthfirst(void);
1086 #define dev_is_pci(d) ((d)->bus == &pci_bus_type)
1087 #define dev_is_pf(d) ((dev_is_pci(d) ? to_pci_dev(d)->is_physfn : false))
1088
1089 /* Generic PCI functions exported to card drivers */
1090
1091 u8 pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap);
1092 u8 pci_find_capability(struct pci_dev *dev, int cap);
1093 u8 pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap);
1094 u8 pci_find_ht_capability(struct pci_dev *dev, int ht_cap);
1095 u8 pci_find_next_ht_capability(struct pci_dev *dev, u8 pos, int ht_cap);
1096 u16 pci_find_ext_capability(struct pci_dev *dev, int cap);
1097 u16 pci_find_next_ext_capability(struct pci_dev *dev, u16 pos, int cap);
1098 struct pci_bus *pci_find_next_bus(const struct pci_bus *from);
1099 u16 pci_find_vsec_capability(struct pci_dev *dev, u16 vendor, int cap);
1100
1101 u64 pci_get_dsn(struct pci_dev *dev);
1102
1103 struct pci_dev *pci_get_device(unsigned int vendor, unsigned int device,
1104                                struct pci_dev *from);
1105 struct pci_dev *pci_get_subsys(unsigned int vendor, unsigned int device,
1106                                unsigned int ss_vendor, unsigned int ss_device,
1107                                struct pci_dev *from);
1108 struct pci_dev *pci_get_slot(struct pci_bus *bus, unsigned int devfn);
1109 struct pci_dev *pci_get_domain_bus_and_slot(int domain, unsigned int bus,
1110                                             unsigned int devfn);
1111 struct pci_dev *pci_get_class(unsigned int class, struct pci_dev *from);
1112 int pci_dev_present(const struct pci_device_id *ids);
1113
1114 int pci_bus_read_config_byte(struct pci_bus *bus, unsigned int devfn,
1115                              int where, u8 *val);
1116 int pci_bus_read_config_word(struct pci_bus *bus, unsigned int devfn,
1117                              int where, u16 *val);
1118 int pci_bus_read_config_dword(struct pci_bus *bus, unsigned int devfn,
1119                               int where, u32 *val);
1120 int pci_bus_write_config_byte(struct pci_bus *bus, unsigned int devfn,
1121                               int where, u8 val);
1122 int pci_bus_write_config_word(struct pci_bus *bus, unsigned int devfn,
1123                               int where, u16 val);
1124 int pci_bus_write_config_dword(struct pci_bus *bus, unsigned int devfn,
1125                                int where, u32 val);
1126
1127 int pci_generic_config_read(struct pci_bus *bus, unsigned int devfn,
1128                             int where, int size, u32 *val);
1129 int pci_generic_config_write(struct pci_bus *bus, unsigned int devfn,
1130                             int where, int size, u32 val);
1131 int pci_generic_config_read32(struct pci_bus *bus, unsigned int devfn,
1132                               int where, int size, u32 *val);
1133 int pci_generic_config_write32(struct pci_bus *bus, unsigned int devfn,
1134                                int where, int size, u32 val);
1135
1136 struct pci_ops *pci_bus_set_ops(struct pci_bus *bus, struct pci_ops *ops);
1137
1138 int pci_read_config_byte(const struct pci_dev *dev, int where, u8 *val);
1139 int pci_read_config_word(const struct pci_dev *dev, int where, u16 *val);
1140 int pci_read_config_dword(const struct pci_dev *dev, int where, u32 *val);
1141 int pci_write_config_byte(const struct pci_dev *dev, int where, u8 val);
1142 int pci_write_config_word(const struct pci_dev *dev, int where, u16 val);
1143 int pci_write_config_dword(const struct pci_dev *dev, int where, u32 val);
1144
1145 int pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *val);
1146 int pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *val);
1147 int pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val);
1148 int pcie_capability_write_dword(struct pci_dev *dev, int pos, u32 val);
1149 int pcie_capability_clear_and_set_word(struct pci_dev *dev, int pos,
1150                                        u16 clear, u16 set);
1151 int pcie_capability_clear_and_set_dword(struct pci_dev *dev, int pos,
1152                                         u32 clear, u32 set);
1153
1154 static inline int pcie_capability_set_word(struct pci_dev *dev, int pos,
1155                                            u16 set)
1156 {
1157         return pcie_capability_clear_and_set_word(dev, pos, 0, set);
1158 }
1159
1160 static inline int pcie_capability_set_dword(struct pci_dev *dev, int pos,
1161                                             u32 set)
1162 {
1163         return pcie_capability_clear_and_set_dword(dev, pos, 0, set);
1164 }
1165
1166 static inline int pcie_capability_clear_word(struct pci_dev *dev, int pos,
1167                                              u16 clear)
1168 {
1169         return pcie_capability_clear_and_set_word(dev, pos, clear, 0);
1170 }
1171
1172 static inline int pcie_capability_clear_dword(struct pci_dev *dev, int pos,
1173                                               u32 clear)
1174 {
1175         return pcie_capability_clear_and_set_dword(dev, pos, clear, 0);
1176 }
1177
1178 /* User-space driven config access */
1179 int pci_user_read_config_byte(struct pci_dev *dev, int where, u8 *val);
1180 int pci_user_read_config_word(struct pci_dev *dev, int where, u16 *val);
1181 int pci_user_read_config_dword(struct pci_dev *dev, int where, u32 *val);
1182 int pci_user_write_config_byte(struct pci_dev *dev, int where, u8 val);
1183 int pci_user_write_config_word(struct pci_dev *dev, int where, u16 val);
1184 int pci_user_write_config_dword(struct pci_dev *dev, int where, u32 val);
1185
1186 int __must_check pci_enable_device(struct pci_dev *dev);
1187 int __must_check pci_enable_device_io(struct pci_dev *dev);
1188 int __must_check pci_enable_device_mem(struct pci_dev *dev);
1189 int __must_check pci_reenable_device(struct pci_dev *);
1190 int __must_check pcim_enable_device(struct pci_dev *pdev);
1191 void pcim_pin_device(struct pci_dev *pdev);
1192
1193 static inline bool pci_intx_mask_supported(struct pci_dev *pdev)
1194 {
1195         /*
1196          * INTx masking is supported if PCI_COMMAND_INTX_DISABLE is
1197          * writable and no quirk has marked the feature broken.
1198          */
1199         return !pdev->broken_intx_masking;
1200 }
1201
1202 static inline int pci_is_enabled(struct pci_dev *pdev)
1203 {
1204         return (atomic_read(&pdev->enable_cnt) > 0);
1205 }
1206
1207 static inline int pci_is_managed(struct pci_dev *pdev)
1208 {
1209         return pdev->is_managed;
1210 }
1211
1212 void pci_disable_device(struct pci_dev *dev);
1213
1214 extern unsigned int pcibios_max_latency;
1215 void pci_set_master(struct pci_dev *dev);
1216 void pci_clear_master(struct pci_dev *dev);
1217
1218 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state);
1219 int pci_set_cacheline_size(struct pci_dev *dev);
1220 int __must_check pci_set_mwi(struct pci_dev *dev);
1221 int __must_check pcim_set_mwi(struct pci_dev *dev);
1222 int pci_try_set_mwi(struct pci_dev *dev);
1223 void pci_clear_mwi(struct pci_dev *dev);
1224 void pci_disable_parity(struct pci_dev *dev);
1225 void pci_intx(struct pci_dev *dev, int enable);
1226 bool pci_check_and_mask_intx(struct pci_dev *dev);
1227 bool pci_check_and_unmask_intx(struct pci_dev *dev);
1228 int pci_wait_for_pending(struct pci_dev *dev, int pos, u16 mask);
1229 int pci_wait_for_pending_transaction(struct pci_dev *dev);
1230 int pcix_get_max_mmrbc(struct pci_dev *dev);
1231 int pcix_get_mmrbc(struct pci_dev *dev);
1232 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc);
1233 int pcie_get_readrq(struct pci_dev *dev);
1234 int pcie_set_readrq(struct pci_dev *dev, int rq);
1235 int pcie_get_mps(struct pci_dev *dev);
1236 int pcie_set_mps(struct pci_dev *dev, int mps);
1237 u32 pcie_bandwidth_available(struct pci_dev *dev, struct pci_dev **limiting_dev,
1238                              enum pci_bus_speed *speed,
1239                              enum pcie_link_width *width);
1240 void pcie_print_link_status(struct pci_dev *dev);
1241 int pcie_reset_flr(struct pci_dev *dev, bool probe);
1242 int pcie_flr(struct pci_dev *dev);
1243 int __pci_reset_function_locked(struct pci_dev *dev);
1244 int pci_reset_function(struct pci_dev *dev);
1245 int pci_reset_function_locked(struct pci_dev *dev);
1246 int pci_try_reset_function(struct pci_dev *dev);
1247 int pci_probe_reset_slot(struct pci_slot *slot);
1248 int pci_probe_reset_bus(struct pci_bus *bus);
1249 int pci_reset_bus(struct pci_dev *dev);
1250 void pci_reset_secondary_bus(struct pci_dev *dev);
1251 void pcibios_reset_secondary_bus(struct pci_dev *dev);
1252 void pci_update_resource(struct pci_dev *dev, int resno);
1253 int __must_check pci_assign_resource(struct pci_dev *dev, int i);
1254 int __must_check pci_reassign_resource(struct pci_dev *dev, int i, resource_size_t add_size, resource_size_t align);
1255 void pci_release_resource(struct pci_dev *dev, int resno);
1256 static inline int pci_rebar_bytes_to_size(u64 bytes)
1257 {
1258         bytes = roundup_pow_of_two(bytes);
1259
1260         /* Return BAR size as defined in the resizable BAR specification */
1261         return max(ilog2(bytes), 20) - 20;
1262 }
1263
1264 u32 pci_rebar_get_possible_sizes(struct pci_dev *pdev, int bar);
1265 int __must_check pci_resize_resource(struct pci_dev *dev, int i, int size);
1266 int pci_select_bars(struct pci_dev *dev, unsigned long flags);
1267 bool pci_device_is_present(struct pci_dev *pdev);
1268 void pci_ignore_hotplug(struct pci_dev *dev);
1269 struct pci_dev *pci_real_dma_dev(struct pci_dev *dev);
1270 int pci_status_get_and_clear_errors(struct pci_dev *pdev);
1271
1272 int __printf(6, 7) pci_request_irq(struct pci_dev *dev, unsigned int nr,
1273                 irq_handler_t handler, irq_handler_t thread_fn, void *dev_id,
1274                 const char *fmt, ...);
1275 void pci_free_irq(struct pci_dev *dev, unsigned int nr, void *dev_id);
1276
1277 /* ROM control related routines */
1278 int pci_enable_rom(struct pci_dev *pdev);
1279 void pci_disable_rom(struct pci_dev *pdev);
1280 void __iomem __must_check *pci_map_rom(struct pci_dev *pdev, size_t *size);
1281 void pci_unmap_rom(struct pci_dev *pdev, void __iomem *rom);
1282
1283 /* Power management related routines */
1284 int pci_save_state(struct pci_dev *dev);
1285 void pci_restore_state(struct pci_dev *dev);
1286 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev);
1287 int pci_load_saved_state(struct pci_dev *dev,
1288                          struct pci_saved_state *state);
1289 int pci_load_and_free_saved_state(struct pci_dev *dev,
1290                                   struct pci_saved_state **state);
1291 struct pci_cap_saved_state *pci_find_saved_cap(struct pci_dev *dev, char cap);
1292 struct pci_cap_saved_state *pci_find_saved_ext_cap(struct pci_dev *dev,
1293                                                    u16 cap);
1294 int pci_add_cap_save_buffer(struct pci_dev *dev, char cap, unsigned int size);
1295 int pci_add_ext_cap_save_buffer(struct pci_dev *dev,
1296                                 u16 cap, unsigned int size);
1297 int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state);
1298 int pci_set_power_state(struct pci_dev *dev, pci_power_t state);
1299 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state);
1300 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state);
1301 void pci_pme_active(struct pci_dev *dev, bool enable);
1302 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, bool enable);
1303 int pci_wake_from_d3(struct pci_dev *dev, bool enable);
1304 int pci_prepare_to_sleep(struct pci_dev *dev);
1305 int pci_back_from_sleep(struct pci_dev *dev);
1306 bool pci_dev_run_wake(struct pci_dev *dev);
1307 void pci_d3cold_enable(struct pci_dev *dev);
1308 void pci_d3cold_disable(struct pci_dev *dev);
1309 bool pcie_relaxed_ordering_enabled(struct pci_dev *dev);
1310 void pci_resume_bus(struct pci_bus *bus);
1311 void pci_bus_set_current_state(struct pci_bus *bus, pci_power_t state);
1312
1313 /* For use by arch with custom probe code */
1314 void set_pcie_port_type(struct pci_dev *pdev);
1315 void set_pcie_hotplug_bridge(struct pci_dev *pdev);
1316
1317 /* Functions for PCI Hotplug drivers to use */
1318 unsigned int pci_rescan_bus_bridge_resize(struct pci_dev *bridge);
1319 unsigned int pci_rescan_bus(struct pci_bus *bus);
1320 void pci_lock_rescan_remove(void);
1321 void pci_unlock_rescan_remove(void);
1322
1323 /* Vital Product Data routines */
1324 ssize_t pci_read_vpd(struct pci_dev *dev, loff_t pos, size_t count, void *buf);
1325 ssize_t pci_write_vpd(struct pci_dev *dev, loff_t pos, size_t count, const void *buf);
1326
1327 /* Helper functions for low-level code (drivers/pci/setup-[bus,res].c) */
1328 resource_size_t pcibios_retrieve_fw_addr(struct pci_dev *dev, int idx);
1329 void pci_bus_assign_resources(const struct pci_bus *bus);
1330 void pci_bus_claim_resources(struct pci_bus *bus);
1331 void pci_bus_size_bridges(struct pci_bus *bus);
1332 int pci_claim_resource(struct pci_dev *, int);
1333 int pci_claim_bridge_resource(struct pci_dev *bridge, int i);
1334 void pci_assign_unassigned_resources(void);
1335 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge);
1336 void pci_assign_unassigned_bus_resources(struct pci_bus *bus);
1337 void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus);
1338 int pci_reassign_bridge_resources(struct pci_dev *bridge, unsigned long type);
1339 void pdev_enable_device(struct pci_dev *);
1340 int pci_enable_resources(struct pci_dev *, int mask);
1341 void pci_assign_irq(struct pci_dev *dev);
1342 struct resource *pci_find_resource(struct pci_dev *dev, struct resource *res);
1343 #define HAVE_PCI_REQ_REGIONS    2
1344 int __must_check pci_request_regions(struct pci_dev *, const char *);
1345 int __must_check pci_request_regions_exclusive(struct pci_dev *, const char *);
1346 void pci_release_regions(struct pci_dev *);
1347 int __must_check pci_request_region(struct pci_dev *, int, const char *);
1348 void pci_release_region(struct pci_dev *, int);
1349 int pci_request_selected_regions(struct pci_dev *, int, const char *);
1350 int pci_request_selected_regions_exclusive(struct pci_dev *, int, const char *);
1351 void pci_release_selected_regions(struct pci_dev *, int);
1352
1353 /* drivers/pci/bus.c */
1354 void pci_add_resource(struct list_head *resources, struct resource *res);
1355 void pci_add_resource_offset(struct list_head *resources, struct resource *res,
1356                              resource_size_t offset);
1357 void pci_free_resource_list(struct list_head *resources);
1358 void pci_bus_add_resource(struct pci_bus *bus, struct resource *res,
1359                           unsigned int flags);
1360 struct resource *pci_bus_resource_n(const struct pci_bus *bus, int n);
1361 void pci_bus_remove_resources(struct pci_bus *bus);
1362 int devm_request_pci_bus_resources(struct device *dev,
1363                                    struct list_head *resources);
1364
1365 /* Temporary until new and working PCI SBR API in place */
1366 int pci_bridge_secondary_bus_reset(struct pci_dev *dev);
1367
1368 #define pci_bus_for_each_resource(bus, res, i)                          \
1369         for (i = 0;                                                     \
1370             (res = pci_bus_resource_n(bus, i)) || i < PCI_BRIDGE_RESOURCE_NUM; \
1371              i++)
1372
1373 int __must_check pci_bus_alloc_resource(struct pci_bus *bus,
1374                         struct resource *res, resource_size_t size,
1375                         resource_size_t align, resource_size_t min,
1376                         unsigned long type_mask,
1377                         resource_size_t (*alignf)(void *,
1378                                                   const struct resource *,
1379                                                   resource_size_t,
1380                                                   resource_size_t),
1381                         void *alignf_data);
1382
1383
1384 int pci_register_io_range(struct fwnode_handle *fwnode, phys_addr_t addr,
1385                         resource_size_t size);
1386 unsigned long pci_address_to_pio(phys_addr_t addr);
1387 phys_addr_t pci_pio_to_address(unsigned long pio);
1388 int pci_remap_iospace(const struct resource *res, phys_addr_t phys_addr);
1389 int devm_pci_remap_iospace(struct device *dev, const struct resource *res,
1390                            phys_addr_t phys_addr);
1391 void pci_unmap_iospace(struct resource *res);
1392 void __iomem *devm_pci_remap_cfgspace(struct device *dev,
1393                                       resource_size_t offset,
1394                                       resource_size_t size);
1395 void __iomem *devm_pci_remap_cfg_resource(struct device *dev,
1396                                           struct resource *res);
1397
1398 static inline pci_bus_addr_t pci_bus_address(struct pci_dev *pdev, int bar)
1399 {
1400         struct pci_bus_region region;
1401
1402         pcibios_resource_to_bus(pdev->bus, &region, &pdev->resource[bar]);
1403         return region.start;
1404 }
1405
1406 /* Proper probing supporting hot-pluggable devices */
1407 int __must_check __pci_register_driver(struct pci_driver *, struct module *,
1408                                        const char *mod_name);
1409
1410 /* pci_register_driver() must be a macro so KBUILD_MODNAME can be expanded */
1411 #define pci_register_driver(driver)             \
1412         __pci_register_driver(driver, THIS_MODULE, KBUILD_MODNAME)
1413
1414 void pci_unregister_driver(struct pci_driver *dev);
1415
1416 /**
1417  * module_pci_driver() - Helper macro for registering a PCI driver
1418  * @__pci_driver: pci_driver struct
1419  *
1420  * Helper macro for PCI drivers which do not do anything special in module
1421  * init/exit. This eliminates a lot of boilerplate. Each module may only
1422  * use this macro once, and calling it replaces module_init() and module_exit()
1423  */
1424 #define module_pci_driver(__pci_driver) \
1425         module_driver(__pci_driver, pci_register_driver, pci_unregister_driver)
1426
1427 /**
1428  * builtin_pci_driver() - Helper macro for registering a PCI driver
1429  * @__pci_driver: pci_driver struct
1430  *
1431  * Helper macro for PCI drivers which do not do anything special in their
1432  * init code. This eliminates a lot of boilerplate. Each driver may only
1433  * use this macro once, and calling it replaces device_initcall(...)
1434  */
1435 #define builtin_pci_driver(__pci_driver) \
1436         builtin_driver(__pci_driver, pci_register_driver)
1437
1438 struct pci_driver *pci_dev_driver(const struct pci_dev *dev);
1439 int pci_add_dynid(struct pci_driver *drv,
1440                   unsigned int vendor, unsigned int device,
1441                   unsigned int subvendor, unsigned int subdevice,
1442                   unsigned int class, unsigned int class_mask,
1443                   unsigned long driver_data);
1444 const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1445                                          struct pci_dev *dev);
1446 int pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max,
1447                     int pass);
1448
1449 void pci_walk_bus(struct pci_bus *top, int (*cb)(struct pci_dev *, void *),
1450                   void *userdata);
1451 int pci_cfg_space_size(struct pci_dev *dev);
1452 unsigned char pci_bus_max_busnr(struct pci_bus *bus);
1453 void pci_setup_bridge(struct pci_bus *bus);
1454 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
1455                                          unsigned long type);
1456
1457 #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
1458 #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
1459
1460 int pci_set_vga_state(struct pci_dev *pdev, bool decode,
1461                       unsigned int command_bits, u32 flags);
1462
1463 /*
1464  * Virtual interrupts allow for more interrupts to be allocated
1465  * than the device has interrupts for. These are not programmed
1466  * into the device's MSI-X table and must be handled by some
1467  * other driver means.
1468  */
1469 #define PCI_IRQ_VIRTUAL         (1 << 4)
1470
1471 #define PCI_IRQ_ALL_TYPES \
1472         (PCI_IRQ_LEGACY | PCI_IRQ_MSI | PCI_IRQ_MSIX)
1473
1474 /* kmem_cache style wrapper around pci_alloc_consistent() */
1475
1476 #include <linux/dmapool.h>
1477
1478 #define pci_pool dma_pool
1479 #define pci_pool_create(name, pdev, size, align, allocation) \
1480                 dma_pool_create(name, &pdev->dev, size, align, allocation)
1481 #define pci_pool_destroy(pool) dma_pool_destroy(pool)
1482 #define pci_pool_alloc(pool, flags, handle) dma_pool_alloc(pool, flags, handle)
1483 #define pci_pool_zalloc(pool, flags, handle) \
1484                 dma_pool_zalloc(pool, flags, handle)
1485 #define pci_pool_free(pool, vaddr, addr) dma_pool_free(pool, vaddr, addr)
1486
1487 struct msix_entry {
1488         u32     vector; /* Kernel uses to write allocated vector */
1489         u16     entry;  /* Driver uses to specify entry, OS writes */
1490 };
1491
1492 #ifdef CONFIG_PCI_MSI
1493 int pci_msi_vec_count(struct pci_dev *dev);
1494 void pci_disable_msi(struct pci_dev *dev);
1495 int pci_msix_vec_count(struct pci_dev *dev);
1496 void pci_disable_msix(struct pci_dev *dev);
1497 void pci_restore_msi_state(struct pci_dev *dev);
1498 int pci_msi_enabled(void);
1499 int pci_enable_msi(struct pci_dev *dev);
1500 int pci_enable_msix_range(struct pci_dev *dev, struct msix_entry *entries,
1501                           int minvec, int maxvec);
1502 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1503                                         struct msix_entry *entries, int nvec)
1504 {
1505         int rc = pci_enable_msix_range(dev, entries, nvec, nvec);
1506         if (rc < 0)
1507                 return rc;
1508         return 0;
1509 }
1510 int pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1511                                    unsigned int max_vecs, unsigned int flags,
1512                                    struct irq_affinity *affd);
1513
1514 void pci_free_irq_vectors(struct pci_dev *dev);
1515 int pci_irq_vector(struct pci_dev *dev, unsigned int nr);
1516 const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev, int vec);
1517
1518 #else
1519 static inline int pci_msi_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1520 static inline void pci_disable_msi(struct pci_dev *dev) { }
1521 static inline int pci_msix_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1522 static inline void pci_disable_msix(struct pci_dev *dev) { }
1523 static inline void pci_restore_msi_state(struct pci_dev *dev) { }
1524 static inline int pci_msi_enabled(void) { return 0; }
1525 static inline int pci_enable_msi(struct pci_dev *dev)
1526 { return -ENOSYS; }
1527 static inline int pci_enable_msix_range(struct pci_dev *dev,
1528                         struct msix_entry *entries, int minvec, int maxvec)
1529 { return -ENOSYS; }
1530 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1531                         struct msix_entry *entries, int nvec)
1532 { return -ENOSYS; }
1533
1534 static inline int
1535 pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1536                                unsigned int max_vecs, unsigned int flags,
1537                                struct irq_affinity *aff_desc)
1538 {
1539         if ((flags & PCI_IRQ_LEGACY) && min_vecs == 1 && dev->irq)
1540                 return 1;
1541         return -ENOSPC;
1542 }
1543
1544 static inline void pci_free_irq_vectors(struct pci_dev *dev)
1545 {
1546 }
1547
1548 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1549 {
1550         if (WARN_ON_ONCE(nr > 0))
1551                 return -EINVAL;
1552         return dev->irq;
1553 }
1554 static inline const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev,
1555                 int vec)
1556 {
1557         return cpu_possible_mask;
1558 }
1559 #endif
1560
1561 /**
1562  * pci_irqd_intx_xlate() - Translate PCI INTx value to an IRQ domain hwirq
1563  * @d: the INTx IRQ domain
1564  * @node: the DT node for the device whose interrupt we're translating
1565  * @intspec: the interrupt specifier data from the DT
1566  * @intsize: the number of entries in @intspec
1567  * @out_hwirq: pointer at which to write the hwirq number
1568  * @out_type: pointer at which to write the interrupt type
1569  *
1570  * Translate a PCI INTx interrupt number from device tree in the range 1-4, as
1571  * stored in the standard PCI_INTERRUPT_PIN register, to a value in the range
1572  * 0-3 suitable for use in a 4 entry IRQ domain. That is, subtract one from the
1573  * INTx value to obtain the hwirq number.
1574  *
1575  * Returns 0 on success, or -EINVAL if the interrupt specifier is out of range.
1576  */
1577 static inline int pci_irqd_intx_xlate(struct irq_domain *d,
1578                                       struct device_node *node,
1579                                       const u32 *intspec,
1580                                       unsigned int intsize,
1581                                       unsigned long *out_hwirq,
1582                                       unsigned int *out_type)
1583 {
1584         const u32 intx = intspec[0];
1585
1586         if (intx < PCI_INTERRUPT_INTA || intx > PCI_INTERRUPT_INTD)
1587                 return -EINVAL;
1588
1589         *out_hwirq = intx - PCI_INTERRUPT_INTA;
1590         return 0;
1591 }
1592
1593 #ifdef CONFIG_PCIEPORTBUS
1594 extern bool pcie_ports_disabled;
1595 extern bool pcie_ports_native;
1596 #else
1597 #define pcie_ports_disabled     true
1598 #define pcie_ports_native       false
1599 #endif
1600
1601 #define PCIE_LINK_STATE_L0S             BIT(0)
1602 #define PCIE_LINK_STATE_L1              BIT(1)
1603 #define PCIE_LINK_STATE_CLKPM           BIT(2)
1604 #define PCIE_LINK_STATE_L1_1            BIT(3)
1605 #define PCIE_LINK_STATE_L1_2            BIT(4)
1606 #define PCIE_LINK_STATE_L1_1_PCIPM      BIT(5)
1607 #define PCIE_LINK_STATE_L1_2_PCIPM      BIT(6)
1608
1609 #ifdef CONFIG_PCIEASPM
1610 int pci_disable_link_state(struct pci_dev *pdev, int state);
1611 int pci_disable_link_state_locked(struct pci_dev *pdev, int state);
1612 void pcie_no_aspm(void);
1613 bool pcie_aspm_support_enabled(void);
1614 bool pcie_aspm_enabled(struct pci_dev *pdev);
1615 #else
1616 static inline int pci_disable_link_state(struct pci_dev *pdev, int state)
1617 { return 0; }
1618 static inline int pci_disable_link_state_locked(struct pci_dev *pdev, int state)
1619 { return 0; }
1620 static inline void pcie_no_aspm(void) { }
1621 static inline bool pcie_aspm_support_enabled(void) { return false; }
1622 static inline bool pcie_aspm_enabled(struct pci_dev *pdev) { return false; }
1623 #endif
1624
1625 #ifdef CONFIG_PCIEAER
1626 bool pci_aer_available(void);
1627 #else
1628 static inline bool pci_aer_available(void) { return false; }
1629 #endif
1630
1631 bool pci_ats_disabled(void);
1632
1633 void pci_cfg_access_lock(struct pci_dev *dev);
1634 bool pci_cfg_access_trylock(struct pci_dev *dev);
1635 void pci_cfg_access_unlock(struct pci_dev *dev);
1636
1637 int pci_dev_trylock(struct pci_dev *dev);
1638 void pci_dev_unlock(struct pci_dev *dev);
1639
1640 /*
1641  * PCI domain support.  Sometimes called PCI segment (eg by ACPI),
1642  * a PCI domain is defined to be a set of PCI buses which share
1643  * configuration space.
1644  */
1645 #ifdef CONFIG_PCI_DOMAINS
1646 extern int pci_domains_supported;
1647 #else
1648 enum { pci_domains_supported = 0 };
1649 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1650 static inline int pci_proc_domain(struct pci_bus *bus) { return 0; }
1651 #endif /* CONFIG_PCI_DOMAINS */
1652
1653 /*
1654  * Generic implementation for PCI domain support. If your
1655  * architecture does not need custom management of PCI
1656  * domains then this implementation will be used
1657  */
1658 #ifdef CONFIG_PCI_DOMAINS_GENERIC
1659 static inline int pci_domain_nr(struct pci_bus *bus)
1660 {
1661         return bus->domain_nr;
1662 }
1663 #ifdef CONFIG_ACPI
1664 int acpi_pci_bus_find_domain_nr(struct pci_bus *bus);
1665 #else
1666 static inline int acpi_pci_bus_find_domain_nr(struct pci_bus *bus)
1667 { return 0; }
1668 #endif
1669 int pci_bus_find_domain_nr(struct pci_bus *bus, struct device *parent);
1670 #endif
1671
1672 /* Some architectures require additional setup to direct VGA traffic */
1673 typedef int (*arch_set_vga_state_t)(struct pci_dev *pdev, bool decode,
1674                                     unsigned int command_bits, u32 flags);
1675 void pci_register_set_vga_state(arch_set_vga_state_t func);
1676
1677 static inline int
1678 pci_request_io_regions(struct pci_dev *pdev, const char *name)
1679 {
1680         return pci_request_selected_regions(pdev,
1681                             pci_select_bars(pdev, IORESOURCE_IO), name);
1682 }
1683
1684 static inline void
1685 pci_release_io_regions(struct pci_dev *pdev)
1686 {
1687         return pci_release_selected_regions(pdev,
1688                             pci_select_bars(pdev, IORESOURCE_IO));
1689 }
1690
1691 static inline int
1692 pci_request_mem_regions(struct pci_dev *pdev, const char *name)
1693 {
1694         return pci_request_selected_regions(pdev,
1695                             pci_select_bars(pdev, IORESOURCE_MEM), name);
1696 }
1697
1698 static inline void
1699 pci_release_mem_regions(struct pci_dev *pdev)
1700 {
1701         return pci_release_selected_regions(pdev,
1702                             pci_select_bars(pdev, IORESOURCE_MEM));
1703 }
1704
1705 #else /* CONFIG_PCI is not enabled */
1706
1707 static inline void pci_set_flags(int flags) { }
1708 static inline void pci_add_flags(int flags) { }
1709 static inline void pci_clear_flags(int flags) { }
1710 static inline int pci_has_flag(int flag) { return 0; }
1711
1712 /*
1713  * If the system does not have PCI, clearly these return errors.  Define
1714  * these as simple inline functions to avoid hair in drivers.
1715  */
1716 #define _PCI_NOP(o, s, t) \
1717         static inline int pci_##o##_config_##s(struct pci_dev *dev, \
1718                                                 int where, t val) \
1719                 { return PCIBIOS_FUNC_NOT_SUPPORTED; }
1720
1721 #define _PCI_NOP_ALL(o, x)      _PCI_NOP(o, byte, u8 x) \
1722                                 _PCI_NOP(o, word, u16 x) \
1723                                 _PCI_NOP(o, dword, u32 x)
1724 _PCI_NOP_ALL(read, *)
1725 _PCI_NOP_ALL(write,)
1726
1727 static inline struct pci_dev *pci_get_device(unsigned int vendor,
1728                                              unsigned int device,
1729                                              struct pci_dev *from)
1730 { return NULL; }
1731
1732 static inline struct pci_dev *pci_get_subsys(unsigned int vendor,
1733                                              unsigned int device,
1734                                              unsigned int ss_vendor,
1735                                              unsigned int ss_device,
1736                                              struct pci_dev *from)
1737 { return NULL; }
1738
1739 static inline struct pci_dev *pci_get_class(unsigned int class,
1740                                             struct pci_dev *from)
1741 { return NULL; }
1742
1743 #define pci_dev_present(ids)    (0)
1744 #define no_pci_devices()        (1)
1745 #define pci_dev_put(dev)        do { } while (0)
1746
1747 static inline void pci_set_master(struct pci_dev *dev) { }
1748 static inline int pci_enable_device(struct pci_dev *dev) { return -EIO; }
1749 static inline void pci_disable_device(struct pci_dev *dev) { }
1750 static inline int pcim_enable_device(struct pci_dev *pdev) { return -EIO; }
1751 static inline int pci_assign_resource(struct pci_dev *dev, int i)
1752 { return -EBUSY; }
1753 static inline int __pci_register_driver(struct pci_driver *drv,
1754                                         struct module *owner)
1755 { return 0; }
1756 static inline int pci_register_driver(struct pci_driver *drv)
1757 { return 0; }
1758 static inline void pci_unregister_driver(struct pci_driver *drv) { }
1759 static inline u8 pci_find_capability(struct pci_dev *dev, int cap)
1760 { return 0; }
1761 static inline int pci_find_next_capability(struct pci_dev *dev, u8 post,
1762                                            int cap)
1763 { return 0; }
1764 static inline int pci_find_ext_capability(struct pci_dev *dev, int cap)
1765 { return 0; }
1766
1767 static inline u64 pci_get_dsn(struct pci_dev *dev)
1768 { return 0; }
1769
1770 /* Power management related routines */
1771 static inline int pci_save_state(struct pci_dev *dev) { return 0; }
1772 static inline void pci_restore_state(struct pci_dev *dev) { }
1773 static inline int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
1774 { return 0; }
1775 static inline int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1776 { return 0; }
1777 static inline pci_power_t pci_choose_state(struct pci_dev *dev,
1778                                            pm_message_t state)
1779 { return PCI_D0; }
1780 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1781                                   int enable)
1782 { return 0; }
1783
1784 static inline struct resource *pci_find_resource(struct pci_dev *dev,
1785                                                  struct resource *res)
1786 { return NULL; }
1787 static inline int pci_request_regions(struct pci_dev *dev, const char *res_name)
1788 { return -EIO; }
1789 static inline void pci_release_regions(struct pci_dev *dev) { }
1790
1791 static inline int pci_register_io_range(struct fwnode_handle *fwnode,
1792                                         phys_addr_t addr, resource_size_t size)
1793 { return -EINVAL; }
1794
1795 static inline unsigned long pci_address_to_pio(phys_addr_t addr) { return -1; }
1796
1797 static inline struct pci_bus *pci_find_next_bus(const struct pci_bus *from)
1798 { return NULL; }
1799 static inline struct pci_dev *pci_get_slot(struct pci_bus *bus,
1800                                                 unsigned int devfn)
1801 { return NULL; }
1802 static inline struct pci_dev *pci_get_domain_bus_and_slot(int domain,
1803                                         unsigned int bus, unsigned int devfn)
1804 { return NULL; }
1805
1806 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1807 static inline struct pci_dev *pci_dev_get(struct pci_dev *dev) { return NULL; }
1808
1809 #define dev_is_pci(d) (false)
1810 #define dev_is_pf(d) (false)
1811 static inline bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags)
1812 { return false; }
1813 static inline int pci_irqd_intx_xlate(struct irq_domain *d,
1814                                       struct device_node *node,
1815                                       const u32 *intspec,
1816                                       unsigned int intsize,
1817                                       unsigned long *out_hwirq,
1818                                       unsigned int *out_type)
1819 { return -EINVAL; }
1820
1821 static inline const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1822                                                          struct pci_dev *dev)
1823 { return NULL; }
1824 static inline bool pci_ats_disabled(void) { return true; }
1825
1826 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1827 {
1828         return -EINVAL;
1829 }
1830
1831 static inline int
1832 pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1833                                unsigned int max_vecs, unsigned int flags,
1834                                struct irq_affinity *aff_desc)
1835 {
1836         return -ENOSPC;
1837 }
1838 #endif /* CONFIG_PCI */
1839
1840 static inline int
1841 pci_alloc_irq_vectors(struct pci_dev *dev, unsigned int min_vecs,
1842                       unsigned int max_vecs, unsigned int flags)
1843 {
1844         return pci_alloc_irq_vectors_affinity(dev, min_vecs, max_vecs, flags,
1845                                               NULL);
1846 }
1847
1848 /* Include architecture-dependent settings and functions */
1849
1850 #include <asm/pci.h>
1851
1852 /* These two functions provide almost identical functionality. Depending
1853  * on the architecture, one will be implemented as a wrapper around the
1854  * other (in drivers/pci/mmap.c).
1855  *
1856  * pci_mmap_resource_range() maps a specific BAR, and vm->vm_pgoff
1857  * is expected to be an offset within that region.
1858  *
1859  * pci_mmap_page_range() is the legacy architecture-specific interface,
1860  * which accepts a "user visible" resource address converted by
1861  * pci_resource_to_user(), as used in the legacy mmap() interface in
1862  * /proc/bus/pci/.
1863  */
1864 int pci_mmap_resource_range(struct pci_dev *dev, int bar,
1865                             struct vm_area_struct *vma,
1866                             enum pci_mmap_state mmap_state, int write_combine);
1867 int pci_mmap_page_range(struct pci_dev *pdev, int bar,
1868                         struct vm_area_struct *vma,
1869                         enum pci_mmap_state mmap_state, int write_combine);
1870
1871 #ifndef arch_can_pci_mmap_wc
1872 #define arch_can_pci_mmap_wc()          0
1873 #endif
1874
1875 #ifndef arch_can_pci_mmap_io
1876 #define arch_can_pci_mmap_io()          0
1877 #define pci_iobar_pfn(pdev, bar, vma) (-EINVAL)
1878 #else
1879 int pci_iobar_pfn(struct pci_dev *pdev, int bar, struct vm_area_struct *vma);
1880 #endif
1881
1882 #ifndef pci_root_bus_fwnode
1883 #define pci_root_bus_fwnode(bus)        NULL
1884 #endif
1885
1886 /*
1887  * These helpers provide future and backwards compatibility
1888  * for accessing popular PCI BAR info
1889  */
1890 #define pci_resource_start(dev, bar)    ((dev)->resource[(bar)].start)
1891 #define pci_resource_end(dev, bar)      ((dev)->resource[(bar)].end)
1892 #define pci_resource_flags(dev, bar)    ((dev)->resource[(bar)].flags)
1893 #define pci_resource_len(dev,bar) \
1894         ((pci_resource_end((dev), (bar)) == 0) ? 0 :    \
1895                                                         \
1896          (pci_resource_end((dev), (bar)) -              \
1897           pci_resource_start((dev), (bar)) + 1))
1898
1899 /*
1900  * Similar to the helpers above, these manipulate per-pci_dev
1901  * driver-specific data.  They are really just a wrapper around
1902  * the generic device structure functions of these calls.
1903  */
1904 static inline void *pci_get_drvdata(struct pci_dev *pdev)
1905 {
1906         return dev_get_drvdata(&pdev->dev);
1907 }
1908
1909 static inline void pci_set_drvdata(struct pci_dev *pdev, void *data)
1910 {
1911         dev_set_drvdata(&pdev->dev, data);
1912 }
1913
1914 static inline const char *pci_name(const struct pci_dev *pdev)
1915 {
1916         return dev_name(&pdev->dev);
1917 }
1918
1919 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1920                           const struct resource *rsrc,
1921                           resource_size_t *start, resource_size_t *end);
1922
1923 /*
1924  * The world is not perfect and supplies us with broken PCI devices.
1925  * For at least a part of these bugs we need a work-around, so both
1926  * generic (drivers/pci/quirks.c) and per-architecture code can define
1927  * fixup hooks to be called for particular buggy devices.
1928  */
1929
1930 struct pci_fixup {
1931         u16 vendor;                     /* Or PCI_ANY_ID */
1932         u16 device;                     /* Or PCI_ANY_ID */
1933         u32 class;                      /* Or PCI_ANY_ID */
1934         unsigned int class_shift;       /* should be 0, 8, 16 */
1935 #ifdef CONFIG_HAVE_ARCH_PREL32_RELOCATIONS
1936         int hook_offset;
1937 #else
1938         void (*hook)(struct pci_dev *dev);
1939 #endif
1940 };
1941
1942 enum pci_fixup_pass {
1943         pci_fixup_early,        /* Before probing BARs */
1944         pci_fixup_header,       /* After reading configuration header */
1945         pci_fixup_final,        /* Final phase of device fixups */
1946         pci_fixup_enable,       /* pci_enable_device() time */
1947         pci_fixup_resume,       /* pci_device_resume() */
1948         pci_fixup_suspend,      /* pci_device_suspend() */
1949         pci_fixup_resume_early, /* pci_device_resume_early() */
1950         pci_fixup_suspend_late, /* pci_device_suspend_late() */
1951 };
1952
1953 #ifdef CONFIG_HAVE_ARCH_PREL32_RELOCATIONS
1954 #define ___DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,  \
1955                                     class_shift, hook)                  \
1956         __ADDRESSABLE(hook)                                             \
1957         asm(".section " #sec ", \"a\"                           \n"     \
1958             ".balign    16                                      \n"     \
1959             ".short "   #vendor ", " #device "                  \n"     \
1960             ".long "    #class ", " #class_shift "              \n"     \
1961             ".long "    #hook " - .                             \n"     \
1962             ".previous                                          \n");
1963
1964 /*
1965  * Clang's LTO may rename static functions in C, but has no way to
1966  * handle such renamings when referenced from inline asm. To work
1967  * around this, create global C stubs for these cases.
1968  */
1969 #ifdef CONFIG_LTO_CLANG
1970 #define __DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,   \
1971                                   class_shift, hook, stub)              \
1972         void __cficanonical stub(struct pci_dev *dev);                  \
1973         void __cficanonical stub(struct pci_dev *dev)                   \
1974         {                                                               \
1975                 hook(dev);                                              \
1976         }                                                               \
1977         ___DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,  \
1978                                   class_shift, stub)
1979 #else
1980 #define __DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,   \
1981                                   class_shift, hook, stub)              \
1982         ___DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,  \
1983                                   class_shift, hook)
1984 #endif
1985
1986 #define DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,     \
1987                                   class_shift, hook)                    \
1988         __DECLARE_PCI_FIXUP_SECTION(sec, name, vendor, device, class,   \
1989                                   class_shift, hook, __UNIQUE_ID(hook))
1990 #else
1991 /* Anonymous variables would be nice... */
1992 #define DECLARE_PCI_FIXUP_SECTION(section, name, vendor, device, class, \
1993                                   class_shift, hook)                    \
1994         static const struct pci_fixup __PASTE(__pci_fixup_##name,__LINE__) __used       \
1995         __attribute__((__section__(#section), aligned((sizeof(void *)))))    \
1996                 = { vendor, device, class, class_shift, hook };
1997 #endif
1998
1999 #define DECLARE_PCI_FIXUP_CLASS_EARLY(vendor, device, class,            \
2000                                          class_shift, hook)             \
2001         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
2002                 hook, vendor, device, class, class_shift, hook)
2003 #define DECLARE_PCI_FIXUP_CLASS_HEADER(vendor, device, class,           \
2004                                          class_shift, hook)             \
2005         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
2006                 hook, vendor, device, class, class_shift, hook)
2007 #define DECLARE_PCI_FIXUP_CLASS_FINAL(vendor, device, class,            \
2008                                          class_shift, hook)             \
2009         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
2010                 hook, vendor, device, class, class_shift, hook)
2011 #define DECLARE_PCI_FIXUP_CLASS_ENABLE(vendor, device, class,           \
2012                                          class_shift, hook)             \
2013         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
2014                 hook, vendor, device, class, class_shift, hook)
2015 #define DECLARE_PCI_FIXUP_CLASS_RESUME(vendor, device, class,           \
2016                                          class_shift, hook)             \
2017         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
2018                 resume##hook, vendor, device, class, class_shift, hook)
2019 #define DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(vendor, device, class,     \
2020                                          class_shift, hook)             \
2021         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
2022                 resume_early##hook, vendor, device, class, class_shift, hook)
2023 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND(vendor, device, class,          \
2024                                          class_shift, hook)             \
2025         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
2026                 suspend##hook, vendor, device, class, class_shift, hook)
2027 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND_LATE(vendor, device, class,     \
2028                                          class_shift, hook)             \
2029         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
2030                 suspend_late##hook, vendor, device, class, class_shift, hook)
2031
2032 #define DECLARE_PCI_FIXUP_EARLY(vendor, device, hook)                   \
2033         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
2034                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2035 #define DECLARE_PCI_FIXUP_HEADER(vendor, device, hook)                  \
2036         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
2037                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2038 #define DECLARE_PCI_FIXUP_FINAL(vendor, device, hook)                   \
2039         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
2040                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2041 #define DECLARE_PCI_FIXUP_ENABLE(vendor, device, hook)                  \
2042         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
2043                 hook, vendor, device, PCI_ANY_ID, 0, hook)
2044 #define DECLARE_PCI_FIXUP_RESUME(vendor, device, hook)                  \
2045         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
2046                 resume##hook, vendor, device, PCI_ANY_ID, 0, hook)
2047 #define DECLARE_PCI_FIXUP_RESUME_EARLY(vendor, device, hook)            \
2048         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
2049                 resume_early##hook, vendor, device, PCI_ANY_ID, 0, hook)
2050 #define DECLARE_PCI_FIXUP_SUSPEND(vendor, device, hook)                 \
2051         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
2052                 suspend##hook, vendor, device, PCI_ANY_ID, 0, hook)
2053 #define DECLARE_PCI_FIXUP_SUSPEND_LATE(vendor, device, hook)            \
2054         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
2055                 suspend_late##hook, vendor, device, PCI_ANY_ID, 0, hook)
2056
2057 #ifdef CONFIG_PCI_QUIRKS
2058 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev);
2059 #else
2060 static inline void pci_fixup_device(enum pci_fixup_pass pass,
2061                                     struct pci_dev *dev) { }
2062 #endif
2063
2064 void __iomem *pcim_iomap(struct pci_dev *pdev, int bar, unsigned long maxlen);
2065 void pcim_iounmap(struct pci_dev *pdev, void __iomem *addr);
2066 void __iomem * const *pcim_iomap_table(struct pci_dev *pdev);
2067 int pcim_iomap_regions(struct pci_dev *pdev, int mask, const char *name);
2068 int pcim_iomap_regions_request_all(struct pci_dev *pdev, int mask,
2069                                    const char *name);
2070 void pcim_iounmap_regions(struct pci_dev *pdev, int mask);
2071
2072 extern int pci_pci_problems;
2073 #define PCIPCI_FAIL             1       /* No PCI PCI DMA */
2074 #define PCIPCI_TRITON           2
2075 #define PCIPCI_NATOMA           4
2076 #define PCIPCI_VIAETBF          8
2077 #define PCIPCI_VSFX             16
2078 #define PCIPCI_ALIMAGIK         32      /* Need low latency setting */
2079 #define PCIAGP_FAIL             64      /* No PCI to AGP DMA */
2080
2081 extern unsigned long pci_cardbus_io_size;
2082 extern unsigned long pci_cardbus_mem_size;
2083 extern u8 pci_dfl_cache_line_size;
2084 extern u8 pci_cache_line_size;
2085
2086 /* Architecture-specific versions may override these (weak) */
2087 void pcibios_disable_device(struct pci_dev *dev);
2088 void pcibios_set_master(struct pci_dev *dev);
2089 int pcibios_set_pcie_reset_state(struct pci_dev *dev,
2090                                  enum pcie_reset_state state);
2091 int pcibios_add_device(struct pci_dev *dev);
2092 void pcibios_release_device(struct pci_dev *dev);
2093 #ifdef CONFIG_PCI
2094 void pcibios_penalize_isa_irq(int irq, int active);
2095 #else
2096 static inline void pcibios_penalize_isa_irq(int irq, int active) {}
2097 #endif
2098 int pcibios_alloc_irq(struct pci_dev *dev);
2099 void pcibios_free_irq(struct pci_dev *dev);
2100 resource_size_t pcibios_default_alignment(void);
2101
2102 #if defined(CONFIG_PCI_MMCONFIG) || defined(CONFIG_ACPI_MCFG)
2103 void __init pci_mmcfg_early_init(void);
2104 void __init pci_mmcfg_late_init(void);
2105 #else
2106 static inline void pci_mmcfg_early_init(void) { }
2107 static inline void pci_mmcfg_late_init(void) { }
2108 #endif
2109
2110 int pci_ext_cfg_avail(void);
2111
2112 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar);
2113 void __iomem *pci_ioremap_wc_bar(struct pci_dev *pdev, int bar);
2114
2115 #ifdef CONFIG_PCI_IOV
2116 int pci_iov_virtfn_bus(struct pci_dev *dev, int id);
2117 int pci_iov_virtfn_devfn(struct pci_dev *dev, int id);
2118
2119 int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn);
2120 void pci_disable_sriov(struct pci_dev *dev);
2121
2122 int pci_iov_sysfs_link(struct pci_dev *dev, struct pci_dev *virtfn, int id);
2123 int pci_iov_add_virtfn(struct pci_dev *dev, int id);
2124 void pci_iov_remove_virtfn(struct pci_dev *dev, int id);
2125 int pci_num_vf(struct pci_dev *dev);
2126 int pci_vfs_assigned(struct pci_dev *dev);
2127 int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs);
2128 int pci_sriov_get_totalvfs(struct pci_dev *dev);
2129 int pci_sriov_configure_simple(struct pci_dev *dev, int nr_virtfn);
2130 resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno);
2131 void pci_vf_drivers_autoprobe(struct pci_dev *dev, bool probe);
2132
2133 /* Arch may override these (weak) */
2134 int pcibios_sriov_enable(struct pci_dev *pdev, u16 num_vfs);
2135 int pcibios_sriov_disable(struct pci_dev *pdev);
2136 resource_size_t pcibios_iov_resource_alignment(struct pci_dev *dev, int resno);
2137 #else
2138 static inline int pci_iov_virtfn_bus(struct pci_dev *dev, int id)
2139 {
2140         return -ENOSYS;
2141 }
2142 static inline int pci_iov_virtfn_devfn(struct pci_dev *dev, int id)
2143 {
2144         return -ENOSYS;
2145 }
2146 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
2147 { return -ENODEV; }
2148
2149 static inline int pci_iov_sysfs_link(struct pci_dev *dev,
2150                                      struct pci_dev *virtfn, int id)
2151 {
2152         return -ENODEV;
2153 }
2154 static inline int pci_iov_add_virtfn(struct pci_dev *dev, int id)
2155 {
2156         return -ENOSYS;
2157 }
2158 static inline void pci_iov_remove_virtfn(struct pci_dev *dev,
2159                                          int id) { }
2160 static inline void pci_disable_sriov(struct pci_dev *dev) { }
2161 static inline int pci_num_vf(struct pci_dev *dev) { return 0; }
2162 static inline int pci_vfs_assigned(struct pci_dev *dev)
2163 { return 0; }
2164 static inline int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs)
2165 { return 0; }
2166 static inline int pci_sriov_get_totalvfs(struct pci_dev *dev)
2167 { return 0; }
2168 #define pci_sriov_configure_simple      NULL
2169 static inline resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno)
2170 { return 0; }
2171 static inline void pci_vf_drivers_autoprobe(struct pci_dev *dev, bool probe) { }
2172 #endif
2173
2174 #if defined(CONFIG_HOTPLUG_PCI) || defined(CONFIG_HOTPLUG_PCI_MODULE)
2175 void pci_hp_create_module_link(struct pci_slot *pci_slot);
2176 void pci_hp_remove_module_link(struct pci_slot *pci_slot);
2177 #endif
2178
2179 /**
2180  * pci_pcie_cap - get the saved PCIe capability offset
2181  * @dev: PCI device
2182  *
2183  * PCIe capability offset is calculated at PCI device initialization
2184  * time and saved in the data structure. This function returns saved
2185  * PCIe capability offset. Using this instead of pci_find_capability()
2186  * reduces unnecessary search in the PCI configuration space. If you
2187  * need to calculate PCIe capability offset from raw device for some
2188  * reasons, please use pci_find_capability() instead.
2189  */
2190 static inline int pci_pcie_cap(struct pci_dev *dev)
2191 {
2192         return dev->pcie_cap;
2193 }
2194
2195 /**
2196  * pci_is_pcie - check if the PCI device is PCI Express capable
2197  * @dev: PCI device
2198  *
2199  * Returns: true if the PCI device is PCI Express capable, false otherwise.
2200  */
2201 static inline bool pci_is_pcie(struct pci_dev *dev)
2202 {
2203         return pci_pcie_cap(dev);
2204 }
2205
2206 /**
2207  * pcie_caps_reg - get the PCIe Capabilities Register
2208  * @dev: PCI device
2209  */
2210 static inline u16 pcie_caps_reg(const struct pci_dev *dev)
2211 {
2212         return dev->pcie_flags_reg;
2213 }
2214
2215 /**
2216  * pci_pcie_type - get the PCIe device/port type
2217  * @dev: PCI device
2218  */
2219 static inline int pci_pcie_type(const struct pci_dev *dev)
2220 {
2221         return (pcie_caps_reg(dev) & PCI_EXP_FLAGS_TYPE) >> 4;
2222 }
2223
2224 /**
2225  * pcie_find_root_port - Get the PCIe root port device
2226  * @dev: PCI device
2227  *
2228  * Traverse up the parent chain and return the PCIe Root Port PCI Device
2229  * for a given PCI/PCIe Device.
2230  */
2231 static inline struct pci_dev *pcie_find_root_port(struct pci_dev *dev)
2232 {
2233         while (dev) {
2234                 if (pci_is_pcie(dev) &&
2235                     pci_pcie_type(dev) == PCI_EXP_TYPE_ROOT_PORT)
2236                         return dev;
2237                 dev = pci_upstream_bridge(dev);
2238         }
2239
2240         return NULL;
2241 }
2242
2243 void pci_request_acs(void);
2244 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags);
2245 bool pci_acs_path_enabled(struct pci_dev *start,
2246                           struct pci_dev *end, u16 acs_flags);
2247 int pci_enable_atomic_ops_to_root(struct pci_dev *dev, u32 cap_mask);
2248
2249 #define PCI_VPD_LRDT                    0x80    /* Large Resource Data Type */
2250 #define PCI_VPD_LRDT_ID(x)              ((x) | PCI_VPD_LRDT)
2251
2252 /* Large Resource Data Type Tag Item Names */
2253 #define PCI_VPD_LTIN_ID_STRING          0x02    /* Identifier String */
2254 #define PCI_VPD_LTIN_RO_DATA            0x10    /* Read-Only Data */
2255 #define PCI_VPD_LTIN_RW_DATA            0x11    /* Read-Write Data */
2256
2257 #define PCI_VPD_LRDT_ID_STRING          PCI_VPD_LRDT_ID(PCI_VPD_LTIN_ID_STRING)
2258 #define PCI_VPD_LRDT_RO_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RO_DATA)
2259 #define PCI_VPD_LRDT_RW_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RW_DATA)
2260
2261 /* Small Resource Data Type Tag Item Names */
2262 #define PCI_VPD_STIN_END                0x0f    /* End */
2263
2264 #define PCI_VPD_SRDT_END                (PCI_VPD_STIN_END << 3)
2265
2266 #define PCI_VPD_SRDT_TIN_MASK           0x78
2267 #define PCI_VPD_SRDT_LEN_MASK           0x07
2268 #define PCI_VPD_LRDT_TIN_MASK           0x7f
2269
2270 #define PCI_VPD_LRDT_TAG_SIZE           3
2271 #define PCI_VPD_SRDT_TAG_SIZE           1
2272
2273 #define PCI_VPD_INFO_FLD_HDR_SIZE       3
2274
2275 #define PCI_VPD_RO_KEYWORD_PARTNO       "PN"
2276 #define PCI_VPD_RO_KEYWORD_SERIALNO     "SN"
2277 #define PCI_VPD_RO_KEYWORD_MFR_ID       "MN"
2278 #define PCI_VPD_RO_KEYWORD_VENDOR0      "V0"
2279 #define PCI_VPD_RO_KEYWORD_CHKSUM       "RV"
2280
2281 /**
2282  * pci_vpd_lrdt_size - Extracts the Large Resource Data Type length
2283  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2284  *
2285  * Returns the extracted Large Resource Data Type length.
2286  */
2287 static inline u16 pci_vpd_lrdt_size(const u8 *lrdt)
2288 {
2289         return (u16)lrdt[1] + ((u16)lrdt[2] << 8);
2290 }
2291
2292 /**
2293  * pci_vpd_lrdt_tag - Extracts the Large Resource Data Type Tag Item
2294  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2295  *
2296  * Returns the extracted Large Resource Data Type Tag item.
2297  */
2298 static inline u16 pci_vpd_lrdt_tag(const u8 *lrdt)
2299 {
2300         return (u16)(lrdt[0] & PCI_VPD_LRDT_TIN_MASK);
2301 }
2302
2303 /**
2304  * pci_vpd_srdt_size - Extracts the Small Resource Data Type length
2305  * @srdt: Pointer to the beginning of the Small Resource Data Type tag
2306  *
2307  * Returns the extracted Small Resource Data Type length.
2308  */
2309 static inline u8 pci_vpd_srdt_size(const u8 *srdt)
2310 {
2311         return (*srdt) & PCI_VPD_SRDT_LEN_MASK;
2312 }
2313
2314 /**
2315  * pci_vpd_srdt_tag - Extracts the Small Resource Data Type Tag Item
2316  * @srdt: Pointer to the beginning of the Small Resource Data Type tag
2317  *
2318  * Returns the extracted Small Resource Data Type Tag Item.
2319  */
2320 static inline u8 pci_vpd_srdt_tag(const u8 *srdt)
2321 {
2322         return ((*srdt) & PCI_VPD_SRDT_TIN_MASK) >> 3;
2323 }
2324
2325 /**
2326  * pci_vpd_info_field_size - Extracts the information field length
2327  * @info_field: Pointer to the beginning of an information field header
2328  *
2329  * Returns the extracted information field length.
2330  */
2331 static inline u8 pci_vpd_info_field_size(const u8 *info_field)
2332 {
2333         return info_field[2];
2334 }
2335
2336 /**
2337  * pci_vpd_find_tag - Locates the Resource Data Type tag provided
2338  * @buf: Pointer to buffered vpd data
2339  * @len: The length of the vpd buffer
2340  * @rdt: The Resource Data Type to search for
2341  *
2342  * Returns the index where the Resource Data Type was found or
2343  * -ENOENT otherwise.
2344  */
2345 int pci_vpd_find_tag(const u8 *buf, unsigned int len, u8 rdt);
2346
2347 /**
2348  * pci_vpd_find_info_keyword - Locates an information field keyword in the VPD
2349  * @buf: Pointer to buffered vpd data
2350  * @off: The offset into the buffer at which to begin the search
2351  * @len: The length of the buffer area, relative to off, in which to search
2352  * @kw: The keyword to search for
2353  *
2354  * Returns the index where the information field keyword was found or
2355  * -ENOENT otherwise.
2356  */
2357 int pci_vpd_find_info_keyword(const u8 *buf, unsigned int off,
2358                               unsigned int len, const char *kw);
2359
2360 /* PCI <-> OF binding helpers */
2361 #ifdef CONFIG_OF
2362 struct device_node;
2363 struct irq_domain;
2364 struct irq_domain *pci_host_bridge_of_msi_domain(struct pci_bus *bus);
2365 bool pci_host_of_has_msi_map(struct device *dev);
2366
2367 /* Arch may override this (weak) */
2368 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus);
2369
2370 #else   /* CONFIG_OF */
2371 static inline struct irq_domain *
2372 pci_host_bridge_of_msi_domain(struct pci_bus *bus) { return NULL; }
2373 static inline bool pci_host_of_has_msi_map(struct device *dev) { return false; }
2374 #endif  /* CONFIG_OF */
2375
2376 static inline struct device_node *
2377 pci_device_to_OF_node(const struct pci_dev *pdev)
2378 {
2379         return pdev ? pdev->dev.of_node : NULL;
2380 }
2381
2382 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
2383 {
2384         return bus ? bus->dev.of_node : NULL;
2385 }
2386
2387 #ifdef CONFIG_ACPI
2388 struct irq_domain *pci_host_bridge_acpi_msi_domain(struct pci_bus *bus);
2389
2390 void
2391 pci_msi_register_fwnode_provider(struct fwnode_handle *(*fn)(struct device *));
2392 bool pci_pr3_present(struct pci_dev *pdev);
2393 #else
2394 static inline struct irq_domain *
2395 pci_host_bridge_acpi_msi_domain(struct pci_bus *bus) { return NULL; }
2396 static inline bool pci_pr3_present(struct pci_dev *pdev) { return false; }
2397 #endif
2398
2399 #ifdef CONFIG_EEH
2400 static inline struct eeh_dev *pci_dev_to_eeh_dev(struct pci_dev *pdev)
2401 {
2402         return pdev->dev.archdata.edev;
2403 }
2404 #endif
2405
2406 void pci_add_dma_alias(struct pci_dev *dev, u8 devfn_from, unsigned nr_devfns);
2407 bool pci_devs_are_dma_aliases(struct pci_dev *dev1, struct pci_dev *dev2);
2408 int pci_for_each_dma_alias(struct pci_dev *pdev,
2409                            int (*fn)(struct pci_dev *pdev,
2410                                      u16 alias, void *data), void *data);
2411
2412 /* Helper functions for operation of device flag */
2413 static inline void pci_set_dev_assigned(struct pci_dev *pdev)
2414 {
2415         pdev->dev_flags |= PCI_DEV_FLAGS_ASSIGNED;
2416 }
2417 static inline void pci_clear_dev_assigned(struct pci_dev *pdev)
2418 {
2419         pdev->dev_flags &= ~PCI_DEV_FLAGS_ASSIGNED;
2420 }
2421 static inline bool pci_is_dev_assigned(struct pci_dev *pdev)
2422 {
2423         return (pdev->dev_flags & PCI_DEV_FLAGS_ASSIGNED) == PCI_DEV_FLAGS_ASSIGNED;
2424 }
2425
2426 /**
2427  * pci_ari_enabled - query ARI forwarding status
2428  * @bus: the PCI bus
2429  *
2430  * Returns true if ARI forwarding is enabled.
2431  */
2432 static inline bool pci_ari_enabled(struct pci_bus *bus)
2433 {
2434         return bus->self && bus->self->ari_enabled;
2435 }
2436
2437 /**
2438  * pci_is_thunderbolt_attached - whether device is on a Thunderbolt daisy chain
2439  * @pdev: PCI device to check
2440  *
2441  * Walk upwards from @pdev and check for each encountered bridge if it's part
2442  * of a Thunderbolt controller.  Reaching the host bridge means @pdev is not
2443  * Thunderbolt-attached.  (But rather soldered to the mainboard usually.)
2444  */
2445 static inline bool pci_is_thunderbolt_attached(struct pci_dev *pdev)
2446 {
2447         struct pci_dev *parent = pdev;
2448
2449         if (pdev->is_thunderbolt)
2450                 return true;
2451
2452         while ((parent = pci_upstream_bridge(parent)))
2453                 if (parent->is_thunderbolt)
2454                         return true;
2455
2456         return false;
2457 }
2458
2459 #if defined(CONFIG_PCIEPORTBUS) || defined(CONFIG_EEH)
2460 void pci_uevent_ers(struct pci_dev *pdev, enum  pci_ers_result err_type);
2461 #endif
2462
2463 /* Provide the legacy pci_dma_* API */
2464 #include <linux/pci-dma-compat.h>
2465
2466 #define pci_printk(level, pdev, fmt, arg...) \
2467         dev_printk(level, &(pdev)->dev, fmt, ##arg)
2468
2469 #define pci_emerg(pdev, fmt, arg...)    dev_emerg(&(pdev)->dev, fmt, ##arg)
2470 #define pci_alert(pdev, fmt, arg...)    dev_alert(&(pdev)->dev, fmt, ##arg)
2471 #define pci_crit(pdev, fmt, arg...)     dev_crit(&(pdev)->dev, fmt, ##arg)
2472 #define pci_err(pdev, fmt, arg...)      dev_err(&(pdev)->dev, fmt, ##arg)
2473 #define pci_warn(pdev, fmt, arg...)     dev_warn(&(pdev)->dev, fmt, ##arg)
2474 #define pci_notice(pdev, fmt, arg...)   dev_notice(&(pdev)->dev, fmt, ##arg)
2475 #define pci_info(pdev, fmt, arg...)     dev_info(&(pdev)->dev, fmt, ##arg)
2476 #define pci_dbg(pdev, fmt, arg...)      dev_dbg(&(pdev)->dev, fmt, ##arg)
2477
2478 #define pci_notice_ratelimited(pdev, fmt, arg...) \
2479         dev_notice_ratelimited(&(pdev)->dev, fmt, ##arg)
2480
2481 #define pci_info_ratelimited(pdev, fmt, arg...) \
2482         dev_info_ratelimited(&(pdev)->dev, fmt, ##arg)
2483
2484 #define pci_WARN(pdev, condition, fmt, arg...) \
2485         WARN(condition, "%s %s: " fmt, \
2486              dev_driver_string(&(pdev)->dev), pci_name(pdev), ##arg)
2487
2488 #define pci_WARN_ONCE(pdev, condition, fmt, arg...) \
2489         WARN_ONCE(condition, "%s %s: " fmt, \
2490                   dev_driver_string(&(pdev)->dev), pci_name(pdev), ##arg)
2491
2492 #endif /* LINUX_PCI_H */