include/linux/pci.h

   1 /*
   2  *      pci.h
   3  *
   4  *      PCI defines and function prototypes
   5  *      Copyright 1994, Drew Eckhardt
   6  *      Copyright 1997--1999 Martin Mares <mj@ucw.cz>
   7  *
   8  *      For more information, please consult the following manuals (look at
   9  *      http://www.pcisig.com/ for how to get them):
  10  *
  11  *      PCI BIOS Specification
  12  *      PCI Local Bus Specification
  13  *      PCI to PCI Bridge Specification
  14  *      PCI System Design Guide
  15  */
  16 #ifndef LINUX_PCI_H
  17 #define LINUX_PCI_H
  18
  19
  20 #include <linux/mod_devicetable.h>
  21
  22 #include <linux/types.h>
  23 #include <linux/init.h>
  24 #include <linux/ioport.h>
  25 #include <linux/list.h>
  26 #include <linux/compiler.h>
  27 #include <linux/errno.h>
  28 #include <linux/kobject.h>
  29 #include <linux/atomic.h>
  30 #include <linux/device.h>
  31 #include <linux/io.h>
  32 #include <linux/irqreturn.h>
  33 #include <uapi/linux/pci.h>
  34
  35 /* Include the ID list */
  36 #include <linux/pci_ids.h>
  37
  38 /* pci_slot represents a physical slot */
  39 struct pci_slot {
  40         struct pci_bus *bus;            /* The bus this slot is on */
  41         struct list_head list;          /* node in list of slots on this bus */
  42         struct hotplug_slot *hotplug;   /* Hotplug info (migrate over time) */
  43         unsigned char number;           /* PCI_SLOT(pci_dev->devfn) */
  44         struct kobject kobj;
  45 };
  46
  47 static inline const char *pci_slot_name(const struct pci_slot *slot)
  48 {
  49         return kobject_name(&slot->kobj);
  50 }
  51
  52 /* File state for mmap()s on /proc/bus/pci/X/Y */
  53 enum pci_mmap_state {
  54         pci_mmap_io,
  55         pci_mmap_mem
  56 };
  57
  58 /* This defines the direction arg to the DMA mapping routines. */
  59 #define PCI_DMA_BIDIRECTIONAL   0
  60 #define PCI_DMA_TODEVICE        1
  61 #define PCI_DMA_FROMDEVICE      2
  62 #define PCI_DMA_NONE            3
  63
  64 /*
  65  *  For PCI devices, the region numbers are assigned this way:
  66  */
  67 enum {
  68         /* #0-5: standard PCI resources */
  69         PCI_STD_RESOURCES,
  70         PCI_STD_RESOURCE_END = 5,
  71
  72         /* #6: expansion ROM resource */
  73         PCI_ROM_RESOURCE,
  74
  75         /* device specific resources */
  76 #ifdef CONFIG_PCI_IOV
  77         PCI_IOV_RESOURCES,
  78         PCI_IOV_RESOURCE_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,
  79 #endif
  80
  81         /* resources assigned to buses behind the bridge */
  82 #define PCI_BRIDGE_RESOURCE_NUM 4
  83
  84         PCI_BRIDGE_RESOURCES,
  85         PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES +
  86                                   PCI_BRIDGE_RESOURCE_NUM - 1,
  87
  88         /* total resources associated with a PCI device */
  89         PCI_NUM_RESOURCES,
  90
  91         /* preserve this for compatibility */
  92         DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,
  93 };
  94
  95 typedef int __bitwise pci_power_t;
  96
  97 #define PCI_D0          ((pci_power_t __force) 0)
  98 #define PCI_D1          ((pci_power_t __force) 1)
  99 #define PCI_D2          ((pci_power_t __force) 2)
 100 #define PCI_D3hot       ((pci_power_t __force) 3)
 101 #define PCI_D3cold      ((pci_power_t __force) 4)
 102 #define PCI_UNKNOWN     ((pci_power_t __force) 5)
 103 #define PCI_POWER_ERROR ((pci_power_t __force) -1)
 104
 105 /* Remember to update this when the list above changes! */
 106 extern const char *pci_power_names[];
 107
 108 static inline const char *pci_power_name(pci_power_t state)
 109 {
 110         return pci_power_names[1 + (int) state];
 111 }
 112
 113 #define PCI_PM_D2_DELAY         200
 114 #define PCI_PM_D3_WAIT          10
 115 #define PCI_PM_D3COLD_WAIT      100
 116 #define PCI_PM_BUS_WAIT         50
 117
 118 /** The pci_channel state describes connectivity between the CPU and
 119  *  the pci device.  If some PCI bus between here and the pci device
 120  *  has crashed or locked up, this info is reflected here.
 121  */
 122 typedef unsigned int __bitwise pci_channel_state_t;
 123
 124 enum pci_channel_state {
 125         /* I/O channel is in normal state */
 126         pci_channel_io_normal = (__force pci_channel_state_t) 1,
 127
 128         /* I/O to channel is blocked */
 129         pci_channel_io_frozen = (__force pci_channel_state_t) 2,
 130
 131         /* PCI card is dead */
 132         pci_channel_io_perm_failure = (__force pci_channel_state_t) 3,
 133 };
 134
 135 typedef unsigned int __bitwise pcie_reset_state_t;
 136
 137 enum pcie_reset_state {
 138         /* Reset is NOT asserted (Use to deassert reset) */
 139         pcie_deassert_reset = (__force pcie_reset_state_t) 1,
 140
 141         /* Use #PERST to reset PCI-E device */
 142         pcie_warm_reset = (__force pcie_reset_state_t) 2,
 143
 144         /* Use PCI-E Hot Reset to reset device */
 145         pcie_hot_reset = (__force pcie_reset_state_t) 3
 146 };
 147
 148 typedef unsigned short __bitwise pci_dev_flags_t;
 149 enum pci_dev_flags {
 150         /* INTX_DISABLE in PCI_COMMAND register disables MSI
 151          * generation too.
 152          */
 153         PCI_DEV_FLAGS_MSI_INTX_DISABLE_BUG = (__force pci_dev_flags_t) 1,
 154         /* Device configuration is irrevocably lost if disabled into D3 */
 155         PCI_DEV_FLAGS_NO_D3 = (__force pci_dev_flags_t) 2,
 156         /* Provide indication device is assigned by a Virtual Machine Manager */
 157         PCI_DEV_FLAGS_ASSIGNED = (__force pci_dev_flags_t) 4,
 158 };
 159
 160 enum pci_irq_reroute_variant {
 161         INTEL_IRQ_REROUTE_VARIANT = 1,
 162         MAX_IRQ_REROUTE_VARIANTS = 3
 163 };
 164
 165 typedef unsigned short __bitwise pci_bus_flags_t;
 166 enum pci_bus_flags {
 167         PCI_BUS_FLAGS_NO_MSI   = (__force pci_bus_flags_t) 1,
 168         PCI_BUS_FLAGS_NO_MMRBC = (__force pci_bus_flags_t) 2,
 169 };
 170
 171 /* Based on the PCI Hotplug Spec, but some values are made up by us */
 172 enum pci_bus_speed {
 173         PCI_SPEED_33MHz                 = 0x00,
 174         PCI_SPEED_66MHz                 = 0x01,
 175         PCI_SPEED_66MHz_PCIX            = 0x02,
 176         PCI_SPEED_100MHz_PCIX           = 0x03,
 177         PCI_SPEED_133MHz_PCIX           = 0x04,
 178         PCI_SPEED_66MHz_PCIX_ECC        = 0x05,
 179         PCI_SPEED_100MHz_PCIX_ECC       = 0x06,
 180         PCI_SPEED_133MHz_PCIX_ECC       = 0x07,
 181         PCI_SPEED_66MHz_PCIX_266        = 0x09,
 182         PCI_SPEED_100MHz_PCIX_266       = 0x0a,
 183         PCI_SPEED_133MHz_PCIX_266       = 0x0b,
 184         AGP_UNKNOWN                     = 0x0c,
 185         AGP_1X                          = 0x0d,
 186         AGP_2X                          = 0x0e,
 187         AGP_4X                          = 0x0f,
 188         AGP_8X                          = 0x10,
 189         PCI_SPEED_66MHz_PCIX_533        = 0x11,
 190         PCI_SPEED_100MHz_PCIX_533       = 0x12,
 191         PCI_SPEED_133MHz_PCIX_533       = 0x13,
 192         PCIE_SPEED_2_5GT                = 0x14,
 193         PCIE_SPEED_5_0GT                = 0x15,
 194         PCIE_SPEED_8_0GT                = 0x16,
 195         PCI_SPEED_UNKNOWN               = 0xff,
 196 };
 197
 198 struct pci_cap_saved_data {
 199         char cap_nr;
 200         unsigned int size;
 201         u32 data[0];
 202 };
 203
 204 struct pci_cap_saved_state {
 205         struct hlist_node next;
 206         struct pci_cap_saved_data cap;
 207 };
 208
 209 struct pcie_link_state;
 210 struct pci_vpd;
 211 struct pci_sriov;
 212 struct pci_ats;
 213
 214 /*
 215  * The pci_dev structure is used to describe PCI devices.
 216  */
 217 struct pci_dev {
 218         struct list_head bus_list;      /* node in per-bus list */
 219         struct pci_bus  *bus;           /* bus this device is on */
 220         struct pci_bus  *subordinate;   /* bus this device bridges to */
 221
 222         void            *sysdata;       /* hook for sys-specific extension */
 223         struct proc_dir_entry *procent; /* device entry in /proc/bus/pci */
 224         struct pci_slot *slot;          /* Physical slot this device is in */
 225
 226         unsigned int    devfn;          /* encoded device & function index */
 227         unsigned short  vendor;
 228         unsigned short  device;
 229         unsigned short  subsystem_vendor;
 230         unsigned short  subsystem_device;
 231         unsigned int    class;          /* 3 bytes: (base,sub,prog-if) */
 232         u8              revision;       /* PCI revision, low byte of class word */
 233         u8              hdr_type;       /* PCI header type (`multi' flag masked out) */
 234         u8              pcie_cap;       /* PCI-E capability offset */
 235         u8              pcie_mpss:3;    /* PCI-E Max Payload Size Supported */
 236         u8              rom_base_reg;   /* which config register controls the ROM */
 237         u8              pin;            /* which interrupt pin this device uses */
 238         u16             pcie_flags_reg; /* cached PCI-E Capabilities Register */
 239
 240         struct pci_driver *driver;      /* which driver has allocated this device */
 241         u64             dma_mask;       /* Mask of the bits of bus address this
 242                                            device implements.  Normally this is
 243                                            0xffffffff.  You only need to change
 244                                            this if your device has broken DMA
 245                                            or supports 64-bit transfers.  */
 246
 247         struct device_dma_parameters dma_parms;
 248
 249         pci_power_t     current_state;  /* Current operating state. In ACPI-speak,
 250                                            this is D0-D3, D0 being fully functional,
 251                                            and D3 being off. */
 252         int             pm_cap;         /* PM capability offset in the
 253                                            configuration space */
 254         unsigned int    pme_support:5;  /* Bitmask of states from which PME#
 255                                            can be generated */
 256         unsigned int    pme_interrupt:1;
 257         unsigned int    pme_poll:1;     /* Poll device's PME status bit */
 258         unsigned int    d1_support:1;   /* Low power state D1 is supported */
 259         unsigned int    d2_support:1;   /* Low power state D2 is supported */
 260         unsigned int    no_d1d2:1;      /* D1 and D2 are forbidden */
 261         unsigned int    no_d3cold:1;    /* D3cold is forbidden */
 262         unsigned int    d3cold_allowed:1;       /* D3cold is allowed by user */
 263         unsigned int    mmio_always_on:1;       /* disallow turning off io/mem
 264                                                    decoding during bar sizing */
 265         unsigned int    wakeup_prepared:1;
 266         unsigned int    runtime_d3cold:1;       /* whether go through runtime
 267                                                    D3cold, not set for devices
 268                                                    powered on/off by the
 269                                                    corresponding bridge */
 270         unsigned int    d3_delay;       /* D3->D0 transition time in ms */
 271         unsigned int    d3cold_delay;   /* D3cold->D0 transition time in ms */
 272
 273 #ifdef CONFIG_PCIEASPM
 274         struct pcie_link_state  *link_state;    /* ASPM link state. */
 275 #endif
 276
 277         pci_channel_state_t error_state;        /* current connectivity state */
 278         struct  device  dev;            /* Generic device interface */
 279
 280         int             cfg_size;       /* Size of configuration space */
 281
 282         /*
 283          * Instead of touching interrupt line and base address registers
 284          * directly, use the values stored here. They might be different!
 285          */
 286         unsigned int    irq;
 287         struct resource resource[DEVICE_COUNT_RESOURCE]; /* I/O and memory regions + expansion ROMs */
 288
 289         /* These fields are used by common fixups */
 290         unsigned int    transparent:1;  /* Transparent PCI bridge */
 291         unsigned int    multifunction:1;/* Part of multi-function device */
 292         /* keep track of device state */
 293         unsigned int    is_added:1;
 294         unsigned int    is_busmaster:1; /* device is busmaster */
 295         unsigned int    no_msi:1;       /* device may not use msi */
 296         unsigned int    block_cfg_access:1;     /* config space access is blocked */
 297         unsigned int    broken_parity_status:1; /* Device generates false positive parity */
 298         unsigned int    irq_reroute_variant:2;  /* device needs IRQ rerouting variant */
 299         unsigned int    msi_enabled:1;
 300         unsigned int    msix_enabled:1;
 301         unsigned int    ari_enabled:1;  /* ARI forwarding */
 302         unsigned int    is_managed:1;
 303         unsigned int    is_pcie:1;      /* Obsolete. Will be removed.
 304                                            Use pci_is_pcie() instead */
 305         unsigned int    needs_freset:1; /* Dev requires fundamental reset */
 306         unsigned int    state_saved:1;
 307         unsigned int    is_physfn:1;
 308         unsigned int    is_virtfn:1;
 309         unsigned int    reset_fn:1;
 310         unsigned int    is_hotplug_bridge:1;
 311         unsigned int    __aer_firmware_first_valid:1;
 312         unsigned int    __aer_firmware_first:1;
 313         unsigned int    broken_intx_masking:1;
 314         unsigned int    io_window_1k:1; /* Intel P2P bridge 1K I/O windows */
 315         pci_dev_flags_t dev_flags;
 316         atomic_t        enable_cnt;     /* pci_enable_device has been called */
 317
 318         u32             saved_config_space[16]; /* config space saved at suspend time */
 319         struct hlist_head saved_cap_space;
 320         struct bin_attribute *rom_attr; /* attribute descriptor for sysfs ROM entry */
 321         int rom_attr_enabled;           /* has display of the rom attribute been enabled? */
 322         struct bin_attribute *res_attr[DEVICE_COUNT_RESOURCE]; /* sysfs file for resources */
 323         struct bin_attribute *res_attr_wc[DEVICE_COUNT_RESOURCE]; /* sysfs file for WC mapping of resources */
 324 #ifdef CONFIG_PCI_MSI
 325         struct list_head msi_list;
 326         struct kset *msi_kset;
 327 #endif
 328         struct pci_vpd *vpd;
 329 #ifdef CONFIG_PCI_ATS
 330         union {
 331                 struct pci_sriov *sriov;        /* SR-IOV capability related */
 332                 struct pci_dev *physfn; /* the PF this VF is associated with */
 333         };
 334         struct pci_ats  *ats;   /* Address Translation Service */
 335 #endif
 336         void *rom; /* Physical pointer to ROM if it's not from the BAR */
 337         size_t romlen; /* Length of ROM if it's not from the BAR */
 338 };
 339
 340 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 341 {
 342 #ifdef CONFIG_PCI_IOV
 343         if (dev->is_virtfn)
 344                 dev = dev->physfn;
 345 #endif
 346
 347         return dev;
 348 }
 349
 350 extern struct pci_dev *alloc_pci_dev(void);
 351
 352 #define to_pci_dev(n) container_of(n, struct pci_dev, dev)
 353 #define for_each_pci_dev(d) while ((d = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, d)) != NULL)
 354
 355 static inline int pci_channel_offline(struct pci_dev *pdev)
 356 {
 357         return (pdev->error_state != pci_channel_io_normal);
 358 }
 359
 360 extern struct resource busn_resource;
 361
 362 struct pci_host_bridge_window {
 363         struct list_head list;
 364         struct resource *res;           /* host bridge aperture (CPU address) */
 365         resource_size_t offset;         /* bus address + offset = CPU address */
 366 };
 367
 368 struct pci_host_bridge {
 369         struct device dev;
 370         struct pci_bus *bus;            /* root bus */
 371         struct list_head windows;       /* pci_host_bridge_windows */
 372         void (*release_fn)(struct pci_host_bridge *);
 373         void *release_data;
 374 };
 375
 376 #define to_pci_host_bridge(n) container_of(n, struct pci_host_bridge, dev)
 377 void pci_set_host_bridge_release(struct pci_host_bridge *bridge,
 378                      void (*release_fn)(struct pci_host_bridge *),
 379                      void *release_data);
 380
 381 /*
 382  * The first PCI_BRIDGE_RESOURCE_NUM PCI bus resources (those that correspond
 383  * to P2P or CardBus bridge windows) go in a table.  Additional ones (for
 384  * buses below host bridges or subtractive decode bridges) go in the list.
 385  * Use pci_bus_for_each_resource() to iterate through all the resources.
 386  */
 387
 388 /*
 389  * PCI_SUBTRACTIVE_DECODE means the bridge forwards the window implicitly
 390  * and there's no way to program the bridge with the details of the window.
 391  * This does not apply to ACPI _CRS windows, even with the _DEC subtractive-
 392  * decode bit set, because they are explicit and can be programmed with _SRS.
 393  */
 394 #define PCI_SUBTRACTIVE_DECODE  0x1
 395
 396 struct pci_bus_resource {
 397         struct list_head list;
 398         struct resource *res;
 399         unsigned int flags;
 400 };
 401
 402 #define PCI_REGION_FLAG_MASK    0x0fU   /* These bits of resource flags tell us the PCI region flags */
 403
 404 struct pci_bus {
 405         struct list_head node;          /* node in list of buses */
 406         struct pci_bus  *parent;        /* parent bus this bridge is on */
 407         struct list_head children;      /* list of child buses */
 408         struct list_head devices;       /* list of devices on this bus */
 409         struct pci_dev  *self;          /* bridge device as seen by parent */
 410         struct list_head slots;         /* list of slots on this bus */
 411         struct resource *resource[PCI_BRIDGE_RESOURCE_NUM];
 412         struct list_head resources;     /* address space routed to this bus */
 413         struct resource busn_res;       /* bus numbers routed to this bus */
 414
 415         struct pci_ops  *ops;           /* configuration access functions */
 416         void            *sysdata;       /* hook for sys-specific extension */
 417         struct proc_dir_entry *procdir; /* directory entry in /proc/bus/pci */
 418
 419         unsigned char   number;         /* bus number */
 420         unsigned char   primary;        /* number of primary bridge */
 421         unsigned char   max_bus_speed;  /* enum pci_bus_speed */
 422         unsigned char   cur_bus_speed;  /* enum pci_bus_speed */
 423
 424         char            name[48];
 425
 426         unsigned short  bridge_ctl;     /* manage NO_ISA/FBB/et al behaviors */
 427         pci_bus_flags_t bus_flags;      /* Inherited by child busses */
 428         struct device           *bridge;
 429         struct device           dev;
 430         struct bin_attribute    *legacy_io; /* legacy I/O for this bus */
 431         struct bin_attribute    *legacy_mem; /* legacy mem */
 432         unsigned int            is_added:1;
 433 };
 434
 435 #define pci_bus_b(n)    list_entry(n, struct pci_bus, node)
 436 #define to_pci_bus(n)   container_of(n, struct pci_bus, dev)
 437
 438 /*
 439  * Returns true if the pci bus is root (behind host-pci bridge),
 440  * false otherwise
 441  */
 442 static inline bool pci_is_root_bus(struct pci_bus *pbus)
 443 {
 444         return !(pbus->parent);
 445 }
 446
 447 #ifdef CONFIG_PCI_MSI
 448 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev)
 449 {
 450         return pci_dev->msi_enabled || pci_dev->msix_enabled;
 451 }
 452 #else
 453 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev) { return false; }
 454 #endif
 455
 456 /*
 457  * Error values that may be returned by PCI functions.
 458  */
 459 #define PCIBIOS_SUCCESSFUL              0x00
 460 #define PCIBIOS_FUNC_NOT_SUPPORTED      0x81
 461 #define PCIBIOS_BAD_VENDOR_ID           0x83
 462 #define PCIBIOS_DEVICE_NOT_FOUND        0x86
 463 #define PCIBIOS_BAD_REGISTER_NUMBER     0x87
 464 #define PCIBIOS_SET_FAILED              0x88
 465 #define PCIBIOS_BUFFER_TOO_SMALL        0x89
 466
 467 /*
 468  * Translate above to generic errno for passing back through non-pci.
 469  */
 470 static inline int pcibios_err_to_errno(int err)
 471 {
 472         if (err <= PCIBIOS_SUCCESSFUL)
 473                 return err; /* Assume already errno */
 474
 475         switch (err) {
 476         case PCIBIOS_FUNC_NOT_SUPPORTED:
 477                 return -ENOENT;
 478         case PCIBIOS_BAD_VENDOR_ID:
 479                 return -EINVAL;
 480         case PCIBIOS_DEVICE_NOT_FOUND:
 481                 return -ENODEV;
 482         case PCIBIOS_BAD_REGISTER_NUMBER:
 483                 return -EFAULT;
 484         case PCIBIOS_SET_FAILED:
 485                 return -EIO;
 486         case PCIBIOS_BUFFER_TOO_SMALL:
 487                 return -ENOSPC;
 488         }
 489
 490         return -ENOTTY;
 491 }
 492
 493 /* Low-level architecture-dependent routines */
 494
 495 struct pci_ops {
 496         int (*read)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *val);
 497         int (*write)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 val);
 498 };
 499
 500 /*
 501  * ACPI needs to be able to access PCI config space before we've done a
 502  * PCI bus scan and created pci_bus structures.
 503  */
 504 extern int raw_pci_read(unsigned int domain, unsigned int bus,
 505                         unsigned int devfn, int reg, int len, u32 *val);
 506 extern int raw_pci_write(unsigned int domain, unsigned int bus,
 507                         unsigned int devfn, int reg, int len, u32 val);
 508
 509 struct pci_bus_region {
 510         resource_size_t start;
 511         resource_size_t end;
 512 };
 513
 514 struct pci_dynids {
 515         spinlock_t lock;            /* protects list, index */
 516         struct list_head list;      /* for IDs added at runtime */
 517 };
 518
 519 /* ---------------------------------------------------------------- */
 520 /** PCI Error Recovery System (PCI-ERS).  If a PCI device driver provides
 521  *  a set of callbacks in struct pci_error_handlers, then that device driver
 522  *  will be notified of PCI bus errors, and will be driven to recovery
 523  *  when an error occurs.
 524  */
 525
 526 typedef unsigned int __bitwise pci_ers_result_t;
 527
 528 enum pci_ers_result {
 529         /* no result/none/not supported in device driver */
 530         PCI_ERS_RESULT_NONE = (__force pci_ers_result_t) 1,
 531
 532         /* Device driver can recover without slot reset */
 533         PCI_ERS_RESULT_CAN_RECOVER = (__force pci_ers_result_t) 2,
 534
 535         /* Device driver wants slot to be reset. */
 536         PCI_ERS_RESULT_NEED_RESET = (__force pci_ers_result_t) 3,
 537
 538         /* Device has completely failed, is unrecoverable */
 539         PCI_ERS_RESULT_DISCONNECT = (__force pci_ers_result_t) 4,
 540
 541         /* Device driver is fully recovered and operational */
 542         PCI_ERS_RESULT_RECOVERED = (__force pci_ers_result_t) 5,
 543 };
 544
 545 /* PCI bus error event callbacks */
 546 struct pci_error_handlers {
 547         /* PCI bus error detected on this device */
 548         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 549                                            enum pci_channel_state error);
 550
 551         /* MMIO has been re-enabled, but not DMA */
 552         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 553
 554         /* PCI Express link has been reset */
 555         pci_ers_result_t (*link_reset)(struct pci_dev *dev);
 556
 557         /* PCI slot has been reset */
 558         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 559
 560         /* Device driver may resume normal operations */
 561         void (*resume)(struct pci_dev *dev);
 562 };
 563
 564 /* ---------------------------------------------------------------- */
 565
 566 struct module;
 567 struct pci_driver {
 568         struct list_head node;
 569         const char *name;
 570         const struct pci_device_id *id_table;   /* must be non-NULL for probe to be called */
 571         int  (*probe)  (struct pci_dev *dev, const struct pci_device_id *id);   /* New device inserted */
 572         void (*remove) (struct pci_dev *dev);   /* Device removed (NULL if not a hot-plug capable driver) */
 573         int  (*suspend) (struct pci_dev *dev, pm_message_t state);      /* Device suspended */
 574         int  (*suspend_late) (struct pci_dev *dev, pm_message_t state);
 575         int  (*resume_early) (struct pci_dev *dev);
 576         int  (*resume) (struct pci_dev *dev);                   /* Device woken up */
 577         void (*shutdown) (struct pci_dev *dev);
 578         const struct pci_error_handlers *err_handler;
 579         struct device_driver    driver;
 580         struct pci_dynids dynids;
 581 };
 582
 583 #define to_pci_driver(drv) container_of(drv, struct pci_driver, driver)
 584
 585 /**
 586  * DEFINE_PCI_DEVICE_TABLE - macro used to describe a pci device table
 587  * @_table: device table name
 588  *
 589  * This macro is used to create a struct pci_device_id array (a device table)
 590  * in a generic manner.
 591  */
 592 #define DEFINE_PCI_DEVICE_TABLE(_table) \
 593         const struct pci_device_id _table[] __devinitconst
 594
 595 /**
 596  * PCI_DEVICE - macro used to describe a specific pci device
 597  * @vend: the 16 bit PCI Vendor ID
 598  * @dev: the 16 bit PCI Device ID
 599  *
 600  * This macro is used to create a struct pci_device_id that matches a
 601  * specific device.  The subvendor and subdevice fields will be set to
 602  * PCI_ANY_ID.
 603  */
 604 #define PCI_DEVICE(vend,dev) \
 605         .vendor = (vend), .device = (dev), \
 606         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 607
 608 /**
 609  * PCI_DEVICE_CLASS - macro used to describe a specific pci device class
 610  * @dev_class: the class, subclass, prog-if triple for this device
 611  * @dev_class_mask: the class mask for this device
 612  *
 613  * This macro is used to create a struct pci_device_id that matches a
 614  * specific PCI class.  The vendor, device, subvendor, and subdevice
 615  * fields will be set to PCI_ANY_ID.
 616  */
 617 #define PCI_DEVICE_CLASS(dev_class,dev_class_mask) \
 618         .class = (dev_class), .class_mask = (dev_class_mask), \
 619         .vendor = PCI_ANY_ID, .device = PCI_ANY_ID, \
 620         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 621
 622 /**
 623  * PCI_VDEVICE - macro used to describe a specific pci device in short form
 624  * @vendor: the vendor name
 625  * @device: the 16 bit PCI Device ID
 626  *
 627  * This macro is used to create a struct pci_device_id that matches a
 628  * specific PCI device.  The subvendor, and subdevice fields will be set
 629  * to PCI_ANY_ID. The macro allows the next field to follow as the device
 630  * private data.
 631  */
 632
 633 #define PCI_VDEVICE(vendor, device)             \
 634         PCI_VENDOR_ID_##vendor, (device),       \
 635         PCI_ANY_ID, PCI_ANY_ID, 0, 0
 636
 637 /* these external functions are only available when PCI support is enabled */
 638 #ifdef CONFIG_PCI
 639
 640 extern void pcie_bus_configure_settings(struct pci_bus *bus, u8 smpss);
 641
 642 enum pcie_bus_config_types {
 643         PCIE_BUS_TUNE_OFF,
 644         PCIE_BUS_SAFE,
 645         PCIE_BUS_PERFORMANCE,
 646         PCIE_BUS_PEER2PEER,
 647 };
 648
 649 extern enum pcie_bus_config_types pcie_bus_config;
 650
 651 extern struct bus_type pci_bus_type;
 652
 653 /* Do NOT directly access these two variables, unless you are arch specific pci
 654  * code, or pci core code. */
 655 extern struct list_head pci_root_buses; /* list of all known PCI buses */
 656 /* Some device drivers need know if pci is initiated */
 657 extern int no_pci_devices(void);
 658
 659 void pcibios_fixup_bus(struct pci_bus *);
 660 int __must_check pcibios_enable_device(struct pci_dev *, int mask);
 661 /* Architecture specific versions may override this (weak) */
 662 char *pcibios_setup(char *str);
 663
 664 /* Used only when drivers/pci/setup.c is used */
 665 resource_size_t pcibios_align_resource(void *, const struct resource *,
 666                                 resource_size_t,
 667                                 resource_size_t);
 668 void pcibios_update_irq(struct pci_dev *, int irq);
 669
 670 /* Weak but can be overriden by arch */
 671 void pci_fixup_cardbus(struct pci_bus *);
 672
 673 /* Generic PCI functions used internally */
 674
 675 void pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
 676                              struct resource *res);
 677 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 678                              struct pci_bus_region *region);
 679 void pcibios_scan_specific_bus(int busn);
 680 extern struct pci_bus *pci_find_bus(int domain, int busnr);
 681 void pci_bus_add_devices(const struct pci_bus *bus);
 682 struct pci_bus *pci_scan_bus_parented(struct device *parent, int bus,
 683                                       struct pci_ops *ops, void *sysdata);
 684 struct pci_bus *pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata);
 685 struct pci_bus *pci_create_root_bus(struct device *parent, int bus,
 686                                     struct pci_ops *ops, void *sysdata,
 687                                     struct list_head *resources);
 688 int pci_bus_insert_busn_res(struct pci_bus *b, int bus, int busmax);
 689 int pci_bus_update_busn_res_end(struct pci_bus *b, int busmax);
 690 void pci_bus_release_busn_res(struct pci_bus *b);
 691 struct pci_bus * __devinit pci_scan_root_bus(struct device *parent, int bus,
 692                                              struct pci_ops *ops, void *sysdata,
 693                                              struct list_head *resources);
 694 struct pci_bus *pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev,
 695                                 int busnr);
 696 void pcie_update_link_speed(struct pci_bus *bus, u16 link_status);
 697 struct pci_slot *pci_create_slot(struct pci_bus *parent, int slot_nr,
 698                                  const char *name,
 699                                  struct hotplug_slot *hotplug);
 700 void pci_destroy_slot(struct pci_slot *slot);
 701 void pci_renumber_slot(struct pci_slot *slot, int slot_nr);
 702 int pci_scan_slot(struct pci_bus *bus, int devfn);
 703 struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn);
 704 void pci_device_add(struct pci_dev *dev, struct pci_bus *bus);
 705 unsigned int pci_scan_child_bus(struct pci_bus *bus);
 706 int __must_check pci_bus_add_device(struct pci_dev *dev);
 707 void pci_read_bridge_bases(struct pci_bus *child);
 708 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
 709                                           struct resource *res);
 710 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin);
 711 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge);
 712 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp);
 713 extern struct pci_dev *pci_dev_get(struct pci_dev *dev);
 714 extern void pci_dev_put(struct pci_dev *dev);
 715 extern void pci_remove_bus(struct pci_bus *b);
 716 extern void pci_stop_and_remove_bus_device(struct pci_dev *dev);
 717 void pci_setup_cardbus(struct pci_bus *bus);
 718 extern void pci_sort_breadthfirst(void);
 719 #define dev_is_pci(d) ((d)->bus == &pci_bus_type)
 720 #define dev_is_pf(d) ((dev_is_pci(d) ? to_pci_dev(d)->is_physfn : false))
 721 #define dev_num_vf(d) ((dev_is_pci(d) ? pci_num_vf(to_pci_dev(d)) : 0))
 722
 723 /* Generic PCI functions exported to card drivers */
 724
 725 enum pci_lost_interrupt_reason {
 726         PCI_LOST_IRQ_NO_INFORMATION = 0,
 727         PCI_LOST_IRQ_DISABLE_MSI,
 728         PCI_LOST_IRQ_DISABLE_MSIX,
 729         PCI_LOST_IRQ_DISABLE_ACPI,
 730 };
 731 enum pci_lost_interrupt_reason pci_lost_interrupt(struct pci_dev *dev);
 732 int pci_find_capability(struct pci_dev *dev, int cap);
 733 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap);
 734 int pci_find_ext_capability(struct pci_dev *dev, int cap);
 735 int pci_find_next_ext_capability(struct pci_dev *dev, int pos, int cap);
 736 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap);
 737 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap);
 738 struct pci_bus *pci_find_next_bus(const struct pci_bus *from);
 739
 740 struct pci_dev *pci_get_device(unsigned int vendor, unsigned int device,
 741                                 struct pci_dev *from);
 742 struct pci_dev *pci_get_subsys(unsigned int vendor, unsigned int device,
 743                                 unsigned int ss_vendor, unsigned int ss_device,
 744                                 struct pci_dev *from);
 745 struct pci_dev *pci_get_slot(struct pci_bus *bus, unsigned int devfn);
 746 struct pci_dev *pci_get_domain_bus_and_slot(int domain, unsigned int bus,
 747                                             unsigned int devfn);
 748 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
 749                                                    unsigned int devfn)
 750 {
 751         return pci_get_domain_bus_and_slot(0, bus, devfn);
 752 }
 753 struct pci_dev *pci_get_class(unsigned int class, struct pci_dev *from);
 754 int pci_dev_present(const struct pci_device_id *ids);
 755
 756 int pci_bus_read_config_byte(struct pci_bus *bus, unsigned int devfn,
 757                              int where, u8 *val);
 758 int pci_bus_read_config_word(struct pci_bus *bus, unsigned int devfn,
 759                              int where, u16 *val);
 760 int pci_bus_read_config_dword(struct pci_bus *bus, unsigned int devfn,
 761                               int where, u32 *val);
 762 int pci_bus_write_config_byte(struct pci_bus *bus, unsigned int devfn,
 763                               int where, u8 val);
 764 int pci_bus_write_config_word(struct pci_bus *bus, unsigned int devfn,
 765                               int where, u16 val);
 766 int pci_bus_write_config_dword(struct pci_bus *bus, unsigned int devfn,
 767                                int where, u32 val);
 768 struct pci_ops *pci_bus_set_ops(struct pci_bus *bus, struct pci_ops *ops);
 769
 770 static inline int pci_read_config_byte(const struct pci_dev *dev, int where, u8 *val)
 771 {
 772         return pci_bus_read_config_byte(dev->bus, dev->devfn, where, val);
 773 }
 774 static inline int pci_read_config_word(const struct pci_dev *dev, int where, u16 *val)
 775 {
 776         return pci_bus_read_config_word(dev->bus, dev->devfn, where, val);
 777 }
 778 static inline int pci_read_config_dword(const struct pci_dev *dev, int where,
 779                                         u32 *val)
 780 {
 781         return pci_bus_read_config_dword(dev->bus, dev->devfn, where, val);
 782 }
 783 static inline int pci_write_config_byte(const struct pci_dev *dev, int where, u8 val)
 784 {
 785         return pci_bus_write_config_byte(dev->bus, dev->devfn, where, val);
 786 }
 787 static inline int pci_write_config_word(const struct pci_dev *dev, int where, u16 val)
 788 {
 789         return pci_bus_write_config_word(dev->bus, dev->devfn, where, val);
 790 }
 791 static inline int pci_write_config_dword(const struct pci_dev *dev, int where,
 792                                          u32 val)
 793 {
 794         return pci_bus_write_config_dword(dev->bus, dev->devfn, where, val);
 795 }
 796
 797 int pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *val);
 798 int pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *val);
 799 int pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val);
 800 int pcie_capability_write_dword(struct pci_dev *dev, int pos, u32 val);
 801 int pcie_capability_clear_and_set_word(struct pci_dev *dev, int pos,
 802                                        u16 clear, u16 set);
 803 int pcie_capability_clear_and_set_dword(struct pci_dev *dev, int pos,
 804                                         u32 clear, u32 set);
 805
 806 static inline int pcie_capability_set_word(struct pci_dev *dev, int pos,
 807                                            u16 set)
 808 {
 809         return pcie_capability_clear_and_set_word(dev, pos, 0, set);
 810 }
 811
 812 static inline int pcie_capability_set_dword(struct pci_dev *dev, int pos,
 813                                             u32 set)
 814 {
 815         return pcie_capability_clear_and_set_dword(dev, pos, 0, set);
 816 }
 817
 818 static inline int pcie_capability_clear_word(struct pci_dev *dev, int pos,
 819                                              u16 clear)
 820 {
 821         return pcie_capability_clear_and_set_word(dev, pos, clear, 0);
 822 }
 823
 824 static inline int pcie_capability_clear_dword(struct pci_dev *dev, int pos,
 825                                               u32 clear)
 826 {
 827         return pcie_capability_clear_and_set_dword(dev, pos, clear, 0);
 828 }
 829
 830 /* user-space driven config access */
 831 int pci_user_read_config_byte(struct pci_dev *dev, int where, u8 *val);
 832 int pci_user_read_config_word(struct pci_dev *dev, int where, u16 *val);
 833 int pci_user_read_config_dword(struct pci_dev *dev, int where, u32 *val);
 834 int pci_user_write_config_byte(struct pci_dev *dev, int where, u8 val);
 835 int pci_user_write_config_word(struct pci_dev *dev, int where, u16 val);
 836 int pci_user_write_config_dword(struct pci_dev *dev, int where, u32 val);
 837
 838 int __must_check pci_enable_device(struct pci_dev *dev);
 839 int __must_check pci_enable_device_io(struct pci_dev *dev);
 840 int __must_check pci_enable_device_mem(struct pci_dev *dev);
 841 int __must_check pci_reenable_device(struct pci_dev *);
 842 int __must_check pcim_enable_device(struct pci_dev *pdev);
 843 void pcim_pin_device(struct pci_dev *pdev);
 844
 845 static inline int pci_is_enabled(struct pci_dev *pdev)
 846 {
 847         return (atomic_read(&pdev->enable_cnt) > 0);
 848 }
 849
 850 static inline int pci_is_managed(struct pci_dev *pdev)
 851 {
 852         return pdev->is_managed;
 853 }
 854
 855 void pci_disable_device(struct pci_dev *dev);
 856
 857 extern unsigned int pcibios_max_latency;
 858 void pci_set_master(struct pci_dev *dev);
 859 void pci_clear_master(struct pci_dev *dev);
 860
 861 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state);
 862 int pci_set_cacheline_size(struct pci_dev *dev);
 863 #define HAVE_PCI_SET_MWI
 864 int __must_check pci_set_mwi(struct pci_dev *dev);
 865 int pci_try_set_mwi(struct pci_dev *dev);
 866 void pci_clear_mwi(struct pci_dev *dev);
 867 void pci_intx(struct pci_dev *dev, int enable);
 868 bool pci_intx_mask_supported(struct pci_dev *dev);
 869 bool pci_check_and_mask_intx(struct pci_dev *dev);
 870 bool pci_check_and_unmask_intx(struct pci_dev *dev);
 871 void pci_msi_off(struct pci_dev *dev);
 872 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size);
 873 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask);
 874 int pcix_get_max_mmrbc(struct pci_dev *dev);
 875 int pcix_get_mmrbc(struct pci_dev *dev);
 876 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc);
 877 int pcie_get_readrq(struct pci_dev *dev);
 878 int pcie_set_readrq(struct pci_dev *dev, int rq);
 879 int pcie_get_mps(struct pci_dev *dev);
 880 int pcie_set_mps(struct pci_dev *dev, int mps);
 881 int __pci_reset_function(struct pci_dev *dev);
 882 int __pci_reset_function_locked(struct pci_dev *dev);
 883 int pci_reset_function(struct pci_dev *dev);
 884 void pci_update_resource(struct pci_dev *dev, int resno);
 885 int __must_check pci_assign_resource(struct pci_dev *dev, int i);
 886 int __must_check pci_reassign_resource(struct pci_dev *dev, int i, resource_size_t add_size, resource_size_t align);
 887 int pci_select_bars(struct pci_dev *dev, unsigned long flags);
 888
 889 /* ROM control related routines */
 890 int pci_enable_rom(struct pci_dev *pdev);
 891 void pci_disable_rom(struct pci_dev *pdev);
 892 void __iomem __must_check *pci_map_rom(struct pci_dev *pdev, size_t *size);
 893 void pci_unmap_rom(struct pci_dev *pdev, void __iomem *rom);
 894 size_t pci_get_rom_size(struct pci_dev *pdev, void __iomem *rom, size_t size);
 895
 896 /* Power management related routines */
 897 int pci_save_state(struct pci_dev *dev);
 898 void pci_restore_state(struct pci_dev *dev);
 899 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev);
 900 int pci_load_saved_state(struct pci_dev *dev, struct pci_saved_state *state);
 901 int pci_load_and_free_saved_state(struct pci_dev *dev,
 902                                   struct pci_saved_state **state);
 903 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state);
 904 int pci_set_power_state(struct pci_dev *dev, pci_power_t state);
 905 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state);
 906 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state);
 907 void pci_pme_active(struct pci_dev *dev, bool enable);
 908 int __pci_enable_wake(struct pci_dev *dev, pci_power_t state,
 909                       bool runtime, bool enable);
 910 int pci_wake_from_d3(struct pci_dev *dev, bool enable);
 911 pci_power_t pci_target_state(struct pci_dev *dev);
 912 int pci_prepare_to_sleep(struct pci_dev *dev);
 913 int pci_back_from_sleep(struct pci_dev *dev);
 914 bool pci_dev_run_wake(struct pci_dev *dev);
 915 bool pci_check_pme_status(struct pci_dev *dev);
 916 void pci_pme_wakeup_bus(struct pci_bus *bus);
 917
 918 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
 919                                   bool enable)
 920 {
 921         return __pci_enable_wake(dev, state, false, enable);
 922 }
 923
 924 #define PCI_EXP_IDO_REQUEST     (1<<0)
 925 #define PCI_EXP_IDO_COMPLETION  (1<<1)
 926 void pci_enable_ido(struct pci_dev *dev, unsigned long type);
 927 void pci_disable_ido(struct pci_dev *dev, unsigned long type);
 928
 929 enum pci_obff_signal_type {
 930         PCI_EXP_OBFF_SIGNAL_L0 = 0,
 931         PCI_EXP_OBFF_SIGNAL_ALWAYS = 1,
 932 };
 933 int pci_enable_obff(struct pci_dev *dev, enum pci_obff_signal_type);
 934 void pci_disable_obff(struct pci_dev *dev);
 935
 936 int pci_enable_ltr(struct pci_dev *dev);
 937 void pci_disable_ltr(struct pci_dev *dev);
 938 int pci_set_ltr(struct pci_dev *dev, int snoop_lat_ns, int nosnoop_lat_ns);
 939
 940 /* For use by arch with custom probe code */
 941 void set_pcie_port_type(struct pci_dev *pdev);
 942 void set_pcie_hotplug_bridge(struct pci_dev *pdev);
 943
 944 /* Functions for PCI Hotplug drivers to use */
 945 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap);
 946 #ifdef CONFIG_HOTPLUG
 947 unsigned int pci_rescan_bus_bridge_resize(struct pci_dev *bridge);
 948 unsigned int pci_rescan_bus(struct pci_bus *bus);
 949 #endif
 950
 951 /* Vital product data routines */
 952 ssize_t pci_read_vpd(struct pci_dev *dev, loff_t pos, size_t count, void *buf);
 953 ssize_t pci_write_vpd(struct pci_dev *dev, loff_t pos, size_t count, const void *buf);
 954 int pci_vpd_truncate(struct pci_dev *dev, size_t size);
 955
 956 /* Helper functions for low-level code (drivers/pci/setup-[bus,res].c) */
 957 resource_size_t pcibios_retrieve_fw_addr(struct pci_dev *dev, int idx);
 958 void pci_bus_assign_resources(const struct pci_bus *bus);
 959 void pci_bus_size_bridges(struct pci_bus *bus);
 960 int pci_claim_resource(struct pci_dev *, int);
 961 void pci_assign_unassigned_resources(void);
 962 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge);
 963 void pdev_enable_device(struct pci_dev *);
 964 int pci_enable_resources(struct pci_dev *, int mask);
 965 void pci_fixup_irqs(u8 (*)(struct pci_dev *, u8 *),
 966                     int (*)(const struct pci_dev *, u8, u8));
 967 #define HAVE_PCI_REQ_REGIONS    2
 968 int __must_check pci_request_regions(struct pci_dev *, const char *);
 969 int __must_check pci_request_regions_exclusive(struct pci_dev *, const char *);
 970 void pci_release_regions(struct pci_dev *);
 971 int __must_check pci_request_region(struct pci_dev *, int, const char *);
 972 int __must_check pci_request_region_exclusive(struct pci_dev *, int, const char *);
 973 void pci_release_region(struct pci_dev *, int);
 974 int pci_request_selected_regions(struct pci_dev *, int, const char *);
 975 int pci_request_selected_regions_exclusive(struct pci_dev *, int, const char *);
 976 void pci_release_selected_regions(struct pci_dev *, int);
 977
 978 /* drivers/pci/bus.c */
 979 void pci_add_resource(struct list_head *resources, struct resource *res);
 980 void pci_add_resource_offset(struct list_head *resources, struct resource *res,
 981                              resource_size_t offset);
 982 void pci_free_resource_list(struct list_head *resources);
 983 void pci_bus_add_resource(struct pci_bus *bus, struct resource *res, unsigned int flags);
 984 struct resource *pci_bus_resource_n(const struct pci_bus *bus, int n);
 985 void pci_bus_remove_resources(struct pci_bus *bus);
 986
 987 #define pci_bus_for_each_resource(bus, res, i)                          \
 988         for (i = 0;                                                     \
 989             (res = pci_bus_resource_n(bus, i)) || i < PCI_BRIDGE_RESOURCE_NUM; \
 990              i++)
 991
 992 int __must_check pci_bus_alloc_resource(struct pci_bus *bus,
 993                         struct resource *res, resource_size_t size,
 994                         resource_size_t align, resource_size_t min,
 995                         unsigned int type_mask,
 996                         resource_size_t (*alignf)(void *,
 997                                                   const struct resource *,
 998                                                   resource_size_t,
 999                                                   resource_size_t),
1000                         void *alignf_data);
1001 void pci_enable_bridges(struct pci_bus *bus);
1002
1003 /* Proper probing supporting hot-pluggable devices */
1004 int __must_check __pci_register_driver(struct pci_driver *, struct module *,
1005                                        const char *mod_name);
1006
1007 /*
1008  * pci_register_driver must be a macro so that KBUILD_MODNAME can be expanded
1009  */
1010 #define pci_register_driver(driver)             \
1011         __pci_register_driver(driver, THIS_MODULE, KBUILD_MODNAME)
1012
1013 void pci_unregister_driver(struct pci_driver *dev);
1014
1015 /**
1016  * module_pci_driver() - Helper macro for registering a PCI driver
1017  * @__pci_driver: pci_driver struct
1018  *
1019  * Helper macro for PCI drivers which do not do anything special in module
1020  * init/exit. This eliminates a lot of boilerplate. Each module may only
1021  * use this macro once, and calling it replaces module_init() and module_exit()
1022  */
1023 #define module_pci_driver(__pci_driver) \
1024         module_driver(__pci_driver, pci_register_driver, \
1025                        pci_unregister_driver)
1026
1027 struct pci_driver *pci_dev_driver(const struct pci_dev *dev);
1028 int pci_add_dynid(struct pci_driver *drv,
1029                   unsigned int vendor, unsigned int device,
1030                   unsigned int subvendor, unsigned int subdevice,
1031                   unsigned int class, unsigned int class_mask,
1032                   unsigned long driver_data);
1033 const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1034                                          struct pci_dev *dev);
1035 int pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max,
1036                     int pass);
1037
1038 void pci_walk_bus(struct pci_bus *top, int (*cb)(struct pci_dev *, void *),
1039                   void *userdata);
1040 int pci_cfg_space_size_ext(struct pci_dev *dev);
1041 int pci_cfg_space_size(struct pci_dev *dev);
1042 unsigned char pci_bus_max_busnr(struct pci_bus *bus);
1043 void pci_setup_bridge(struct pci_bus *bus);
1044 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
1045                                          unsigned long type);
1046
1047 #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
1048 #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
1049
1050 int pci_set_vga_state(struct pci_dev *pdev, bool decode,
1051                       unsigned int command_bits, u32 flags);
1052 /* kmem_cache style wrapper around pci_alloc_consistent() */
1053
1054 #include <linux/pci-dma.h>
1055 #include <linux/dmapool.h>
1056
1057 #define pci_pool dma_pool
1058 #define pci_pool_create(name, pdev, size, align, allocation) \
1059                 dma_pool_create(name, &pdev->dev, size, align, allocation)
1060 #define pci_pool_destroy(pool) dma_pool_destroy(pool)
1061 #define pci_pool_alloc(pool, flags, handle) dma_pool_alloc(pool, flags, handle)
1062 #define pci_pool_free(pool, vaddr, addr) dma_pool_free(pool, vaddr, addr)
1063
1064 enum pci_dma_burst_strategy {
1065         PCI_DMA_BURST_INFINITY, /* make bursts as large as possible,
1066                                    strategy_parameter is N/A */
1067         PCI_DMA_BURST_BOUNDARY, /* disconnect at every strategy_parameter
1068                                    byte boundaries */
1069         PCI_DMA_BURST_MULTIPLE, /* disconnect at some multiple of
1070                                    strategy_parameter byte boundaries */
1071 };
1072
1073 struct msix_entry {
1074         u32     vector; /* kernel uses to write allocated vector */
1075         u16     entry;  /* driver uses to specify entry, OS writes */
1076 };
1077
1078
1079 #ifndef CONFIG_PCI_MSI
1080 static inline int pci_enable_msi_block(struct pci_dev *dev, unsigned int nvec)
1081 {
1082         return -1;
1083 }
1084
1085 static inline void pci_msi_shutdown(struct pci_dev *dev)
1086 { }
1087 static inline void pci_disable_msi(struct pci_dev *dev)
1088 { }
1089
1090 static inline int pci_msix_table_size(struct pci_dev *dev)
1091 {
1092         return 0;
1093 }
1094 static inline int pci_enable_msix(struct pci_dev *dev,
1095                                   struct msix_entry *entries, int nvec)
1096 {
1097         return -1;
1098 }
1099
1100 static inline void pci_msix_shutdown(struct pci_dev *dev)
1101 { }
1102 static inline void pci_disable_msix(struct pci_dev *dev)
1103 { }
1104
1105 static inline void msi_remove_pci_irq_vectors(struct pci_dev *dev)
1106 { }
1107
1108 static inline void pci_restore_msi_state(struct pci_dev *dev)
1109 { }
1110 static inline int pci_msi_enabled(void)
1111 {
1112         return 0;
1113 }
1114 #else
1115 extern int pci_enable_msi_block(struct pci_dev *dev, unsigned int nvec);
1116 extern void pci_msi_shutdown(struct pci_dev *dev);
1117 extern void pci_disable_msi(struct pci_dev *dev);
1118 extern int pci_msix_table_size(struct pci_dev *dev);
1119 extern int pci_enable_msix(struct pci_dev *dev,
1120         struct msix_entry *entries, int nvec);
1121 extern void pci_msix_shutdown(struct pci_dev *dev);
1122 extern void pci_disable_msix(struct pci_dev *dev);
1123 extern void msi_remove_pci_irq_vectors(struct pci_dev *dev);
1124 extern void pci_restore_msi_state(struct pci_dev *dev);
1125 extern int pci_msi_enabled(void);
1126 #endif
1127
1128 #ifdef CONFIG_PCIEPORTBUS
1129 extern bool pcie_ports_disabled;
1130 extern bool pcie_ports_auto;
1131 #else
1132 #define pcie_ports_disabled     true
1133 #define pcie_ports_auto         false
1134 #endif
1135
1136 #ifndef CONFIG_PCIEASPM
1137 static inline int pcie_aspm_enabled(void) { return 0; }
1138 static inline bool pcie_aspm_support_enabled(void) { return false; }
1139 #else
1140 extern int pcie_aspm_enabled(void);
1141 extern bool pcie_aspm_support_enabled(void);
1142 #endif
1143
1144 #ifdef CONFIG_PCIEAER
1145 void pci_no_aer(void);
1146 bool pci_aer_available(void);
1147 #else
1148 static inline void pci_no_aer(void) { }
1149 static inline bool pci_aer_available(void) { return false; }
1150 #endif
1151
1152 #ifndef CONFIG_PCIE_ECRC
1153 static inline void pcie_set_ecrc_checking(struct pci_dev *dev)
1154 {
1155         return;
1156 }
1157 static inline void pcie_ecrc_get_policy(char *str) {};
1158 #else
1159 extern void pcie_set_ecrc_checking(struct pci_dev *dev);
1160 extern void pcie_ecrc_get_policy(char *str);
1161 #endif
1162
1163 #define pci_enable_msi(pdev)    pci_enable_msi_block(pdev, 1)
1164
1165 #ifdef CONFIG_HT_IRQ
1166 /* The functions a driver should call */
1167 int  ht_create_irq(struct pci_dev *dev, int idx);
1168 void ht_destroy_irq(unsigned int irq);
1169 #endif /* CONFIG_HT_IRQ */
1170
1171 extern void pci_cfg_access_lock(struct pci_dev *dev);
1172 extern bool pci_cfg_access_trylock(struct pci_dev *dev);
1173 extern void pci_cfg_access_unlock(struct pci_dev *dev);
1174
1175 /*
1176  * PCI domain support.  Sometimes called PCI segment (eg by ACPI),
1177  * a PCI domain is defined to be a set of PCI busses which share
1178  * configuration space.
1179  */
1180 #ifdef CONFIG_PCI_DOMAINS
1181 extern int pci_domains_supported;
1182 #else
1183 enum { pci_domains_supported = 0 };
1184 static inline int pci_domain_nr(struct pci_bus *bus)
1185 {
1186         return 0;
1187 }
1188
1189 static inline int pci_proc_domain(struct pci_bus *bus)
1190 {
1191         return 0;
1192 }
1193 #endif /* CONFIG_PCI_DOMAINS */
1194
1195 /* some architectures require additional setup to direct VGA traffic */
1196 typedef int (*arch_set_vga_state_t)(struct pci_dev *pdev, bool decode,
1197                       unsigned int command_bits, u32 flags);
1198 extern void pci_register_set_vga_state(arch_set_vga_state_t func);
1199
1200 #else /* CONFIG_PCI is not enabled */
1201
1202 /*
1203  *  If the system does not have PCI, clearly these return errors.  Define
1204  *  these as simple inline functions to avoid hair in drivers.
1205  */
1206
1207 #define _PCI_NOP(o, s, t) \
1208         static inline int pci_##o##_config_##s(struct pci_dev *dev, \
1209                                                 int where, t val) \
1210                 { return PCIBIOS_FUNC_NOT_SUPPORTED; }
1211
1212 #define _PCI_NOP_ALL(o, x)      _PCI_NOP(o, byte, u8 x) \
1213                                 _PCI_NOP(o, word, u16 x) \
1214                                 _PCI_NOP(o, dword, u32 x)
1215 _PCI_NOP_ALL(read, *)
1216 _PCI_NOP_ALL(write,)
1217
1218 static inline struct pci_dev *pci_get_device(unsigned int vendor,
1219                                              unsigned int device,
1220                                              struct pci_dev *from)
1221 {
1222         return NULL;
1223 }
1224
1225 static inline struct pci_dev *pci_get_subsys(unsigned int vendor,
1226                                              unsigned int device,
1227                                              unsigned int ss_vendor,
1228                                              unsigned int ss_device,
1229                                              struct pci_dev *from)
1230 {
1231         return NULL;
1232 }
1233
1234 static inline struct pci_dev *pci_get_class(unsigned int class,
1235                                             struct pci_dev *from)
1236 {
1237         return NULL;
1238 }
1239
1240 #define pci_dev_present(ids)    (0)
1241 #define no_pci_devices()        (1)
1242 #define pci_dev_put(dev)        do { } while (0)
1243
1244 static inline void pci_set_master(struct pci_dev *dev)
1245 { }
1246
1247 static inline int pci_enable_device(struct pci_dev *dev)
1248 {
1249         return -EIO;
1250 }
1251
1252 static inline void pci_disable_device(struct pci_dev *dev)
1253 { }
1254
1255 static inline int pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1256 {
1257         return -EIO;
1258 }
1259
1260 static inline int pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1261 {
1262         return -EIO;
1263 }
1264
1265 static inline int pci_set_dma_max_seg_size(struct pci_dev *dev,
1266                                         unsigned int size)
1267 {
1268         return -EIO;
1269 }
1270
1271 static inline int pci_set_dma_seg_boundary(struct pci_dev *dev,
1272                                         unsigned long mask)
1273 {
1274         return -EIO;
1275 }
1276
1277 static inline int pci_assign_resource(struct pci_dev *dev, int i)
1278 {
1279         return -EBUSY;
1280 }
1281
1282 static inline int __pci_register_driver(struct pci_driver *drv,
1283                                         struct module *owner)
1284 {
1285         return 0;
1286 }
1287
1288 static inline int pci_register_driver(struct pci_driver *drv)
1289 {
1290         return 0;
1291 }
1292
1293 static inline void pci_unregister_driver(struct pci_driver *drv)
1294 { }
1295
1296 static inline int pci_find_capability(struct pci_dev *dev, int cap)
1297 {
1298         return 0;
1299 }
1300
1301 static inline int pci_find_next_capability(struct pci_dev *dev, u8 post,
1302                                            int cap)
1303 {
1304         return 0;
1305 }
1306
1307 static inline int pci_find_ext_capability(struct pci_dev *dev, int cap)
1308 {
1309         return 0;
1310 }
1311
1312 /* Power management related routines */
1313 static inline int pci_save_state(struct pci_dev *dev)
1314 {
1315         return 0;
1316 }
1317
1318 static inline void pci_restore_state(struct pci_dev *dev)
1319 { }
1320
1321 static inline int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
1322 {
1323         return 0;
1324 }
1325
1326 static inline int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1327 {
1328         return 0;
1329 }
1330
1331 static inline pci_power_t pci_choose_state(struct pci_dev *dev,
1332                                            pm_message_t state)
1333 {
1334         return PCI_D0;
1335 }
1336
1337 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1338                                   int enable)
1339 {
1340         return 0;
1341 }
1342
1343 static inline void pci_enable_ido(struct pci_dev *dev, unsigned long type)
1344 {
1345 }
1346
1347 static inline void pci_disable_ido(struct pci_dev *dev, unsigned long type)
1348 {
1349 }
1350
1351 static inline int pci_enable_obff(struct pci_dev *dev, unsigned long type)
1352 {
1353         return 0;
1354 }
1355
1356 static inline void pci_disable_obff(struct pci_dev *dev)
1357 {
1358 }
1359
1360 static inline int pci_request_regions(struct pci_dev *dev, const char *res_name)
1361 {
1362         return -EIO;
1363 }
1364
1365 static inline void pci_release_regions(struct pci_dev *dev)
1366 { }
1367
1368 #define pci_dma_burst_advice(pdev, strat, strategy_parameter) do { } while (0)
1369
1370 static inline void pci_block_cfg_access(struct pci_dev *dev)
1371 { }
1372
1373 static inline int pci_block_cfg_access_in_atomic(struct pci_dev *dev)
1374 { return 0; }
1375
1376 static inline void pci_unblock_cfg_access(struct pci_dev *dev)
1377 { }
1378
1379 static inline struct pci_bus *pci_find_next_bus(const struct pci_bus *from)
1380 { return NULL; }
1381
1382 static inline struct pci_dev *pci_get_slot(struct pci_bus *bus,
1383                                                 unsigned int devfn)
1384 { return NULL; }
1385
1386 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
1387                                                 unsigned int devfn)
1388 { return NULL; }
1389
1390 static inline int pci_domain_nr(struct pci_bus *bus)
1391 { return 0; }
1392
1393 static inline struct pci_dev *pci_dev_get(struct pci_dev *dev)
1394 { return NULL; }
1395
1396 #define dev_is_pci(d) (false)
1397 #define dev_is_pf(d) (false)
1398 #define dev_num_vf(d) (0)
1399 #endif /* CONFIG_PCI */
1400
1401 /* Include architecture-dependent settings and functions */
1402
1403 #include <asm/pci.h>
1404
1405 #ifndef PCIBIOS_MAX_MEM_32
1406 #define PCIBIOS_MAX_MEM_32 (-1)
1407 #endif
1408
1409 /* these helpers provide future and backwards compatibility
1410  * for accessing popular PCI BAR info */
1411 #define pci_resource_start(dev, bar)    ((dev)->resource[(bar)].start)
1412 #define pci_resource_end(dev, bar)      ((dev)->resource[(bar)].end)
1413 #define pci_resource_flags(dev, bar)    ((dev)->resource[(bar)].flags)
1414 #define pci_resource_len(dev,bar) \
1415         ((pci_resource_start((dev), (bar)) == 0 &&      \
1416           pci_resource_end((dev), (bar)) ==             \
1417           pci_resource_start((dev), (bar))) ? 0 :       \
1418                                                         \
1419          (pci_resource_end((dev), (bar)) -              \
1420           pci_resource_start((dev), (bar)) + 1))
1421
1422 /* Similar to the helpers above, these manipulate per-pci_dev
1423  * driver-specific data.  They are really just a wrapper around
1424  * the generic device structure functions of these calls.
1425  */
1426 static inline void *pci_get_drvdata(struct pci_dev *pdev)
1427 {
1428         return dev_get_drvdata(&pdev->dev);
1429 }
1430
1431 static inline void pci_set_drvdata(struct pci_dev *pdev, void *data)
1432 {
1433         dev_set_drvdata(&pdev->dev, data);
1434 }
1435
1436 /* If you want to know what to call your pci_dev, ask this function.
1437  * Again, it's a wrapper around the generic device.
1438  */
1439 static inline const char *pci_name(const struct pci_dev *pdev)
1440 {
1441         return dev_name(&pdev->dev);
1442 }
1443
1444
1445 /* Some archs don't want to expose struct resource to userland as-is
1446  * in sysfs and /proc
1447  */
1448 #ifndef HAVE_ARCH_PCI_RESOURCE_TO_USER
1449 static inline void pci_resource_to_user(const struct pci_dev *dev, int bar,
1450                 const struct resource *rsrc, resource_size_t *start,
1451                 resource_size_t *end)
1452 {
1453         *start = rsrc->start;
1454         *end = rsrc->end;
1455 }
1456 #endif /* HAVE_ARCH_PCI_RESOURCE_TO_USER */
1457
1458
1459 /*
1460  *  The world is not perfect and supplies us with broken PCI devices.
1461  *  For at least a part of these bugs we need a work-around, so both
1462  *  generic (drivers/pci/quirks.c) and per-architecture code can define
1463  *  fixup hooks to be called for particular buggy devices.
1464  */
1465
1466 struct pci_fixup {
1467         u16 vendor;             /* You can use PCI_ANY_ID here of course */
1468         u16 device;             /* You can use PCI_ANY_ID here of course */
1469         u32 class;              /* You can use PCI_ANY_ID here too */
1470         unsigned int class_shift;       /* should be 0, 8, 16 */
1471         void (*hook)(struct pci_dev *dev);
1472 };
1473
1474 enum pci_fixup_pass {
1475         pci_fixup_early,        /* Before probing BARs */
1476         pci_fixup_header,       /* After reading configuration header */
1477         pci_fixup_final,        /* Final phase of device fixups */
1478         pci_fixup_enable,       /* pci_enable_device() time */
1479         pci_fixup_resume,       /* pci_device_resume() */
1480         pci_fixup_suspend,      /* pci_device_suspend */
1481         pci_fixup_resume_early, /* pci_device_resume_early() */
1482 };
1483
1484 /* Anonymous variables would be nice... */
1485 #define DECLARE_PCI_FIXUP_SECTION(section, name, vendor, device, class, \
1486                                   class_shift, hook)                    \
1487         static const struct pci_fixup __pci_fixup_##name __used         \
1488         __attribute__((__section__(#section), aligned((sizeof(void *)))))    \
1489                 = { vendor, device, class, class_shift, hook };
1490
1491 #define DECLARE_PCI_FIXUP_CLASS_EARLY(vendor, device, class,            \
1492                                          class_shift, hook)             \
1493         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1494                 vendor##device##hook, vendor, device, class, class_shift, hook)
1495 #define DECLARE_PCI_FIXUP_CLASS_HEADER(vendor, device, class,           \
1496                                          class_shift, hook)             \
1497         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1498                 vendor##device##hook, vendor, device, class, class_shift, hook)
1499 #define DECLARE_PCI_FIXUP_CLASS_FINAL(vendor, device, class,            \
1500                                          class_shift, hook)             \
1501         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1502                 vendor##device##hook, vendor, device, class, class_shift, hook)
1503 #define DECLARE_PCI_FIXUP_CLASS_ENABLE(vendor, device, class,           \
1504                                          class_shift, hook)             \
1505         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1506                 vendor##device##hook, vendor, device, class, class_shift, hook)
1507 #define DECLARE_PCI_FIXUP_CLASS_RESUME(vendor, device, class,           \
1508                                          class_shift, hook)             \
1509         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1510                 resume##vendor##device##hook, vendor, device, class,    \
1511                 class_shift, hook)
1512 #define DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(vendor, device, class,     \
1513                                          class_shift, hook)             \
1514         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1515                 resume_early##vendor##device##hook, vendor, device,     \
1516                 class, class_shift, hook)
1517 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND(vendor, device, class,          \
1518                                          class_shift, hook)             \
1519         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1520                 suspend##vendor##device##hook, vendor, device, class,   \
1521                 class_shift, hook)
1522
1523 #define DECLARE_PCI_FIXUP_EARLY(vendor, device, hook)                   \
1524         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1525                 vendor##device##hook, vendor, device, PCI_ANY_ID, 0, hook)
1526 #define DECLARE_PCI_FIXUP_HEADER(vendor, device, hook)                  \
1527         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1528                 vendor##device##hook, vendor, device, PCI_ANY_ID, 0, hook)
1529 #define DECLARE_PCI_FIXUP_FINAL(vendor, device, hook)                   \
1530         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1531                 vendor##device##hook, vendor, device, PCI_ANY_ID, 0, hook)
1532 #define DECLARE_PCI_FIXUP_ENABLE(vendor, device, hook)                  \
1533         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1534                 vendor##device##hook, vendor, device, PCI_ANY_ID, 0, hook)
1535 #define DECLARE_PCI_FIXUP_RESUME(vendor, device, hook)                  \
1536         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1537                 resume##vendor##device##hook, vendor, device,           \
1538                 PCI_ANY_ID, 0, hook)
1539 #define DECLARE_PCI_FIXUP_RESUME_EARLY(vendor, device, hook)            \
1540         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1541                 resume_early##vendor##device##hook, vendor, device,     \
1542                 PCI_ANY_ID, 0, hook)
1543 #define DECLARE_PCI_FIXUP_SUSPEND(vendor, device, hook)                 \
1544         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1545                 suspend##vendor##device##hook, vendor, device,          \
1546                 PCI_ANY_ID, 0, hook)
1547
1548 #ifdef CONFIG_PCI_QUIRKS
1549 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev);
1550 struct pci_dev *pci_get_dma_source(struct pci_dev *dev);
1551 int pci_dev_specific_acs_enabled(struct pci_dev *dev, u16 acs_flags);
1552 #else
1553 static inline void pci_fixup_device(enum pci_fixup_pass pass,
1554                                     struct pci_dev *dev) {}
1555 static inline struct pci_dev *pci_get_dma_source(struct pci_dev *dev)
1556 {
1557         return pci_dev_get(dev);
1558 }
1559 static inline int pci_dev_specific_acs_enabled(struct pci_dev *dev,
1560                                                u16 acs_flags)
1561 {
1562         return -ENOTTY;
1563 }
1564 #endif
1565
1566 void __iomem *pcim_iomap(struct pci_dev *pdev, int bar, unsigned long maxlen);
1567 void pcim_iounmap(struct pci_dev *pdev, void __iomem *addr);
1568 void __iomem * const *pcim_iomap_table(struct pci_dev *pdev);
1569 int pcim_iomap_regions(struct pci_dev *pdev, int mask, const char *name);
1570 int pcim_iomap_regions_request_all(struct pci_dev *pdev, int mask,
1571                                    const char *name);
1572 void pcim_iounmap_regions(struct pci_dev *pdev, int mask);
1573
1574 extern int pci_pci_problems;
1575 #define PCIPCI_FAIL             1       /* No PCI PCI DMA */
1576 #define PCIPCI_TRITON           2
1577 #define PCIPCI_NATOMA           4
1578 #define PCIPCI_VIAETBF          8
1579 #define PCIPCI_VSFX             16
1580 #define PCIPCI_ALIMAGIK         32      /* Need low latency setting */
1581 #define PCIAGP_FAIL             64      /* No PCI to AGP DMA */
1582
1583 extern unsigned long pci_cardbus_io_size;
1584 extern unsigned long pci_cardbus_mem_size;
1585 extern u8 __devinitdata pci_dfl_cache_line_size;
1586 extern u8 pci_cache_line_size;
1587
1588 extern unsigned long pci_hotplug_io_size;
1589 extern unsigned long pci_hotplug_mem_size;
1590
1591 /* Architecture specific versions may override these (weak) */
1592 int pcibios_add_platform_entries(struct pci_dev *dev);
1593 void pcibios_disable_device(struct pci_dev *dev);
1594 void pcibios_set_master(struct pci_dev *dev);
1595 int pcibios_set_pcie_reset_state(struct pci_dev *dev,
1596                                  enum pcie_reset_state state);
1597 int pcibios_add_device(struct pci_dev *dev);
1598
1599 #ifdef CONFIG_PCI_MMCONFIG
1600 extern void __init pci_mmcfg_early_init(void);
1601 extern void __init pci_mmcfg_late_init(void);
1602 #else
1603 static inline void pci_mmcfg_early_init(void) { }
1604 static inline void pci_mmcfg_late_init(void) { }
1605 #endif
1606
1607 int pci_ext_cfg_avail(struct pci_dev *dev);
1608
1609 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar);
1610
1611 #ifdef CONFIG_PCI_IOV
1612 extern int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn);
1613 extern void pci_disable_sriov(struct pci_dev *dev);
1614 extern irqreturn_t pci_sriov_migration(struct pci_dev *dev);
1615 extern int pci_num_vf(struct pci_dev *dev);
1616 #else
1617 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
1618 {
1619         return -ENODEV;
1620 }
1621 static inline void pci_disable_sriov(struct pci_dev *dev)
1622 {
1623 }
1624 static inline irqreturn_t pci_sriov_migration(struct pci_dev *dev)
1625 {
1626         return IRQ_NONE;
1627 }
1628 static inline int pci_num_vf(struct pci_dev *dev)
1629 {
1630         return 0;
1631 }
1632 #endif
1633
1634 #if defined(CONFIG_HOTPLUG_PCI) || defined(CONFIG_HOTPLUG_PCI_MODULE)
1635 extern void pci_hp_create_module_link(struct pci_slot *pci_slot);
1636 extern void pci_hp_remove_module_link(struct pci_slot *pci_slot);
1637 #endif
1638
1639 /**
1640  * pci_pcie_cap - get the saved PCIe capability offset
1641  * @dev: PCI device
1642  *
1643  * PCIe capability offset is calculated at PCI device initialization
1644  * time and saved in the data structure. This function returns saved
1645  * PCIe capability offset. Using this instead of pci_find_capability()
1646  * reduces unnecessary search in the PCI configuration space. If you
1647  * need to calculate PCIe capability offset from raw device for some
1648  * reasons, please use pci_find_capability() instead.
1649  */
1650 static inline int pci_pcie_cap(struct pci_dev *dev)
1651 {
1652         return dev->pcie_cap;
1653 }
1654
1655 /**
1656  * pci_is_pcie - check if the PCI device is PCI Express capable
1657  * @dev: PCI device
1658  *
1659  * Retrun true if the PCI device is PCI Express capable, false otherwise.
1660  */
1661 static inline bool pci_is_pcie(struct pci_dev *dev)
1662 {
1663         return !!pci_pcie_cap(dev);
1664 }
1665
1666 /**
1667  * pci_pcie_type - get the PCIe device/port type
1668  * @dev: PCI device
1669  */
1670 static inline int pci_pcie_type(const struct pci_dev *dev)
1671 {
1672         return (dev->pcie_flags_reg & PCI_EXP_FLAGS_TYPE) >> 4;
1673 }
1674
1675 void pci_request_acs(void);
1676 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags);
1677 bool pci_acs_path_enabled(struct pci_dev *start,
1678                           struct pci_dev *end, u16 acs_flags);
1679
1680 #define PCI_VPD_LRDT                    0x80    /* Large Resource Data Type */
1681 #define PCI_VPD_LRDT_ID(x)              (x | PCI_VPD_LRDT)
1682
1683 /* Large Resource Data Type Tag Item Names */
1684 #define PCI_VPD_LTIN_ID_STRING          0x02    /* Identifier String */
1685 #define PCI_VPD_LTIN_RO_DATA            0x10    /* Read-Only Data */
1686 #define PCI_VPD_LTIN_RW_DATA            0x11    /* Read-Write Data */
1687
1688 #define PCI_VPD_LRDT_ID_STRING          PCI_VPD_LRDT_ID(PCI_VPD_LTIN_ID_STRING)
1689 #define PCI_VPD_LRDT_RO_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RO_DATA)
1690 #define PCI_VPD_LRDT_RW_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RW_DATA)
1691
1692 /* Small Resource Data Type Tag Item Names */
1693 #define PCI_VPD_STIN_END                0x78    /* End */
1694
1695 #define PCI_VPD_SRDT_END                PCI_VPD_STIN_END
1696
1697 #define PCI_VPD_SRDT_TIN_MASK           0x78
1698 #define PCI_VPD_SRDT_LEN_MASK           0x07
1699
1700 #define PCI_VPD_LRDT_TAG_SIZE           3
1701 #define PCI_VPD_SRDT_TAG_SIZE           1
1702
1703 #define PCI_VPD_INFO_FLD_HDR_SIZE       3
1704
1705 #define PCI_VPD_RO_KEYWORD_PARTNO       "PN"
1706 #define PCI_VPD_RO_KEYWORD_MFR_ID       "MN"
1707 #define PCI_VPD_RO_KEYWORD_VENDOR0      "V0"
1708 #define PCI_VPD_RO_KEYWORD_CHKSUM       "RV"
1709
1710 /**
1711  * pci_vpd_lrdt_size - Extracts the Large Resource Data Type length
1712  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
1713  *
1714  * Returns the extracted Large Resource Data Type length.
1715  */
1716 static inline u16 pci_vpd_lrdt_size(const u8 *lrdt)
1717 {
1718         return (u16)lrdt[1] + ((u16)lrdt[2] << 8);
1719 }
1720
1721 /**
1722  * pci_vpd_srdt_size - Extracts the Small Resource Data Type length
1723  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
1724  *
1725  * Returns the extracted Small Resource Data Type length.
1726  */
1727 static inline u8 pci_vpd_srdt_size(const u8 *srdt)
1728 {
1729         return (*srdt) & PCI_VPD_SRDT_LEN_MASK;
1730 }
1731
1732 /**
1733  * pci_vpd_info_field_size - Extracts the information field length
1734  * @lrdt: Pointer to the beginning of an information field header
1735  *
1736  * Returns the extracted information field length.
1737  */
1738 static inline u8 pci_vpd_info_field_size(const u8 *info_field)
1739 {
1740         return info_field[2];
1741 }
1742
1743 /**
1744  * pci_vpd_find_tag - Locates the Resource Data Type tag provided
1745  * @buf: Pointer to buffered vpd data
1746  * @off: The offset into the buffer at which to begin the search
1747  * @len: The length of the vpd buffer
1748  * @rdt: The Resource Data Type to search for
1749  *
1750  * Returns the index where the Resource Data Type was found or
1751  * -ENOENT otherwise.
1752  */
1753 int pci_vpd_find_tag(const u8 *buf, unsigned int off, unsigned int len, u8 rdt);
1754
1755 /**
1756  * pci_vpd_find_info_keyword - Locates an information field keyword in the VPD
1757  * @buf: Pointer to buffered vpd data
1758  * @off: The offset into the buffer at which to begin the search
1759  * @len: The length of the buffer area, relative to off, in which to search
1760  * @kw: The keyword to search for
1761  *
1762  * Returns the index where the information field keyword was found or
1763  * -ENOENT otherwise.
1764  */
1765 int pci_vpd_find_info_keyword(const u8 *buf, unsigned int off,
1766                               unsigned int len, const char *kw);
1767
1768 /* PCI <-> OF binding helpers */
1769 #ifdef CONFIG_OF
1770 struct device_node;
1771 extern void pci_set_of_node(struct pci_dev *dev);
1772 extern void pci_release_of_node(struct pci_dev *dev);
1773 extern void pci_set_bus_of_node(struct pci_bus *bus);
1774 extern void pci_release_bus_of_node(struct pci_bus *bus);
1775
1776 /* Arch may override this (weak) */
1777 extern struct device_node * __weak pcibios_get_phb_of_node(struct pci_bus *bus);
1778
1779 static inline struct device_node *
1780 pci_device_to_OF_node(const struct pci_dev *pdev)
1781 {
1782         return pdev ? pdev->dev.of_node : NULL;
1783 }
1784
1785 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
1786 {
1787         return bus ? bus->dev.of_node : NULL;
1788 }
1789
1790 #else /* CONFIG_OF */
1791 static inline void pci_set_of_node(struct pci_dev *dev) { }
1792 static inline void pci_release_of_node(struct pci_dev *dev) { }
1793 static inline void pci_set_bus_of_node(struct pci_bus *bus) { }
1794 static inline void pci_release_bus_of_node(struct pci_bus *bus) { }
1795 #endif  /* CONFIG_OF */
1796
1797 #ifdef CONFIG_EEH
1798 static inline struct eeh_dev *pci_dev_to_eeh_dev(struct pci_dev *pdev)
1799 {
1800         return pdev->dev.archdata.edev;
1801 }
1802 #endif
1803
1804 /**
1805  * pci_find_upstream_pcie_bridge - find upstream PCIe-to-PCI bridge of a device
1806  * @pdev: the PCI device
1807  *
1808  * if the device is PCIE, return NULL
1809  * if the device isn't connected to a PCIe bridge (that is its parent is a
1810  * legacy PCI bridge and the bridge is directly connected to bus 0), return its
1811  * parent
1812  */
1813 struct pci_dev *pci_find_upstream_pcie_bridge(struct pci_dev *pdev);
1814
1815 #endif /* LINUX_PCI_H */