fpga: altera: cyclon2: Fix indentation
[platform/kernel/u-boot.git] / include / fsl_ddrc_version.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Copyright 2014 Freescale Semiconductor, Inc.
4  */
5
6 #ifndef __FSL_DDRC_VER_H
7 #define __FSL_DDRC_VER_H
8
9 /*
10  * Only the versions with distinct features or registers are listed here.
11  */
12 #define FSL_DDR_VER_4_4 44
13 #define FSL_DDR_VER_4_6 46
14 #define FSL_DDR_VER_4_7 47
15 #define FSL_DDR_VER_5_0 50
16
17 #endif /* __FSL_DDRC_VER_H */