xilinx: zynq: Enable DCC and create new zynq_dcc board
[platform/kernel/u-boot.git] / include / configs / zynq.h
1 /*
2  * (C) Copyright 2012 Michal Simek <monstr@monstr.eu>
3  *
4  * See file CREDITS for list of people who contributed to this
5  * project.
6  *
7  * This program is free software; you can redistribute it and/or
8  * modify it under the terms of the GNU General Public License as
9  * published by the Free Software Foundation; either version 2 of
10  * the License, or (at your option) any later version.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
20  * MA 02111-1307 USA
21  */
22
23 #ifndef __CONFIG_ZYNQ_H
24 #define __CONFIG_ZYNQ_H
25
26 #define CONFIG_ARMV7 /* This is an ARM V7 CPU core */
27 #define CONFIG_ZYNQ
28
29 /* CPU clock */
30 #define CONFIG_CPU_FREQ_HZ      800000000
31 #define CONFIG_SYS_HZ           1000
32
33 /* Ram */
34 #define CONFIG_NR_DRAM_BANKS            1
35 #define CONFIG_SYS_TEXT_BASE            0
36 #define CONFIG_SYS_SDRAM_BASE           0
37 #define CONFIG_SYS_SDRAM_SIZE           0x40000000
38 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE
39 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_SDRAM_BASE + 0x1000)
40
41 /* The following table includes the supported baudrates */
42 #define CONFIG_SYS_BAUDRATE_TABLE  \
43         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200, 230400}
44
45 #define CONFIG_BAUDRATE         115200
46
47 /* XPSS Serial driver */
48 #define CONFIG_ZYNQ_SERIAL
49 #define CONFIG_ZYNQ_SERIAL_BASEADDR0    0xE0001000
50 #define CONFIG_ZYNQ_SERIAL_BAUDRATE0    CONFIG_BAUDRATE
51 #define CONFIG_ZYNQ_SERIAL_CLOCK0       50000000
52
53 /* SCU timer address is hardcoded */
54 #define CONFIG_SCUTIMER_BASEADDR        0xF8F00600
55
56 /* Ethernet driver */
57 #define CONFIG_NET_MULTI
58 #define CONFIG_ZYNQ_GEM
59 #define CONFIG_ZYNQ_GEM_BASEADDR0       0xE000B000
60
61 #if defined(CONFIG_ZYNQ_DCC)
62 # define CONFIG_ARM_DCC
63 # define CONFIG_CPU_V6 /* Required by CONFIG_ARM_DCC */
64 #endif
65
66 #define CONFIG_BOOTP_SERVERIP
67 #define CONFIG_BOOTP_BOOTPATH
68 #define CONFIG_BOOTP_GATEWAY
69 #define CONFIG_BOOTP_HOSTNAME
70 #define CONFIG_BOOTP_MAY_FAIL
71
72 /* MII and Phylib */
73 #define CONFIG_MII
74 #define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
75 #define CONFIG_PHYLIB
76 #define CONFIG_PHY_MARVELL
77
78 /* Environment */
79 #define CONFIG_ENV_IS_NOWHERE
80 #define CONFIG_ENV_SIZE 0x10000
81
82 #define CONFIG_SYS_NO_FLASH
83
84 #define CONFIG_SYS_MALLOC_LEN           0x400000
85 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_SDRAM_BASE
86 #define CONFIG_SYS_INIT_RAM_SIZE        CONFIG_SYS_MALLOC_LEN
87 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_INIT_RAM_ADDR + \
88                                                 CONFIG_SYS_INIT_RAM_SIZE - \
89                                                 GENERATED_GBL_DATA_SIZE)
90
91 #define CONFIG_SYS_PROMPT       "U-Boot> "
92 #define CONFIG_SYS_CBSIZE       256 /* Console I/O Buffer Size */
93 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + \
94                                         sizeof(CONFIG_SYS_PROMPT) + 16)
95
96 #define CONFIG_SYS_LOAD_ADDR    0
97 #define CONFIG_SYS_MAXARGS      15 /* max number of command args */
98 #define CONFIG_SYS_LONGHELP
99 #define CONFIG_AUTO_COMPLETE
100 #define CONFIG_CMDLINE_EDITING
101
102 #define CONFIG_SYS_HUSH_PARSER
103 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
104
105 /* OF */
106 #define CONFIG_FIT
107 #define CONFIG_OF_LIBFDT
108
109 /* Commands */
110 #include <config_cmd_default.h>
111
112 #define CONFIG_CMD_PING
113 #define CONFIG_CMD_DHCP
114 #define CONFIG_CMD_MII
115
116 #endif /* __CONFIG_ZYNQ_H */