SDRAM now working for delta board, but there are still aliasing problems,
[platform/kernel/u-boot.git] / include / configs / zylonite.h
1 /*
2  * (C) Copyright 2002
3  * Kyle Harris, Nexus Technologies, Inc. kharris@nexus-tech.net
4  *
5  * (C) Copyright 2002
6  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
7  * Marius Groeger <mgroeger@sysgo.de>
8  *
9  * Configuation settings for the Zylonite board.
10  *
11  * See file CREDITS for list of people who contributed to this
12  * project.
13  *
14  * This program is free software; you can redistribute it and/or
15  * modify it under the terms of the GNU General Public License as
16  * published by the Free Software Foundation; either version 2 of
17  * the License, or (at your option) any later version.
18  *
19  * This program is distributed in the hope that it will be useful,
20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
22  * GNU General Public License for more details.
23  *
24  * You should have received a copy of the GNU General Public License
25  * along with this program; if not, write to the Free Software
26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
27  * MA 02111-1307 USA
28  */
29
30 #ifndef __CONFIG_H
31 #define __CONFIG_H
32
33 /*
34  * High Level Configuration Options
35  * (easy to change)
36  */
37 #define CONFIG_CPU_MONAHANS     1       /* Intel Monahan CPU    */
38 #define CONFIG_ZYLONITE         1       /* Zylonite board       */
39
40 /* #define CONFIG_LCD           1 */
41 #ifdef CONFIG_LCD
42 #define CONFIG_SHARP_LM8V31
43 #endif
44 /* #define CONFIG_MMC           1 */
45 #define BOARD_LATE_INIT         1
46
47 #undef CONFIG_SKIP_RELOCATE_UBOOT
48 #undef CONFIG_USE_IRQ                   /* we don't need IRQ/FIQ stuff */
49
50 /*
51  * Size of malloc() pool
52  */
53 #define CFG_MALLOC_LEN      (CFG_ENV_SIZE + 128*1024)
54 #define CFG_GBL_DATA_SIZE       128     /* size in bytes reserved for initial data */
55
56 /*
57  * Hardware drivers
58  */
59
60 #undef TURN_ON_ETHERNET
61 #ifdef TURN_ON_ETHERNET
62 # define CONFIG_DRIVER_SMC91111 1
63 # define CONFIG_SMC91111_BASE   0x14000300
64 # define CONFIG_SMC91111_EXT_PHY
65 # define CONFIG_SMC_USE_32_BIT
66 # undef CONFIG_SMC_USE_IOFUNCS          /* just for use with the kernel */
67 #endif
68
69 /*
70  * select serial console configuration
71  */
72 #define CONFIG_FFUART          1
73
74 /* allow to overwrite serial and ethaddr */
75 #define CONFIG_ENV_OVERWRITE
76
77 #define CONFIG_BAUDRATE         115200
78
79 /* #define CONFIG_COMMANDS       (CONFIG_CMD_DFL | CFG_CMD_MMC | CFG_CMD_FAT) */
80 #ifdef TURN_ON_ETHERNET
81 # define CONFIG_COMMANDS        (CONFIG_CMD_DFL | CFG_CMD_PING)
82 #else
83 # define CONFIG_COMMANDS        (CONFIG_CMD_DFL & ~CFG_CMD_NET)
84 #endif
85
86
87 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
88 #include <cmd_confdefs.h>
89
90 #define CONFIG_BOOTDELAY        -1
91 #define CONFIG_ETHADDR          08:00:3e:26:0a:5b
92 #define CONFIG_NETMASK          255.255.0.0
93 #define CONFIG_IPADDR           192.168.0.21
94 #define CONFIG_SERVERIP         192.168.0.250
95 #define CONFIG_BOOTCOMMAND      "bootm 80000"
96 #define CONFIG_BOOTARGS         "root=/dev/mtdblock2 rootfstype=cramfs console=ttyS0,115200"
97 #define CONFIG_CMDLINE_TAG
98 #define CONFIG_TIMESTAMP
99
100 #if (CONFIG_COMMANDS & CFG_CMD_KGDB)
101 #define CONFIG_KGDB_BAUDRATE    230400          /* speed to run kgdb serial port */
102 #define CONFIG_KGDB_SER_INDEX   2               /* which serial port to use */
103 #endif
104
105 /*
106  * Miscellaneous configurable options
107  */
108 #define CFG_HUSH_PARSER         1
109 #define CFG_PROMPT_HUSH_PS2     "> "
110
111 #define CFG_LONGHELP                            /* undef to save memory         */
112 #ifdef CFG_HUSH_PARSER
113 #define CFG_PROMPT              "$ "            /* Monitor Command Prompt */
114 #else
115 #define CFG_PROMPT              "=> "           /* Monitor Command Prompt */
116 #endif
117 #define CFG_CBSIZE              256             /* Console I/O Buffer Size      */
118 #define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
119 #define CFG_MAXARGS             16              /* max number of command args   */
120 #define CFG_BARGSIZE            CFG_CBSIZE      /* Boot Argument Buffer Size    */
121 #define CFG_DEVICE_NULLDEV      1
122
123 #define CFG_MEMTEST_START       0x9c000000      /* memtest works on     */
124 #define CFG_MEMTEST_END         0x9c400000      /* 4 ... 8 MB in DRAM   */
125
126 #undef  CFG_CLKS_IN_HZ          /* everything, incl board info, in Hz */
127
128 #define CFG_LOAD_ADDR   (CFG_DRAM_BASE + 0x8000) /* default load address */
129
130 #define CFG_HZ                  3686400         /* incrementer freq: 3.6864 MHz */
131 #define CFG_CPUSPEED            0x161           /* set core clock to 400/200/100 MHz */
132
133                                                 /* valid baudrates */
134 #define CFG_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
135
136 /* #define CFG_MMC_BASE         0xF0000000 */
137
138 /*
139  * Stack sizes
140  *
141  * The stack sizes are set up in start.S using the settings below
142  */
143 #define CONFIG_STACKSIZE        (128*1024)      /* regular stack */
144 #ifdef CONFIG_USE_IRQ
145 #define CONFIG_STACKSIZE_IRQ    (4*1024)        /* IRQ stack */
146 #define CONFIG_STACKSIZE_FIQ    (4*1024)        /* FIQ stack */
147 #endif
148
149 /*
150  * Physical Memory Map
151  */
152 #define CONFIG_NR_DRAM_BANKS    4          /* we have 2 banks of DRAM */
153 #define PHYS_SDRAM_1            0xa0000000 /* SDRAM Bank #1 */
154 #define PHYS_SDRAM_1_SIZE       0x04000000 /* 64 MB */
155 #define PHYS_SDRAM_2            0xa4000000 /* SDRAM Bank #2 */
156 #define PHYS_SDRAM_2_SIZE       0x00000000 /* 0 MB */
157 #define PHYS_SDRAM_3            0xa8000000 /* SDRAM Bank #3 */
158 #define PHYS_SDRAM_3_SIZE       0x00000000 /* 0 MB */
159 #define PHYS_SDRAM_4            0xac000000 /* SDRAM Bank #4 */
160 #define PHYS_SDRAM_4_SIZE       0x00000000 /* 0 MB */
161
162 #define PHYS_FLASH_1            0x00000000 /* Flash Bank #1 */
163 #define PHYS_FLASH_2            0x04000000 /* Flash Bank #2 */
164 #define PHYS_FLASH_SIZE         0x02000000 /* 32 MB */
165 #define PHYS_FLASH_BANK_SIZE    0x02000000 /* 32 MB Banks */
166 #define PHYS_FLASH_SECT_SIZE    0x00040000 /* 256 KB sectors (x2) */
167
168 #define CFG_DRAM_BASE           0xa0000000
169 #define CFG_DRAM_SIZE           0x04000000
170
171 #define CFG_FLASH_BASE          PHYS_FLASH_1
172
173 #define FPGA_REGS_BASE_PHYSICAL 0x08000000
174
175 /*
176  * GPIO settings
177  */
178 #define CFG_GPSR0_VAL           0x00008000
179 #define CFG_GPSR1_VAL           0x00FC0382
180 #define CFG_GPSR2_VAL           0x0001FFFF
181 #define CFG_GPCR0_VAL           0x00000000
182 #define CFG_GPCR1_VAL           0x00000000
183 #define CFG_GPCR2_VAL           0x00000000
184 #define CFG_GPDR0_VAL           0x0060A800
185 #define CFG_GPDR1_VAL           0x00FF0382
186 #define CFG_GPDR2_VAL           0x0001C000
187 #define CFG_GAFR0_L_VAL         0x98400000
188 #define CFG_GAFR0_U_VAL         0x00002950
189 #define CFG_GAFR1_L_VAL         0x000A9558
190 #define CFG_GAFR1_U_VAL         0x0005AAAA
191 #define CFG_GAFR2_L_VAL         0xA0000000
192 #define CFG_GAFR2_U_VAL         0x00000002
193
194 #define CFG_PSSR_VAL            0x20
195
196 /*
197  * Memory settings
198  */
199 #define CFG_MSC0_VAL            0x23F223F2
200 #define CFG_MSC1_VAL            0x3FF1A441
201 #define CFG_MSC2_VAL            0x7FF97FF1
202 #define CFG_MDCNFG_VAL          0x00001AC9
203 #define CFG_MDREFR_VAL          0x00018018
204 #define CFG_MDMRS_VAL           0x00000000
205
206 /*
207  * PCMCIA and CF Interfaces
208  */
209 #define CFG_MECR_VAL            0x00000000
210 #define CFG_MCMEM0_VAL          0x00010504
211 #define CFG_MCMEM1_VAL          0x00010504
212 #define CFG_MCATT0_VAL          0x00010504
213 #define CFG_MCATT1_VAL          0x00010504
214 #define CFG_MCIO0_VAL           0x00004715
215 #define CFG_MCIO1_VAL           0x00004715
216
217 #define _LED                    0x08000010
218 #define LED_BLANK               0x08000040
219
220 /*
221  * FLASH and environment organization
222  */
223 #define CFG_MAX_FLASH_BANKS     2       /* max number of memory banks           */
224 #define CFG_MAX_FLASH_SECT      128  /* max number of sectors on one chip    */
225
226 /* timeout values are in ticks */
227 #define CFG_FLASH_ERASE_TOUT    (25*CFG_HZ) /* Timeout for Flash Erase */
228 #define CFG_FLASH_WRITE_TOUT    (25*CFG_HZ) /* Timeout for Flash Write */
229
230 /* NOTE: many default partitioning schemes assume the kernel starts at the
231  * second sector, not an environment.  You have been warned!
232  */
233 #define CFG_MONITOR_LEN         PHYS_FLASH_SECT_SIZE
234
235 #define CFG_ENV_IS_IN_FLASH     1
236 #define CFG_ENV_ADDR            (PHYS_FLASH_1 + PHYS_FLASH_SECT_SIZE)
237 #define CFG_ENV_SECT_SIZE       PHYS_FLASH_SECT_SIZE
238 #define CFG_ENV_SIZE            (PHYS_FLASH_SECT_SIZE / 16)
239
240
241 /*
242  * FPGA Offsets
243  */
244 #define WHOAMI_OFFSET           0x00
245 #define HEXLED_OFFSET           0x10
246 #define BLANKLED_OFFSET         0x40
247 #define DISCRETELED_OFFSET      0x40
248 #define CNFG_SWITCHES_OFFSET    0x50
249 #define USER_SWITCHES_OFFSET    0x60
250 #define MISC_WR_OFFSET          0x80
251 #define MISC_RD_OFFSET          0x90
252 #define INT_MASK_OFFSET         0xC0
253 #define INT_CLEAR_OFFSET        0xD0
254 #define GP_OFFSET               0x100
255
256 #endif  /* __CONFIG_H */