include/configs/work_92105.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * WORK Microwave work_92105 board configuration file
   4  *
   5  * (C) Copyright 2014  DENX Software Engineering GmbH
   6  * Written-by: Albert ARIBAUD <albert.aribaud@3adev.fr>
   7  */
   8
   9 #ifndef __CONFIG_WORK_92105_H__
  10 #define __CONFIG_WORK_92105_H__
  11
  12 /* SoC and board defines */
  13 #include <linux/sizes.h>
  14 #include <asm/arch/cpu.h>
  15
  16 /*
  17  * Memory configurations
  18  */
  19 #define CONFIG_SYS_SDRAM_BASE           EMC_DYCS0_BASE
  20 #define CONFIG_SYS_SDRAM_SIZE           SZ_128M
  21
  22 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_BASE + SZ_512K \
  23                                          - GENERATED_GBL_DATA_SIZE)
  24
  25 /*
  26  * Ethernet Driver
  27  */
  28
  29 #define CONFIG_LPC32XX_ETH
  30 #define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  31 /* FIXME: remove "Waiting for PHY auto negotiation to complete..." message */
  32
  33 #define CONFIG_RTC_DS1374
  34
  35 /*
  36  * U-Boot General Configurations
  37  */
  38 #define CONFIG_SYS_CBSIZE               1024
  39 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
  40
  41 /*
  42  * NAND chip timings for FIXME: which one?
  43  */
  44
  45 #define CONFIG_LPC32XX_NAND_MLC_TCEA_DELAY  333333333
  46 #define CONFIG_LPC32XX_NAND_MLC_BUSY_DELAY   10000000
  47 #define CONFIG_LPC32XX_NAND_MLC_NAND_TA      18181818
  48 #define CONFIG_LPC32XX_NAND_MLC_RD_HIGH      31250000
  49 #define CONFIG_LPC32XX_NAND_MLC_RD_LOW       45454545
  50 #define CONFIG_LPC32XX_NAND_MLC_WR_HIGH      40000000
  51 #define CONFIG_LPC32XX_NAND_MLC_WR_LOW       83333333
  52
  53 /*
  54  * NAND
  55  */
  56
  57 /* driver configuration */
  58 #define CONFIG_SYS_MAX_NAND_DEVICE 1
  59 #define CONFIG_SYS_MAX_NAND_CHIPS 1
  60 #define CONFIG_SYS_NAND_BASE MLC_NAND_BASE
  61
  62 /*
  63  * GPIO
  64  */
  65
  66 /*
  67  * Environment
  68  */
  69
  70 /*
  71  * Boot Linux
  72  */
  73
  74 #define CONFIG_BOOTFILE                 "uImage"
  75
  76 /*
  77  * SPL
  78  */
  79
  80 /* SPL will be executed at offset 0 */
  81 /* SPL will use SRAM as stack */
  82 #define CONFIG_SPL_STACK     0x0000FFF8
  83 /* Use the framework and generic lib */
  84 /* SPL will use serial */
  85 /* SPL will load U-Boot from NAND offset 0x40000 */
  86 #define CONFIG_SPL_PAD_TO 0x20000
  87 /* U-Boot will be 0x40000 bytes, loaded and run at CONFIG_SYS_TEXT_BASE */
  88 #define CONFIG_SYS_MONITOR_LEN 0x40000 /* actually, MAX size */
  89 #define CONFIG_SYS_NAND_U_BOOT_START CONFIG_SYS_TEXT_BASE
  90 #define CONFIG_SYS_NAND_U_BOOT_DST   CONFIG_SYS_TEXT_BASE
  91
  92 /*
  93  * Include SoC specific configuration
  94  */
  95 #include <asm/arch/config.h>
  96
  97 #endif  /* __CONFIG_WORK_92105_H__*/