include/configs/vision2.h

   1 /*
   2  * Copyright (C) 2007, Guennadi Liakhovetski <lg@denx.de>
   3  *
   4  * (C) Copyright 2009 Freescale Semiconductor, Inc.
   5  *
   6  * Configuration settings for the MX51-3Stack Freescale board.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #ifndef __CONFIG_H
  25 #define __CONFIG_H
  26
  27
  28 #define CONFIG_MX51     /* in a mx51 */
  29 #define CONFIG_SYS_TEXT_BASE    0x97800000
  30
  31 #include <asm/arch/imx-regs.h>
  32
  33 #define CONFIG_SYS_MX5_HCLK     24000000
  34 #define CONFIG_SYS_MX5_CLK32            32768
  35 #define CONFIG_DISPLAY_CPUINFO
  36 #define CONFIG_DISPLAY_BOARDINFO
  37
  38 #define CONFIG_CMDLINE_TAG      /* enable passing of ATAGs */
  39 #define CONFIG_REVISION_TAG
  40 #define CONFIG_SETUP_MEMORY_TAGS
  41 #define CONFIG_INITRD_TAG
  42 #define BOARD_LATE_INIT
  43
  44 /*
  45  * Size of malloc() pool
  46  */
  47 #define CONFIG_SYS_MALLOC_LEN           (2048 * 1024)
  48
  49 /*
  50  * Hardware drivers
  51  */
  52 #define CONFIG_MXC_UART
  53 #define CONFIG_SYS_MX51_UART3
  54 #define CONFIG_MXC_GPIO
  55 #define CONFIG_MXC_SPI
  56 #define CONFIG_HW_WATCHDOG
  57
  58  /*
  59  * SPI Configs
  60  * */
  61 #define CONFIG_FSL_SF
  62 #define CONFIG_CMD_SF
  63
  64 #define CONFIG_SPI_FLASH
  65 #define CONFIG_SPI_FLASH_STMICRO
  66
  67 /*
  68  * Use gpio 4 pin 25 as chip select for SPI flash
  69  * This corresponds to gpio 121
  70  */
  71 #define CONFIG_SPI_FLASH_CS     (1 | (121 << 8))
  72 #define CONFIG_SF_DEFAULT_MODE   SPI_MODE_0
  73 #define CONFIG_SF_DEFAULT_SPEED  25000000
  74
  75 #define CONFIG_ENV_SPI_CS       (1 | (121 << 8))
  76 #define CONFIG_ENV_SPI_BUS      0
  77 #define CONFIG_ENV_SPI_MAX_HZ   25000000
  78 #define CONFIG_ENV_SPI_MODE     SPI_MODE_0
  79
  80 #define CONFIG_ENV_OFFSET       (6 * 64 * 1024)
  81 #define CONFIG_ENV_SECT_SIZE    (1 * 64 * 1024)
  82 #define CONFIG_ENV_SIZE         (4 * 1024)
  83
  84 #define CONFIG_FSL_ENV_IN_SF
  85 #define CONFIG_ENV_IS_IN_SPI_FLASH
  86
  87 /* PMIC Controller */
  88 #define CONFIG_FSL_PMIC
  89 #define CONFIG_FSL_PMIC_BUS     0
  90 #define CONFIG_FSL_PMIC_CS      0
  91 #define CONFIG_FSL_PMIC_CLK     2500000
  92 #define CONFIG_FSL_PMIC_MODE    SPI_MODE_0
  93 #define CONFIG_RTC_MC13783
  94
  95 /*
  96  * MMC Configs
  97  */
  98 #define CONFIG_FSL_ESDHC
  99 #ifdef CONFIG_FSL_ESDHC
 100 #define CONFIG_SYS_FSL_ESDHC_ADDR       (0x70004000)
 101 #define CONFIG_SYS_FSL_ESDHC_NUM        1
 102
 103 #define CONFIG_MMC
 104
 105 #define CONFIG_CMD_MMC
 106 #define CONFIG_GENERIC_MMC
 107 #define CONFIG_CMD_FAT
 108 #define CONFIG_DOS_PARTITION
 109 #endif
 110
 111 #define CONFIG_CMD_DATE
 112
 113 /*
 114  * Eth Configs
 115  */
 116 #define CONFIG_HAS_ETH1
 117 #define CONFIG_NET_MULTI
 118 #define CONFIG_MII
 119 #define CONFIG_DISCOVER_PHY
 120
 121 #define CONFIG_FEC_MXC
 122 #define IMX_FEC_BASE                            FEC_BASE_ADDR
 123 #define CONFIG_FEC_MXC_PHYADDR          0x1F
 124
 125 #define CONFIG_CMD_PING
 126 #define CONFIG_CMD_MII
 127 #define CONFIG_CMD_NET
 128
 129 /* allow to overwrite serial and ethaddr */
 130 #define CONFIG_ENV_OVERWRITE
 131 #define CONFIG_CONS_INDEX                       3
 132 #define CONFIG_BAUDRATE                         115200
 133 #define CONFIG_SYS_BAUDRATE_TABLE       {9600, 19200, 38400, 57600, 115200}
 134
 135 /***********************************************************
 136  * Command definition
 137  ***********************************************************/
 138
 139 #include <config_cmd_default.h>
 140
 141 #define CONFIG_CMD_SPI
 142 #undef CONFIG_CMD_IMLS
 143
 144 #define CONFIG_BOOTDELAY        3
 145
 146 #define CONFIG_LOADADDR 0x90800000      /* loadaddr env var */
 147
 148 #define CONFIG_EXTRA_ENV_SETTINGS       \
 149                 "netdev=eth0\0"         \
 150                 "loadaddr=0x90800000\0"
 151
 152 /*
 153  * Miscellaneous configurable options
 154  */
 155 #define CONFIG_SYS_LONGHELP
 156 #define CONFIG_SYS_PROMPT               "Vision II U-boot > "
 157 #define CONFIG_AUTO_COMPLETE
 158 #define CONFIG_SYS_CBSIZE               512     /* Console I/O Buffer Size */
 159
 160 /* Print Buffer Size */
 161 #define CONFIG_SYS_PBSIZE               (CONFIG_SYS_CBSIZE + \
 162                                         sizeof(CONFIG_SYS_PROMPT) + 16)
 163 #define CONFIG_SYS_MAXARGS              64      /* max number of command args */
 164 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
 165
 166 #define CONFIG_SYS_MEMTEST_START        0x90000000
 167 #define CONFIG_SYS_MEMTEST_END          0x10000
 168
 169 #define CONFIG_SYS_LOAD_ADDR            CONFIG_LOADADDR
 170
 171 #define CONFIG_SYS_HZ                   1000
 172 #define CONFIG_CMDLINE_EDITING
 173 #define CONFIG_SYS_HUSH_PARSER
 174 #define CONFIG_SYS_PROMPT_HUSH_PS2      "Vision II U-boot > "
 175
 176 /*
 177  * Stack sizes
 178  */
 179 #define CONFIG_STACKSIZE                (128 * 1024)    /* regular stack */
 180
 181 /*
 182  * Physical Memory Map
 183  */
 184 #define CONFIG_NR_DRAM_BANKS            2
 185 #define PHYS_SDRAM_1                    CSD0_BASE_ADDR
 186 #define PHYS_SDRAM_1_SIZE               (256 * 1024 * 1024)
 187 #define PHYS_SDRAM_2                    CSD1_BASE_ADDR
 188 #define PHYS_SDRAM_2_SIZE               (256 * 1024 * 1024)
 189 #define CONFIG_SYS_SDRAM_BASE           0x90000000
 190 #define CONFIG_SYS_INIT_RAM_ADDR        0x1FFE8000
 191
 192 #define CONFIG_SYS_INIT_RAM_SIZE                (64 * 1024)
 193 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - \
 194                                         GENERATED_GBL_DATA_SIZE)
 195 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_INIT_RAM_ADDR + \
 196                                         CONFIG_SYS_GBL_DATA_OFFSET)
 197 #define CONFIG_BOARD_EARLY_INIT_F
 198
 199 /* 166 MHz DDR RAM */
 200 #define CONFIG_SYS_DDR_CLKSEL           0
 201 #define CONFIG_SYS_CLKTL_CBCDR          0x19239100
 202
 203 #define CONFIG_SYS_NO_FLASH
 204
 205 /*
 206  * Framebuffer and LCD
 207  */
 208 #define CONFIG_PREBOOT
 209 #define CONFIG_LCD
 210 #define CONFIG_VIDEO_MX5
 211 #define CONFIG_SYS_CONSOLE_ENV_OVERWRITE
 212 #define CONFIG_SYS_CONSOLE_OVERWRITE_ROUTINE
 213 #define CONFIG_SYS_CONSOLE_IS_IN_ENV
 214 #define LCD_BPP         LCD_COLOR16
 215 #define CONFIG_SPLASH_SCREEN
 216 #define CONFIG_CMD_BMP
 217 #define CONFIG_BMP_16BPP
 218
 219 #endif                          /* __CONFIG_H */