include/configs/theadorable.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2015-2016 Stefan Roese <sr@denx.de>
   4  */
   5
   6 #ifndef _CONFIG_THEADORABLE_H
   7 #define _CONFIG_THEADORABLE_H
   8
   9 /*
  10  * High Level Configuration Options (easy to change)
  11  */
  12
  13 /*
  14  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
  15  * for DDR ECC byte filling in the SPL before loading the main
  16  * U-Boot into it.
  17  */
  18
  19 /*
  20  * The debugging version enables USB support via defconfig.
  21  * This version should also enable all other non-production
  22  * interfaces / features.
  23  */
  24
  25 /* I2C */
  26 #define CONFIG_SYS_I2C_LEGACY
  27 #define CONFIG_SYS_I2C_MVTWSI
  28 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
  29 #define CONFIG_I2C_MVTWSI_BASE1         MVEBU_TWSI1_BASE
  30 #define CONFIG_SYS_I2C_SLAVE            0x0
  31 #define CONFIG_SYS_I2C_SPEED            100000
  32
  33 /* USB/EHCI configuration */
  34 #define CONFIG_EHCI_IS_TDI
  35 #define CONFIG_USB_MAX_CONTROLLER_COUNT 3
  36
  37 /* Environment in SPI NOR flash */
  38
  39 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
  40
  41 /* Keep device tree and initrd in lower memory so the kernel can access them */
  42 #define CONFIG_EXTRA_ENV_SETTINGS       \
  43         "fdt_high=0x10000000\0"         \
  44         "initrd_high=0x10000000\0"
  45
  46 /* SATA support */
  47 #define CONFIG_SYS_SATA_MAX_DEVICE      1
  48 #define CONFIG_LBA48
  49
  50 /* Enable LCD and reserve 512KB from top of memory*/
  51 #define CONFIG_SYS_MEM_TOP_HIDE         0x80000
  52
  53 /* FPGA programming support */
  54 #define CONFIG_FPGA_STRATIX_V
  55
  56 /*
  57  * Bootcounter
  58  */
  59 /* Max size of RAM minus BOOTCOUNT_ADDR is the bootcounter address */
  60 #define BOOTCOUNT_ADDR                  0x1000
  61
  62 /*
  63  * mv-common.h should be defined after CMD configs since it used them
  64  * to enable certain macros
  65  */
  66 #include "mv-common.h"
  67
  68 /*
  69  * Memory layout while starting into the bin_hdr via the
  70  * BootROM:
  71  *
  72  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
  73  * 0x4000.4030                  bin_hdr start address
  74  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
  75  * 0x4007.fffc                  BootROM stack top
  76  *
  77  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
  78  * L2 cache thus cannot be used.
  79  */
  80
  81 /* SPL */
  82 /* Defines for SPL */
  83 #define CONFIG_SPL_MAX_SIZE             ((128 << 10) - 0x4030)
  84
  85 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
  86 #define CONFIG_SPL_BSS_MAX_SIZE         (16 << 10)
  87
  88 #ifdef CONFIG_SPL_BUILD
  89 #define CONFIG_SYS_MALLOC_SIMPLE
  90 #endif
  91
  92 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
  93 #define CONFIG_SPL_BOOTROM_SAVE         (CONFIG_SPL_STACK + 4)
  94
  95 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
  96 #define CONFIG_DDR_FIXED_SIZE           (2 << 20)       /* 2GiB */
  97
  98 #endif /* _CONFIG_THEADORABLE_H */