include/configs/theadorable.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2015-2016 Stefan Roese <sr@denx.de>
   4  */
   5
   6 #ifndef _CONFIG_THEADORABLE_H
   7 #define _CONFIG_THEADORABLE_H
   8
   9 #include <linux/sizes.h>
  10
  11 /*
  12  * High Level Configuration Options (easy to change)
  13  */
  14
  15 /*
  16  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
  17  * for DDR ECC byte filling in the SPL before loading the main
  18  * U-Boot into it.
  19  */
  20
  21 /*
  22  * The debugging version enables USB support via defconfig.
  23  * This version should also enable all other non-production
  24  * interfaces / features.
  25  */
  26
  27 /* I2C */
  28 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
  29 #define CONFIG_I2C_MVTWSI_BASE1         MVEBU_TWSI1_BASE
  30
  31 /* USB/EHCI configuration */
  32 #define CONFIG_USB_MAX_CONTROLLER_COUNT 3
  33
  34 /* Environment in SPI NOR flash */
  35
  36 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
  37
  38 /* Keep device tree and initrd in lower memory so the kernel can access them */
  39 #define CONFIG_EXTRA_ENV_SETTINGS       \
  40         "fdt_high=0x10000000\0"         \
  41         "initrd_high=0x10000000\0"
  42
  43 /* SATA support */
  44 #define CONFIG_LBA48
  45
  46 /* FPGA programming support */
  47 #define CONFIG_FPGA_STRATIX_V
  48
  49 /*
  50  * Bootcounter
  51  */
  52 /* Max size of RAM minus BOOTCOUNT_ADDR is the bootcounter address */
  53 #define BOOTCOUNT_ADDR                  0x1000
  54
  55 /*
  56  * mv-common.h should be defined after CMD configs since it used them
  57  * to enable certain macros
  58  */
  59 #include "mv-common.h"
  60
  61 /*
  62  * Memory layout while starting into the bin_hdr via the
  63  * BootROM:
  64  *
  65  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
  66  * 0x4000.4030                  bin_hdr start address
  67  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
  68  * 0x4007.fffc                  BootROM stack top
  69  *
  70  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
  71  * L2 cache thus cannot be used.
  72  */
  73
  74 /* SPL */
  75 /* Defines for SPL */
  76
  77 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
  78
  79 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
  80
  81 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
  82 #define CONFIG_SYS_SDRAM_SIZE           SZ_2G
  83
  84 #endif /* _CONFIG_THEADORABLE_H */