include/configs/theadorable.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2015-2016 Stefan Roese <sr@denx.de>
   4  */
   5
   6 #ifndef _CONFIG_THEADORABLE_H
   7 #define _CONFIG_THEADORABLE_H
   8
   9 /*
  10  * High Level Configuration Options (easy to change)
  11  */
  12
  13 /*
  14  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
  15  * for DDR ECC byte filling in the SPL before loading the main
  16  * U-Boot into it.
  17  */
  18
  19 /*
  20  * The debugging version enables USB support via defconfig.
  21  * This version should also enable all other non-production
  22  * interfaces / features.
  23  */
  24
  25 /* I2C */
  26 #define CONFIG_SYS_I2C_LEGACY
  27 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
  28 #define CONFIG_I2C_MVTWSI_BASE1         MVEBU_TWSI1_BASE
  29 #define CONFIG_SYS_I2C_SLAVE            0x0
  30 #define CONFIG_SYS_I2C_SPEED            100000
  31
  32 /* USB/EHCI configuration */
  33 #define CONFIG_EHCI_IS_TDI
  34 #define CONFIG_USB_MAX_CONTROLLER_COUNT 3
  35
  36 /* Environment in SPI NOR flash */
  37
  38 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
  39
  40 /* Keep device tree and initrd in lower memory so the kernel can access them */
  41 #define CONFIG_EXTRA_ENV_SETTINGS       \
  42         "fdt_high=0x10000000\0"         \
  43         "initrd_high=0x10000000\0"
  44
  45 /* SATA support */
  46 #define CONFIG_SYS_SATA_MAX_DEVICE      1
  47 #define CONFIG_LBA48
  48
  49 /* Enable LCD and reserve 512KB from top of memory*/
  50 #define CONFIG_SYS_MEM_TOP_HIDE         0x80000
  51
  52 /* FPGA programming support */
  53 #define CONFIG_FPGA_STRATIX_V
  54
  55 /*
  56  * Bootcounter
  57  */
  58 /* Max size of RAM minus BOOTCOUNT_ADDR is the bootcounter address */
  59 #define BOOTCOUNT_ADDR                  0x1000
  60
  61 /*
  62  * mv-common.h should be defined after CMD configs since it used them
  63  * to enable certain macros
  64  */
  65 #include "mv-common.h"
  66
  67 /*
  68  * Memory layout while starting into the bin_hdr via the
  69  * BootROM:
  70  *
  71  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
  72  * 0x4000.4030                  bin_hdr start address
  73  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
  74  * 0x4007.fffc                  BootROM stack top
  75  *
  76  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
  77  * L2 cache thus cannot be used.
  78  */
  79
  80 /* SPL */
  81 /* Defines for SPL */
  82 #define CONFIG_SPL_MAX_SIZE             ((128 << 10) - 0x4030)
  83
  84 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
  85 #define CONFIG_SPL_BSS_MAX_SIZE         (16 << 10)
  86
  87 #ifdef CONFIG_SPL_BUILD
  88 #define CONFIG_SYS_MALLOC_SIMPLE
  89 #endif
  90
  91 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
  92 #define CONFIG_SPL_BOOTROM_SAVE         (CONFIG_SPL_STACK + 4)
  93
  94 /* Enable DDR support in SPL (DDR3 training from Marvell bin_hdr) */
  95 #define CONFIG_DDR_FIXED_SIZE           (2 << 20)       /* 2GiB */
  96
  97 #endif /* _CONFIG_THEADORABLE_H */