Merge branch 'master' of git://git.denx.de/u-boot-i2c
[platform/kernel/u-boot.git] / include / configs / tegra30-common.h
1 /*
2  *  (C) Copyright 2010-2012
3  *  NVIDIA Corporation <www.nvidia.com>
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7
8 #ifndef _TEGRA30_COMMON_H_
9 #define _TEGRA30_COMMON_H_
10 #include "tegra-common.h"
11
12 /* Cortex-A9 uses a cache line size of 32 bytes */
13 #define CONFIG_SYS_CACHELINE_SIZE       32
14
15 /*
16  * Errata configuration
17  */
18 #define CONFIG_ARM_ERRATA_743622
19 #define CONFIG_ARM_ERRATA_751472
20
21 /*
22  * NS16550 Configuration
23  */
24 #define V_NS16550_CLK           408000000       /* 408MHz (pllp_out0) */
25
26 /*
27  * High Level Configuration Options
28  */
29 #define CONFIG_TEGRA30                  /* in a NVidia Tegra30 core */
30
31 /* Environment information, boards can override if required */
32 #define CONFIG_LOADADDR         0x80408000      /* def. location for kernel */
33
34 /*
35  * Miscellaneous configurable options
36  */
37 #define CONFIG_SYS_LOAD_ADDR    0x80A00800      /* default */
38 #define CONFIG_STACKBASE        0x82800000      /* 40MB */
39
40 /*-----------------------------------------------------------------------
41  * Physical Memory Map
42  */
43 #define CONFIG_SYS_TEXT_BASE    0x8010E000
44
45 /*
46  * Memory layout for where various images get loaded by boot scripts:
47  *
48  * scriptaddr can be pretty much anywhere that doesn't conflict with something
49  *   else. Put it above BOOTMAPSZ to eliminate conflicts.
50  *
51  * kernel_addr_r must be within the first 128M of RAM in order for the
52  *   kernel's CONFIG_AUTO_ZRELADDR option to work. Since the kernel will
53  *   decompress itself to 0x8000 after the start of RAM, kernel_addr_r
54  *   should not overlap that area, or the kernel will have to copy itself
55  *   somewhere else before decompression. Similarly, the address of any other
56  *   data passed to the kernel shouldn't overlap the start of RAM. Pushing
57  *   this up to 16M allows for a sizable kernel to be decompressed below the
58  *   compressed load address.
59  *
60  * fdt_addr_r simply shouldn't overlap anything else. Choosing 32M allows for
61  *   the compressed kernel to be up to 16M too.
62  *
63  * ramdisk_addr_r simply shouldn't overlap anything else. Choosing 33M allows
64  *   for the FDT/DTB to be up to 1M, which is hopefully plenty.
65  */
66 #define MEM_LAYOUT_ENV_SETTINGS \
67         "scriptaddr=0x90000000\0" \
68         "kernel_addr_r=0x81000000\0" \
69         "fdt_addr_r=0x82000000\0" \
70         "ramdisk_addr_r=0x82100000\0"
71
72 /* Defines for SPL */
73 #define CONFIG_SPL_TEXT_BASE            0x80108000
74 #define CONFIG_SYS_SPL_MALLOC_START     0x80090000
75 #define CONFIG_SPL_STACK                0x800ffffc
76
77 /* Total I2C ports on Tegra30 */
78 #define TEGRA_I2C_NUM_CONTROLLERS       5
79
80 /* For USB EHCI controller */
81 #define CONFIG_EHCI_IS_TDI
82
83 #endif /* _TEGRA30_COMMON_H_ */