Merge branch 'master' of git://git.denx.de/u-boot-ti
[kernel/u-boot.git] / include / configs / stxssa.h
1 /*
2  * (C) Copyright 2005 Embedded Alley Solutions, Inc.
3  * Dan Malek <dan@embeddedalley.com>
4  * Copied from STx GP3.
5  * Updates for Silicon Tx GP3 SSA board.
6  *
7  * (C) Copyright 2002,2003 Motorola,Inc.
8  * Xianghua Xiao <X.Xiao@motorola.com>
9  *
10  * See file CREDITS for list of people who contributed to this
11  * project.
12  *
13  * This program is free software; you can redistribute it and/or
14  * modify it under the terms of the GNU General Public License as
15  * published by the Free Software Foundation; either version 2 of
16  * the License, or (at your option) any later version.
17  *
18  * This program is distributed in the hope that it will be useful,
19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
21  * GNU General Public License for more details.
22  *
23  * You should have received a copy of the GNU General Public License
24  * along with this program; if not, write to the Free Software
25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
26  * MA 02111-1307 USA
27  */
28
29 /* mpc8560ads board configuration file */
30 /* please refer to doc/README.mpc85xx for more info */
31 /* make sure you change the MAC address and other network params first,
32  * search for CONFIG_ETHADDR,CONFIG_SERVERIP,etc in this file
33  */
34
35 #ifndef __CONFIG_H
36 #define __CONFIG_H
37
38 /* High Level Configuration Options */
39 #define CONFIG_BOOKE            1       /* BOOKE                */
40 #define CONFIG_E500             1       /* BOOKE e500 family    */
41 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560      */
42 #define CONFIG_CPM2             1       /* has CPM2 */
43 #define CONFIG_STXSSA           1       /* Silicon Tx GPPP SSA board specific*/
44 #define CONFIG_MPC8560          1
45
46 #define CONFIG_PCI                      /* PCI ethernet support */
47 #define CONFIG_TSEC_ENET                /* tsec ethernet support*/
48 #undef CONFIG_ETHER_ON_FCC              /* cpm FCC ethernet support */
49 #define CONFIG_ENV_OVERWRITE
50
51 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
52
53 /* sysclk for MPC85xx
54  */
55
56 #define CONFIG_SYS_CLK_FREQ     33000000 /* most pci cards are 33Mhz */
57
58 /* Blinkin' LEDs for Robert :-)
59 */
60 #define CONFIG_SHOW_ACTIVITY 1
61
62 /*
63  * These can be toggled for performance analysis, otherwise use default.
64  */
65 #define CONFIG_L2_CACHE                         /* toggle L2 cache             */
66 #define  CONFIG_BTB                             /* toggle branch predition */
67
68 #define CONFIG_BOARD_EARLY_INIT_F   1           /* Call board_pre_init   */
69
70 #undef  CONFIG_SYS_DRAM_TEST                            /* memory test, takes time      */
71 #define CONFIG_SYS_MEMTEST_START        0x00200000      /* memtest region */
72 #define CONFIG_SYS_MEMTEST_END          0x00400000
73
74
75 /* Localbus connector.  There are many options that can be
76  * connected here, including sdram or lots of flash.
77  * This address, however, is used to configure a 256M local bus
78  * window that includes the Config latch below.
79  */
80 #define CONFIG_SYS_LBC_OPTION_BASE      0xF0000000      /* Localbus Extension */
81 #define CONFIG_SYS_LBC_OPTION_SIZE      256             /* 256MB */
82
83 /* There are various flash options used, we configure for the largest,
84  * which is 64Mbytes.  The CFI works fine and will discover the proper
85  * sizes.
86  */
87 #ifdef CONFIG_STXSSA_4M
88 #define CONFIG_SYS_FLASH_BASE           0xFFC00000      /* start of  4 MiB flash */
89 #else
90 #define CONFIG_SYS_FLASH_BASE           0xFC000000      /* start of 64 MiB flash */
91 #endif
92 #define CONFIG_SYS_BR0_PRELIM   (CONFIG_SYS_FLASH_BASE | 0x1801) /* port size 32bit      */
93 #define CONFIG_SYS_OR0_PRELIM   (CONFIG_SYS_FLASH_BASE | 0x0FF7)
94
95 #define CONFIG_SYS_FLASH_CFI            1
96 #define CONFIG_FLASH_CFI_DRIVER 1
97 #undef CONFIG_SYS_FLASH_USE_BUFFER_WRITE        /* use buffered writes (20x faster) */
98 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip */
99 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks   */
100
101 #define CONFIG_SYS_FLASH_BANKS_LIST { CONFIG_SYS_FLASH_BASE }
102
103 #define CONFIG_SYS_FLASH_PROTECTION
104
105 /* The configuration latch is Chip Select 1.
106  * It's an 8-bit latch in the lower 8 bits of the word.
107  */
108 #define CONFIG_SYS_LBC_CFGLATCH_BASE    0xFB000000      /* Base of config latch */
109 #define CONFIG_SYS_BR1_PRELIM           0xFB001801      /* 32-bit port */
110 #define CONFIG_SYS_OR1_PRELIM           0xFFFF0FF7      /* 64K is enough */
111
112 #define CONFIG_SYS_MONITOR_BASE TEXT_BASE       /* start of monitor     */
113
114 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
115 #define CONFIG_SYS_RAMBOOT
116 #else
117 #undef  CONFIG_SYS_RAMBOOT
118 #endif
119
120 #ifdef CONFIG_SYS_RAMBOOT
121 #define CONFIG_SYS_CCSRBAR_DEFAULT      0x40000000      /* CCSRBAR by BDI cfg   */
122 #else
123 #define CONFIG_SYS_CCSRBAR_DEFAULT      0xff700000      /* CCSRBAR Default      */
124 #endif
125 #define CONFIG_SYS_CCSRBAR              0xe0000000      /* relocated CCSRBAR    */
126 #define CONFIG_SYS_CCSRBAR_PHYS CONFIG_SYS_CCSRBAR      /* physical addr of CCSRBAR */
127 #define CONFIG_SYS_IMMR         CONFIG_SYS_CCSRBAR      /* PQII uses CONFIG_SYS_IMMR    */
128
129 /* DDR Setup */
130 #define CONFIG_FSL_DDR1
131 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for DDR setup*/
132 #define CONFIG_DDR_SPD
133 #undef CONFIG_FSL_DDR_INTERACTIVE
134
135 #undef  CONFIG_DDR_ECC                  /* only for ECC DDR module */
136 #undef CONFIG_DDR_DLL                   /* possible DLL fix needed */
137 #define CONFIG_DDR_2T_TIMING            /* Sets the 2T timing bit */
138
139 #define CONFIG_MEM_INIT_VALUE           0xDeadBeef
140
141 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000      /* DDR is system memory*/
142 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
143
144 #define CONFIG_NUM_DDR_CONTROLLERS      1
145 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
146 #define CONFIG_CHIP_SELECTS_PER_CTRL    (2 * CONFIG_DIMM_SLOTS_PER_CTLR)
147
148 /* I2C addresses of SPD EEPROMs */
149 #define SPD_EEPROM_ADDRESS      0x54    /* CTLR 0 DIMM 0 */
150
151 #undef CONFIG_CLOCKS_IN_MHZ
152
153 /* local bus definitions */
154 #define CONFIG_SYS_BR2_PRELIM           0xf8001861      /* 64MB localbus SDRAM  */
155 #define CONFIG_SYS_OR2_PRELIM           0xfc006901
156 #define CONFIG_SYS_LBC_LCRR             0x00030004      /* local bus freq       */
157 #define CONFIG_SYS_LBC_LBCR             0x00000000
158 #define CONFIG_SYS_LBC_LSRT             0x20000000
159 #define CONFIG_SYS_LBC_MRTPR            0x20000000
160 #define CONFIG_SYS_LBC_LSDMR_1          0x2861b723
161 #define CONFIG_SYS_LBC_LSDMR_2          0x0861b723
162 #define CONFIG_SYS_LBC_LSDMR_3          0x0861b723
163 #define CONFIG_SYS_LBC_LSDMR_4          0x1861b723
164 #define CONFIG_SYS_LBC_LSDMR_5          0x4061b723
165
166 #define CONFIG_SYS_INIT_RAM_LOCK        1
167 #define CONFIG_SYS_INIT_RAM_ADDR        0x60000000      /* Initial RAM address  */
168 #define CONFIG_SYS_INIT_RAM_END 0x4000          /* End of used area in RAM */
169
170 #define CONFIG_SYS_GBL_DATA_SIZE        128             /* num bytes initial data */
171 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
172 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
173
174 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Mon */
175 #define CONFIG_SYS_MALLOC_LEN           (512 * 1024)    /* Reserved for malloc */
176
177 /* Serial Port */
178 #define CONFIG_CONS_INDEX     2
179 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
180 #define CONFIG_SYS_NS16550
181 #define CONFIG_SYS_NS16550_SERIAL
182 #define CONFIG_SYS_NS16550_REG_SIZE     1
183 #define CONFIG_SYS_NS16550_CLK          get_bus_freq(0)
184
185 #define CONFIG_SYS_BAUDRATE_TABLE  \
186         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 115200}
187
188 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_CCSRBAR+0x4500)
189 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_CCSRBAR+0x4600)
190
191 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
192 #define CONFIG_SYS_HUSH_PARSER          1       /* Use the HUSH parser          */
193 #ifdef  CONFIG_SYS_HUSH_PARSER
194 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
195 #endif
196
197 /*
198  * I2C
199  */
200 #define CONFIG_FSL_I2C                  /* Use FSL common I2C driver */
201 #define  CONFIG_HARD_I2C                /* I2C with hardware support*/
202 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
203 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
204 #define CONFIG_SYS_I2C_SLAVE            0x7F
205 #undef CONFIG_SYS_I2C_NOPROBES
206 #define CONFIG_SYS_I2C_OFFSET           0x3000
207
208 /* I2C RTC */
209 #define CONFIG_RTC_DS1337               /* This is really a DS1339 RTC  */
210 #define CONFIG_SYS_I2C_RTC_ADDR 0x68    /* at address 0x68              */
211
212 /* I2C EEPROM.  AT24C32, we keep our environment in here.
213 */
214 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x51    /* 1010001x             */
215 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          2
216 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       5       /* =32 Bytes per write  */
217 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   20
218
219 /*
220  * Standard 8555 PCI mapping.
221  * Addresses are mapped 1-1.
222  */
223 #define CONFIG_SYS_PCI1_MEM_BASE        0x80000000
224 #define CONFIG_SYS_PCI1_MEM_PHYS        CONFIG_SYS_PCI1_MEM_BASE
225 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M */
226 #define CONFIG_SYS_PCI1_IO_BASE 0x00000000
227 #define CONFIG_SYS_PCI1_IO_PHYS 0xe2000000
228 #define CONFIG_SYS_PCI1_IO_SIZE 0x01000000      /* 16M */
229
230 #define CONFIG_SYS_PCI2_MEM_BASE        0xa0000000
231 #define CONFIG_SYS_PCI2_MEM_PHYS        CONFIG_SYS_PCI2_MEM_BASE
232 #define CONFIG_SYS_PCI2_MEM_SIZE        0x20000000      /* 512M */
233 #define CONFIG_SYS_PCI2_IO_BASE 0x00000000
234 #define CONFIG_SYS_PCI2_IO_PHYS 0xe3000000
235 #define CONFIG_SYS_PCI2_IO_SIZE 0x01000000      /* 16M */
236
237 #if defined(CONFIG_PCI)                 /* PCI Ethernet card */
238 #define CONFIG_MPC85XX_PCI2     1
239 #define CONFIG_NET_MULTI
240 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
241
242 #define CONFIG_EEPRO100
243 #define CONFIG_TULIP
244
245 #if !defined(CONFIG_PCI_PNP)
246   #define PCI_ENET0_IOADDR      0xe0000000
247   #define PCI_ENET0_MEMADDR     0xe0000000
248   #define PCI_IDSEL_NUMBER      0x0c    /* slot0->3(IDSEL)=12->15 */
249 #endif
250
251 #define CONFIG_PCI_SCAN_SHOW
252 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1057   /* Motorola */
253
254 #endif /* CONFIG_PCI */
255
256 #if defined(CONFIG_TSEC_ENET)
257
258 #ifndef CONFIG_NET_MULTI
259 #define CONFIG_NET_MULTI        1
260 #endif
261
262 #define CONFIG_MII              1       /* MII PHY management           */
263
264 #define CONFIG_TSEC1    1
265 #define CONFIG_TSEC1_NAME       "TSEC0"
266 #define CONFIG_TSEC2    1
267 #define CONFIG_TSEC2_NAME       "TSEC1"
268
269 #define TSEC1_PHY_ADDR          2
270 #define TSEC2_PHY_ADDR          4
271 #define TSEC1_PHYIDX            0
272 #define TSEC2_PHYIDX            0
273 #define TSEC1_FLAGS             TSEC_GIGABIT
274 #define TSEC2_FLAGS             TSEC_GIGABIT
275 #define CONFIG_ETHPRIME         "TSEC0"
276
277 #elif defined(CONFIG_ETHER_ON_FCC)      /* CPM FCC Ethernet */
278
279 #define CONFIG_ETHER_ON_FCC2            /* define if ether on FCC   */
280 #undef  CONFIG_ETHER_NONE               /* define if ether on something else */
281 #define CONFIG_ETHER_INDEX      2       /* which channel for ether  */
282
283 #if (CONFIG_ETHER_INDEX == 2)
284   /*
285    * - Rx-CLK is CLK13
286    * - Tx-CLK is CLK14
287    * - Select bus for bd/buffers
288    * - Full duplex
289    */
290   #define CONFIG_SYS_CMXFCR_MASK        (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
291   #define CONFIG_SYS_CMXFCR_VALUE       (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
292   #define CONFIG_SYS_CPMFCR_RAMTYPE     0
293 #if 0
294   #define CONFIG_SYS_FCC_PSMR           (FCC_PSMR_FDE)
295 #else
296   #define CONFIG_SYS_FCC_PSMR           0
297 #endif
298   #define FETH2_RST             0x01
299 #elif (CONFIG_ETHER_INDEX == 3)
300   /* need more definitions here for FE3 */
301   #define FETH3_RST             0x80
302 #endif                                  /* CONFIG_ETHER_INDEX */
303
304 /* MDIO is done through the TSEC0 control.
305 */
306 #define CONFIG_MII                      /* MII PHY management */
307 #undef CONFIG_BITBANGMII                /* bit-bang MII PHY management  */
308
309 #endif
310
311 /* Environment - default config is in flash, see below */
312 #if 0   /* in EEPROM */
313 # define CONFIG_ENV_IS_IN_EEPROM        1
314 # define CONFIG_ENV_OFFSET              0
315 # define CONFIG_ENV_SIZE                2048
316 #else   /* in flash */
317 # define CONFIG_ENV_IS_IN_FLASH 1
318 # ifdef CONFIG_STXSSA_4M
319 #  define CONFIG_ENV_SECT_SIZE  0x20000
320 # else  /* default configuration - 64 MiB flash */
321 #  define CONFIG_ENV_SECT_SIZE  0x40000
322 # endif
323 # define CONFIG_ENV_ADDR                (CONFIG_SYS_MONITOR_BASE - CONFIG_ENV_SECT_SIZE)
324 # define CONFIG_ENV_SIZE                0x4000
325 # define CONFIG_ENV_ADDR_REDUND (CONFIG_ENV_ADDR - CONFIG_ENV_SECT_SIZE)
326 # define CONFIG_ENV_SIZE_REDUND (CONFIG_ENV_SIZE)
327 #endif
328
329 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
330 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
331
332 #define CONFIG_TIMESTAMP                /* Print image info with ts     */
333
334
335 /*
336  * BOOTP options
337  */
338 #define CONFIG_BOOTP_BOOTFILESIZE
339 #define CONFIG_BOOTP_BOOTPATH
340 #define CONFIG_BOOTP_GATEWAY
341 #define CONFIG_BOOTP_HOSTNAME
342
343
344 /*
345  * Command line configuration.
346  */
347 #include <config_cmd_default.h>
348
349 #define CONFIG_CMD_DATE
350 #define CONFIG_CMD_DHCP
351 #define CONFIG_CMD_EEPROM
352 #define CONFIG_CMD_I2C
353 #define CONFIG_CMD_NFS
354 #define CONFIG_CMD_PING
355 #define CONFIG_CMD_SNTP
356 #define CONFIG_CMD_REGINFO
357
358 #if defined(CONFIG_PCI)
359     #define CONFIG_CMD_PCI
360 #endif
361
362 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
363     #define CONFIG_CMD_MII
364 #endif
365
366 #if defined(CONFIG_SYS_RAMBOOT)
367     #undef CONFIG_CMD_SAVEENV
368     #undef CONFIG_CMD_LOADS
369 #else
370     #define CONFIG_CMD_ELF
371 #endif
372
373
374 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
375
376 /*
377  * Miscellaneous configurable options
378  */
379 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
380 #define CONFIG_SYS_PROMPT       "SSA=> "        /* Monitor Command Prompt       */
381 #if defined(CONFIG_CMD_KGDB)
382 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
383 #else
384 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
385 #endif
386 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
387 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
388 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
389 #define CONFIG_SYS_LOAD_ADDR    0x1000000       /* default load address */
390 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
391
392 /*
393  * For booting Linux, the board info and command line data
394  * have to be in the first 8 MB of memory, since this is
395  * the maximum mapped by the Linux kernel during initialization.
396  */
397 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20) /* Initial Memory map for Linux */
398
399 /*
400  * Internal Definitions
401  *
402  * Boot Flags
403  */
404 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
405 #define BOOTFLAG_WARM   0x02            /* Software reboot              */
406
407 #if defined(CONFIG_CMD_KGDB)
408 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
409 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
410 #endif
411
412 /*Note: change below for your network setting!!! */
413 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
414 #define CONFIG_HAS_ETH0
415 #define CONFIG_ETHADDR   00:e0:0c:07:9b:8a
416 #define CONFIG_HAS_ETH1
417 #define CONFIG_ETH1ADDR  00:e0:0c:07:9b:8b
418 #define CONFIG_HAS_ETH2
419 #define CONFIG_ETH2ADDR  00:e0:0c:07:9b:8c
420 #endif
421
422 /*
423  * Environment in EEPROM is compatible with different flash sector sizes,
424  * but only little space is available, so we use a very simple setup.
425  * With environment in flash, we use a more powerful default configuration.
426  */
427 #ifdef CONFIG_ENV_IS_IN_EEPROM          /* use restricted "standard" environment */
428
429 #define CONFIG_BAUDRATE         38400
430
431 #define CONFIG_BOOTDELAY        3       /* -1 disable autoboot */
432 #define CONFIG_BOOTCOMMAND      "bootm 0xffc00000 0xffd00000"
433 #define CONFIG_BOOTARGS         "root=/dev/nfs rw ip=any console=ttyS1,$baudrate"
434 #define CONFIG_SERVERIP         192.168.85.1
435 #define CONFIG_IPADDR           192.168.85.60
436 #define CONFIG_GATEWAYIP        192.168.85.1
437 #define CONFIG_NETMASK          255.255.255.0
438 #define CONFIG_HOSTNAME         STX_SSA
439 #define CONFIG_ROOTPATH         /gppproot
440 #define CONFIG_BOOTFILE         uImage
441 #define CONFIG_LOADADDR         0x1000000
442
443 #else /* ENV IS IN FLASH                -- use a full-blown envionment */
444
445 #define CONFIG_BAUDRATE         115200
446
447 #define CONFIG_BOOTDELAY        5       /* -1 disable autoboot */
448
449 #define CONFIG_PREBOOT  "echo;" \
450         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
451         "echo"
452
453 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs   */
454
455 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
456         "hostname=gp3ssa\0"                                             \
457         "bootfile=/tftpboot/gp3ssa/uImage\0"                            \
458         "loadaddr=400000\0"                                             \
459         "netdev=eth0\0"                                                 \
460         "consdev=ttyS1\0"                                               \
461         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
462                 "nfsroot=$serverip:$rootpath\0"                         \
463         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
464         "addip=setenv bootargs $bootargs "                              \
465                 "ip=$ipaddr:$serverip:$gatewayip:$netmask"              \
466                 ":$hostname:$netdev:off panic=1\0"                      \
467         "addcons=setenv bootargs $bootargs "                            \
468                 "console=$consdev,$baudrate\0"                          \
469         "flash_nfs=run nfsargs addip addcons;"                          \
470                 "bootm $kernel_addr\0"                                  \
471         "flash_self=run ramargs addip addcons;"                         \
472                 "bootm $kernel_addr $ramdisk_addr\0"                    \
473         "net_nfs=tftp $loadaddr $bootfile;"                             \
474                 "run nfsargs addip addcons;bootm\0"                     \
475         "rootpath=/opt/eldk/ppc_85xx\0"                                 \
476         "kernel_addr=FC000000\0"                                        \
477         "ramdisk_addr=FC200000\0"                                       \
478         ""
479 #define CONFIG_BOOTCOMMAND      "run flash_self"
480
481 #endif  /* CONFIG_ENV_IS_IN_EEPROM */
482
483 #endif  /* __CONFIG_H */