include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #define CONFIG_SPL_PAD_TO               0x10000
  18 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  19 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  20 #define CONFIG_SPL_PAD_TO               0x40000
  21 /* SPL memory allocation configuration, this is for FAT implementation */
  22 #ifndef CONFIG_SYS_SPL_MALLOC_SIZE
  23 #define CONFIG_SYS_SPL_MALLOC_SIZE      0x10000
  24 #endif
  25 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  26                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  27 #define CONFIG_SYS_SPL_MALLOC_START     (CONFIG_SYS_INIT_RAM_ADDR + \
  28                                          CONFIG_SYS_INIT_RAM_SIZE)
  29 #endif
  30
  31 /*
  32  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  33  * SRAM as bootcounter storage. Make sure to not put the stack directly
  34  * at this address to not overwrite the bootcounter by checking, if the
  35  * bootcounter address is located in the internal SRAM.
  36  */
  37 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  38      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  39                                    CONFIG_SYS_INIT_RAM_SIZE)))
  40 #define CONFIG_SPL_STACK                CONFIG_SYS_BOOTCOUNT_ADDR
  41 #else
  42 #define CONFIG_SPL_STACK                        \
  43         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_RAM_SIZE)
  44 #endif
  45
  46 /*
  47  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  48  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  49  * in U-Boot pre-reloc is higher than in SPL.
  50  */
  51 #if defined(CONFIG_SPL_STACK_R_ADDR) && CONFIG_SPL_STACK_R_ADDR
  52 #define CONFIG_SYS_INIT_SP_ADDR         CONFIG_SPL_STACK_R_ADDR
  53 #else
  54 #define CONFIG_SYS_INIT_SP_ADDR         CONFIG_SPL_STACK
  55 #endif
  56
  57 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  58
  59 /*
  60  * U-Boot general configurations
  61  */
  62                                                 /* Print buffer size */
  63 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE
  64                                                 /* Boot argument buffer size */
  65
  66 /*
  67  * Cache
  68  */
  69 #define CONFIG_SYS_L2_PL310
  70 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  71
  72 /*
  73  * Ethernet on SoC (EMAC)
  74  */
  75 #ifdef CONFIG_CMD_NET
  76 #define CONFIG_DW_ALTDESCRIPTOR
  77 #endif
  78
  79 /*
  80  * FPGA Driver
  81  */
  82 #ifdef CONFIG_CMD_FPGA
  83 #define CONFIG_FPGA_COUNT               1
  84 #endif
  85
  86 /*
  87  * L4 OSC1 Timer 0
  88  */
  89 #ifndef CONFIG_TIMER
  90 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  91 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  92 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  93 #ifndef CONFIG_SYS_TIMER_RATE
  94 #define CONFIG_SYS_TIMER_RATE           25000000
  95 #endif
  96 #endif
  97
  98 /*
  99  * L4 Watchdog
 100  */
 101 #define CONFIG_DW_WDT_BASE              SOCFPGA_L4WD0_ADDRESS
 102 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
 103
 104 /*
 105  * MMC Driver
 106  */
 107 #ifdef CONFIG_CMD_MMC
 108 /* FIXME */
 109 /* using smaller max blk cnt to avoid flooding the limited stack we have */
 110 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
 111 #endif
 112
 113 /*
 114  * NAND Support
 115  */
 116 #ifdef CONFIG_NAND_DENALI
 117 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 118 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
 119 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
 120 #endif
 121
 122 /*
 123  * USB
 124  */
 125
 126 /*
 127  * USB Gadget (DFU, UMS)
 128  */
 129 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
 130 #define DFU_DEFAULT_POLL_TIMEOUT        300
 131
 132 /* USB IDs */
 133 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 134 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 135 #endif
 136
 137 /*
 138  * U-Boot environment
 139  */
 140
 141 /* Environment for SDMMC boot */
 142
 143 /* Environment for QSPI boot */
 144
 145 /*
 146  * SPL
 147  *
 148  * SRAM Memory layout for gen 5:
 149  *
 150  * 0xFFFF_0000 ...... Start of SRAM
 151  * 0xFFFF_xxxx ...... Top of stack (grows down)
 152  * 0xFFFF_yyyy ...... Global Data
 153  * 0xFFFF_zzzz ...... Malloc area
 154  * 0xFFFF_FFFF ...... End of SRAM
 155  *
 156  * SRAM Memory layout for Arria 10:
 157  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 158  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 159  * 0xFFEy_yyyy ...... Global Data
 160  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 161  * 0xFFE3_FFFF ...... End of SRAM (top)
 162  */
 163 #ifndef CONFIG_SPL_TEXT_BASE
 164 #define CONFIG_SPL_MAX_SIZE             CONFIG_SYS_INIT_RAM_SIZE
 165 #endif
 166
 167 /* SPL SDMMC boot support */
 168 #ifdef CONFIG_SPL_MMC
 169 #if defined(CONFIG_SPL_FS_FAT) || defined(CONFIG_SPL_FS_EXT4)
 170 #define CONFIG_SPL_FS_LOAD_PAYLOAD_NAME         "u-boot.img"
 171 #endif
 172 #endif
 173
 174 /* SPL QSPI boot support */
 175
 176 /* SPL NAND boot support */
 177
 178 /* Extra Environment */
 179 #ifndef CONFIG_SPL_BUILD
 180
 181 #ifdef CONFIG_CMD_DHCP
 182 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 183 #else
 184 #define BOOT_TARGET_DEVICES_DHCP(func)
 185 #endif
 186
 187 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 188 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 189 #else
 190 #define BOOT_TARGET_DEVICES_PXE(func)
 191 #endif
 192
 193 #ifdef CONFIG_CMD_MMC
 194 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 195 #else
 196 #define BOOT_TARGET_DEVICES_MMC(func)
 197 #endif
 198
 199 #define BOOT_TARGET_DEVICES(func) \
 200         BOOT_TARGET_DEVICES_MMC(func) \
 201         BOOT_TARGET_DEVICES_PXE(func) \
 202         BOOT_TARGET_DEVICES_DHCP(func)
 203
 204 #include <config_distro_bootcmd.h>
 205
 206 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 207 #define CONFIG_EXTRA_ENV_SETTINGS \
 208         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 209         "bootm_size=0xa000000\0" \
 210         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 211         "fdt_addr_r=0x02000000\0" \
 212         "scriptaddr=0x02100000\0" \
 213         "pxefile_addr_r=0x02200000\0" \
 214         "ramdisk_addr_r=0x02300000\0" \
 215         "socfpga_legacy_reset_compat=1\0" \
 216         BOOTENV
 217
 218 #endif
 219 #endif
 220
 221 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */