include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #ifndef CONFIG_SYS_SPL_MALLOC_SIZE
  21 #define CONFIG_SYS_SPL_MALLOC_SIZE      0x10000
  22 #endif
  23 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  24                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  25 #define CONFIG_SYS_SPL_MALLOC_START     (CONFIG_SYS_INIT_RAM_ADDR + \
  26                                          CONFIG_SYS_INIT_RAM_SIZE)
  27 #endif
  28
  29 /*
  30  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  31  * SRAM as bootcounter storage. Make sure to not put the stack directly
  32  * at this address to not overwrite the bootcounter by checking, if the
  33  * bootcounter address is located in the internal SRAM.
  34  */
  35 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  36      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  37                                    CONFIG_SYS_INIT_RAM_SIZE)))
  38 #define CONFIG_SPL_STACK                CONFIG_SYS_BOOTCOUNT_ADDR
  39 #else
  40 #define CONFIG_SPL_STACK                        \
  41         (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_INIT_RAM_SIZE)
  42 #endif
  43
  44 /*
  45  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  46  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  47  * in U-Boot pre-reloc is higher than in SPL.
  48  */
  49 #if defined(CONFIG_SPL_STACK_R_ADDR) && CONFIG_SPL_STACK_R_ADDR
  50 #define CONFIG_SYS_INIT_SP_ADDR         CONFIG_SPL_STACK_R_ADDR
  51 #else
  52 #define CONFIG_SYS_INIT_SP_ADDR         CONFIG_SPL_STACK
  53 #endif
  54
  55 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  56
  57 /*
  58  * U-Boot general configurations
  59  */
  60                                                 /* Print buffer size */
  61
  62 /*
  63  * Cache
  64  */
  65 #define CONFIG_SYS_L2_PL310
  66 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  67
  68 /*
  69  * Ethernet on SoC (EMAC)
  70  */
  71 #ifdef CONFIG_CMD_NET
  72 #define CONFIG_DW_ALTDESCRIPTOR
  73 #endif
  74
  75 /*
  76  * FPGA Driver
  77  */
  78 #ifdef CONFIG_CMD_FPGA
  79 #define CONFIG_FPGA_COUNT               1
  80 #endif
  81
  82 /*
  83  * L4 OSC1 Timer 0
  84  */
  85 #ifndef CONFIG_TIMER
  86 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  87 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  88 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  89 #ifndef CONFIG_SYS_TIMER_RATE
  90 #define CONFIG_SYS_TIMER_RATE           25000000
  91 #endif
  92 #endif
  93
  94 /*
  95  * L4 Watchdog
  96  */
  97 #define CONFIG_DW_WDT_BASE              SOCFPGA_L4WD0_ADDRESS
  98 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  99
 100 /*
 101  * MMC Driver
 102  */
 103 #ifdef CONFIG_CMD_MMC
 104 /* FIXME */
 105 /* using smaller max blk cnt to avoid flooding the limited stack we have */
 106 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
 107 #endif
 108
 109 /*
 110  * NAND Support
 111  */
 112 #ifdef CONFIG_NAND_DENALI
 113 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 114 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
 115 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
 116 #endif
 117
 118 /*
 119  * USB
 120  */
 121
 122 /*
 123  * USB Gadget (DFU, UMS)
 124  */
 125 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
 126 #define DFU_DEFAULT_POLL_TIMEOUT        300
 127
 128 /* USB IDs */
 129 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 130 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 131 #endif
 132
 133 /*
 134  * U-Boot environment
 135  */
 136
 137 /* Environment for SDMMC boot */
 138
 139 /* Environment for QSPI boot */
 140
 141 /*
 142  * SPL
 143  *
 144  * SRAM Memory layout for gen 5:
 145  *
 146  * 0xFFFF_0000 ...... Start of SRAM
 147  * 0xFFFF_xxxx ...... Top of stack (grows down)
 148  * 0xFFFF_yyyy ...... Global Data
 149  * 0xFFFF_zzzz ...... Malloc area
 150  * 0xFFFF_FFFF ...... End of SRAM
 151  *
 152  * SRAM Memory layout for Arria 10:
 153  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 154  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 155  * 0xFFEy_yyyy ...... Global Data
 156  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 157  * 0xFFE3_FFFF ...... End of SRAM (top)
 158  */
 159
 160 /* SPL QSPI boot support */
 161
 162 /* SPL NAND boot support */
 163
 164 /* Extra Environment */
 165 #ifndef CONFIG_SPL_BUILD
 166
 167 #ifdef CONFIG_CMD_DHCP
 168 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 169 #else
 170 #define BOOT_TARGET_DEVICES_DHCP(func)
 171 #endif
 172
 173 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 174 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 175 #else
 176 #define BOOT_TARGET_DEVICES_PXE(func)
 177 #endif
 178
 179 #ifdef CONFIG_CMD_MMC
 180 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 181 #else
 182 #define BOOT_TARGET_DEVICES_MMC(func)
 183 #endif
 184
 185 #define BOOT_TARGET_DEVICES(func) \
 186         BOOT_TARGET_DEVICES_MMC(func) \
 187         BOOT_TARGET_DEVICES_PXE(func) \
 188         BOOT_TARGET_DEVICES_DHCP(func)
 189
 190 #include <config_distro_bootcmd.h>
 191
 192 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 193 #define CONFIG_EXTRA_ENV_SETTINGS \
 194         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 195         "bootm_size=0xa000000\0" \
 196         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 197         "fdt_addr_r=0x02000000\0" \
 198         "scriptaddr=0x02100000\0" \
 199         "pxefile_addr_r=0x02200000\0" \
 200         "ramdisk_addr_r=0x02300000\0" \
 201         "socfpga_legacy_reset_compat=1\0" \
 202         BOOTENV
 203
 204 #endif
 205 #endif
 206
 207 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */