include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  21                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  22 #endif
  23
  24 /*
  25  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  26  * SRAM as bootcounter storage. Make sure to not put the stack directly
  27  * at this address to not overwrite the bootcounter by checking, if the
  28  * bootcounter address is located in the internal SRAM.
  29  */
  30 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  31      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  32                                    CONFIG_SYS_INIT_RAM_SIZE)))
  33 #endif
  34
  35 /*
  36  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  37  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  38  * in U-Boot pre-reloc is higher than in SPL.
  39  */
  40
  41 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  42
  43 /*
  44  * U-Boot general configurations
  45  */
  46                                                 /* Print buffer size */
  47
  48 /*
  49  * Cache
  50  */
  51 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  52
  53 /*
  54  * L4 OSC1 Timer 0
  55  */
  56 #ifndef CONFIG_TIMER
  57 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  58 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  59 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  60 #ifndef CONFIG_SYS_TIMER_RATE
  61 #define CONFIG_SYS_TIMER_RATE           25000000
  62 #endif
  63 #endif
  64
  65 /*
  66  * L4 Watchdog
  67  */
  68 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  69
  70 /*
  71  * MMC Driver
  72  */
  73 #ifdef CONFIG_CMD_MMC
  74 /* FIXME */
  75 /* using smaller max blk cnt to avoid flooding the limited stack we have */
  76 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
  77 #endif
  78
  79 /*
  80  * NAND Support
  81  */
  82 #ifdef CONFIG_NAND_DENALI
  83 #define CONFIG_SYS_MAX_NAND_DEVICE      1
  84 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
  85 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
  86 #endif
  87
  88 /*
  89  * USB
  90  */
  91
  92 /*
  93  * USB Gadget (DFU, UMS)
  94  */
  95 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
  96 #define DFU_DEFAULT_POLL_TIMEOUT        300
  97
  98 /* USB IDs */
  99 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 100 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 101 #endif
 102
 103 /*
 104  * U-Boot environment
 105  */
 106
 107 /* Environment for SDMMC boot */
 108
 109 /* Environment for QSPI boot */
 110
 111 /*
 112  * SPL
 113  *
 114  * SRAM Memory layout for gen 5:
 115  *
 116  * 0xFFFF_0000 ...... Start of SRAM
 117  * 0xFFFF_xxxx ...... Top of stack (grows down)
 118  * 0xFFFF_yyyy ...... Global Data
 119  * 0xFFFF_zzzz ...... Malloc area
 120  * 0xFFFF_FFFF ...... End of SRAM
 121  *
 122  * SRAM Memory layout for Arria 10:
 123  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 124  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 125  * 0xFFEy_yyyy ...... Global Data
 126  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 127  * 0xFFE3_FFFF ...... End of SRAM (top)
 128  */
 129
 130 /* SPL QSPI boot support */
 131
 132 /* SPL NAND boot support */
 133
 134 /* Extra Environment */
 135 #ifndef CONFIG_SPL_BUILD
 136
 137 #ifdef CONFIG_CMD_DHCP
 138 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 139 #else
 140 #define BOOT_TARGET_DEVICES_DHCP(func)
 141 #endif
 142
 143 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 144 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 145 #else
 146 #define BOOT_TARGET_DEVICES_PXE(func)
 147 #endif
 148
 149 #ifdef CONFIG_CMD_MMC
 150 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 151 #else
 152 #define BOOT_TARGET_DEVICES_MMC(func)
 153 #endif
 154
 155 #define BOOT_TARGET_DEVICES(func) \
 156         BOOT_TARGET_DEVICES_MMC(func) \
 157         BOOT_TARGET_DEVICES_PXE(func) \
 158         BOOT_TARGET_DEVICES_DHCP(func)
 159
 160 #include <config_distro_bootcmd.h>
 161
 162 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 163 #define CONFIG_EXTRA_ENV_SETTINGS \
 164         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 165         "bootm_size=0xa000000\0" \
 166         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 167         "fdt_addr_r=0x02000000\0" \
 168         "scriptaddr=0x02100000\0" \
 169         "pxefile_addr_r=0x02200000\0" \
 170         "ramdisk_addr_r=0x02300000\0" \
 171         "socfpga_legacy_reset_compat=1\0" \
 172         BOOTENV
 173
 174 #endif
 175 #endif
 176
 177 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */