include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  21                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  22 #endif
  23
  24 /*
  25  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  26  * SRAM as bootcounter storage. Make sure to not put the stack directly
  27  * at this address to not overwrite the bootcounter by checking, if the
  28  * bootcounter address is located in the internal SRAM.
  29  */
  30 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  31      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  32                                    CONFIG_SYS_INIT_RAM_SIZE)))
  33 #endif
  34
  35 /*
  36  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  37  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  38  * in U-Boot pre-reloc is higher than in SPL.
  39  */
  40
  41 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  42
  43 /*
  44  * U-Boot general configurations
  45  */
  46                                                 /* Print buffer size */
  47
  48 /*
  49  * Cache
  50  */
  51 #define CONFIG_SYS_L2_PL310
  52 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  53
  54 /*
  55  * Ethernet on SoC (EMAC)
  56  */
  57 #ifdef CONFIG_CMD_NET
  58 #define CONFIG_DW_ALTDESCRIPTOR
  59 #endif
  60
  61 /*
  62  * FPGA Driver
  63  */
  64 #ifdef CONFIG_CMD_FPGA
  65 #define CONFIG_FPGA_COUNT               1
  66 #endif
  67
  68 /*
  69  * L4 OSC1 Timer 0
  70  */
  71 #ifndef CONFIG_TIMER
  72 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  73 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  74 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  75 #ifndef CONFIG_SYS_TIMER_RATE
  76 #define CONFIG_SYS_TIMER_RATE           25000000
  77 #endif
  78 #endif
  79
  80 /*
  81  * L4 Watchdog
  82  */
  83 #define CONFIG_DW_WDT_BASE              SOCFPGA_L4WD0_ADDRESS
  84 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  85
  86 /*
  87  * MMC Driver
  88  */
  89 #ifdef CONFIG_CMD_MMC
  90 /* FIXME */
  91 /* using smaller max blk cnt to avoid flooding the limited stack we have */
  92 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
  93 #endif
  94
  95 /*
  96  * NAND Support
  97  */
  98 #ifdef CONFIG_NAND_DENALI
  99 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 100 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
 101 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
 102 #endif
 103
 104 /*
 105  * USB
 106  */
 107
 108 /*
 109  * USB Gadget (DFU, UMS)
 110  */
 111 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
 112 #define DFU_DEFAULT_POLL_TIMEOUT        300
 113
 114 /* USB IDs */
 115 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 116 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 117 #endif
 118
 119 /*
 120  * U-Boot environment
 121  */
 122
 123 /* Environment for SDMMC boot */
 124
 125 /* Environment for QSPI boot */
 126
 127 /*
 128  * SPL
 129  *
 130  * SRAM Memory layout for gen 5:
 131  *
 132  * 0xFFFF_0000 ...... Start of SRAM
 133  * 0xFFFF_xxxx ...... Top of stack (grows down)
 134  * 0xFFFF_yyyy ...... Global Data
 135  * 0xFFFF_zzzz ...... Malloc area
 136  * 0xFFFF_FFFF ...... End of SRAM
 137  *
 138  * SRAM Memory layout for Arria 10:
 139  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 140  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 141  * 0xFFEy_yyyy ...... Global Data
 142  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 143  * 0xFFE3_FFFF ...... End of SRAM (top)
 144  */
 145
 146 /* SPL QSPI boot support */
 147
 148 /* SPL NAND boot support */
 149
 150 /* Extra Environment */
 151 #ifndef CONFIG_SPL_BUILD
 152
 153 #ifdef CONFIG_CMD_DHCP
 154 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 155 #else
 156 #define BOOT_TARGET_DEVICES_DHCP(func)
 157 #endif
 158
 159 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 160 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 161 #else
 162 #define BOOT_TARGET_DEVICES_PXE(func)
 163 #endif
 164
 165 #ifdef CONFIG_CMD_MMC
 166 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 167 #else
 168 #define BOOT_TARGET_DEVICES_MMC(func)
 169 #endif
 170
 171 #define BOOT_TARGET_DEVICES(func) \
 172         BOOT_TARGET_DEVICES_MMC(func) \
 173         BOOT_TARGET_DEVICES_PXE(func) \
 174         BOOT_TARGET_DEVICES_DHCP(func)
 175
 176 #include <config_distro_bootcmd.h>
 177
 178 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 179 #define CONFIG_EXTRA_ENV_SETTINGS \
 180         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 181         "bootm_size=0xa000000\0" \
 182         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 183         "fdt_addr_r=0x02000000\0" \
 184         "scriptaddr=0x02100000\0" \
 185         "pxefile_addr_r=0x02200000\0" \
 186         "ramdisk_addr_r=0x02300000\0" \
 187         "socfpga_legacy_reset_compat=1\0" \
 188         BOOTENV
 189
 190 #endif
 191 #endif
 192
 193 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */