include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  21                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  22 #endif
  23
  24 /*
  25  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  26  * SRAM as bootcounter storage. Make sure to not put the stack directly
  27  * at this address to not overwrite the bootcounter by checking, if the
  28  * bootcounter address is located in the internal SRAM.
  29  */
  30 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  31      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  32                                    CONFIG_SYS_INIT_RAM_SIZE)))
  33 #endif
  34
  35 /*
  36  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  37  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  38  * in U-Boot pre-reloc is higher than in SPL.
  39  */
  40
  41 #define CONFIG_SYS_SDRAM_BASE           PHYS_SDRAM_1
  42
  43 /*
  44  * U-Boot general configurations
  45  */
  46                                                 /* Print buffer size */
  47
  48 /*
  49  * Cache
  50  */
  51 #define CONFIG_SYS_L2_PL310
  52 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  53
  54 /*
  55  * L4 OSC1 Timer 0
  56  */
  57 #ifndef CONFIG_TIMER
  58 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  59 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  60 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  61 #ifndef CONFIG_SYS_TIMER_RATE
  62 #define CONFIG_SYS_TIMER_RATE           25000000
  63 #endif
  64 #endif
  65
  66 /*
  67  * L4 Watchdog
  68  */
  69 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  70
  71 /*
  72  * MMC Driver
  73  */
  74 #ifdef CONFIG_CMD_MMC
  75 /* FIXME */
  76 /* using smaller max blk cnt to avoid flooding the limited stack we have */
  77 #define CONFIG_SYS_MMC_MAX_BLK_COUNT    256     /* FIXME -- SPL only? */
  78 #endif
  79
  80 /*
  81  * NAND Support
  82  */
  83 #ifdef CONFIG_NAND_DENALI
  84 #define CONFIG_SYS_MAX_NAND_DEVICE      1
  85 #define CONFIG_SYS_NAND_REGS_BASE       SOCFPGA_NANDREGS_ADDRESS
  86 #define CONFIG_SYS_NAND_DATA_BASE       SOCFPGA_NANDDATA_ADDRESS
  87 #endif
  88
  89 /*
  90  * USB
  91  */
  92
  93 /*
  94  * USB Gadget (DFU, UMS)
  95  */
  96 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
  97 #define DFU_DEFAULT_POLL_TIMEOUT        300
  98
  99 /* USB IDs */
 100 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
 101 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
 102 #endif
 103
 104 /*
 105  * U-Boot environment
 106  */
 107
 108 /* Environment for SDMMC boot */
 109
 110 /* Environment for QSPI boot */
 111
 112 /*
 113  * SPL
 114  *
 115  * SRAM Memory layout for gen 5:
 116  *
 117  * 0xFFFF_0000 ...... Start of SRAM
 118  * 0xFFFF_xxxx ...... Top of stack (grows down)
 119  * 0xFFFF_yyyy ...... Global Data
 120  * 0xFFFF_zzzz ...... Malloc area
 121  * 0xFFFF_FFFF ...... End of SRAM
 122  *
 123  * SRAM Memory layout for Arria 10:
 124  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 125  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 126  * 0xFFEy_yyyy ...... Global Data
 127  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 128  * 0xFFE3_FFFF ...... End of SRAM (top)
 129  */
 130
 131 /* SPL QSPI boot support */
 132
 133 /* SPL NAND boot support */
 134
 135 /* Extra Environment */
 136 #ifndef CONFIG_SPL_BUILD
 137
 138 #ifdef CONFIG_CMD_DHCP
 139 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 140 #else
 141 #define BOOT_TARGET_DEVICES_DHCP(func)
 142 #endif
 143
 144 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 145 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 146 #else
 147 #define BOOT_TARGET_DEVICES_PXE(func)
 148 #endif
 149
 150 #ifdef CONFIG_CMD_MMC
 151 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 152 #else
 153 #define BOOT_TARGET_DEVICES_MMC(func)
 154 #endif
 155
 156 #define BOOT_TARGET_DEVICES(func) \
 157         BOOT_TARGET_DEVICES_MMC(func) \
 158         BOOT_TARGET_DEVICES_PXE(func) \
 159         BOOT_TARGET_DEVICES_DHCP(func)
 160
 161 #include <config_distro_bootcmd.h>
 162
 163 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 164 #define CONFIG_EXTRA_ENV_SETTINGS \
 165         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 166         "bootm_size=0xa000000\0" \
 167         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 168         "fdt_addr_r=0x02000000\0" \
 169         "scriptaddr=0x02100000\0" \
 170         "pxefile_addr_r=0x02200000\0" \
 171         "ramdisk_addr_r=0x02300000\0" \
 172         "socfpga_legacy_reset_compat=1\0" \
 173         BOOTENV
 174
 175 #endif
 176 #endif
 177
 178 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */